JPH07120929B2

JPH07120929B2 - パルス発生回路

Info

Publication number: JPH07120929B2
Application number: JP2292768A
Authority: JP
Inventors: 菊男村松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-10-29
Filing date: 1990-10-29
Publication date: 1995-12-20
Anticipated expiration: 2010-12-20
Also published as: US5222111A; DE4124092C1; JPH04165710A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパルス発生回路に関し、更に詳述すれば、種々
のアクチュエータの制御を行うためのマイクロコンピュ
ータシステムに組込まれて、その制御出力信号としての
パルス信号を発生する回路に関する。

〔従来の技術〕

パルス信号はハイレベルの部分とローレベルの部分とが
交互に現れる信号であり、種々のアクチュエータ、たと
えば自動車エンジンの燃料噴射制御及び点火タイミング
制御、あるいは電動モータのチョッパ制御等を行うため
の信号として幅広く用いられている。

従来のパルス発生回路の一構成例として、本願発明者が
先に出願している特願昭62−230617号の発明を第４図の
ブロック図に示す。この構成例は、リアルタイム処理を
主として実行するワンチップマイクロコンピュータに内
蔵されているパルス発生回路を示している。

第４図において、マイクロコンピュータのCPU1はデータ
バス２にてプリスケーラ9,カウンタバッファ15,出力レ
ベル記憶回路10,カウンタ12等と接続されており、これ
らとデータバス２を通じて種々のデータ，信号を送受す
る。

カウンタ12にはCPU1によりカウント開始値がリロード値
として設定される。このカウンタ12のカウント値がアン
ダフローすると、カウンタ12はアンダフロー信号13を出
力する。このアンダフロー信号13はゲート14にその制御
信号として与えられていると共に、出力レベル記憶回路
10のクロックパルスとしても与えられており、更にCPU1
へも与えられている。

またカウンタ12は上述のゲート14を介してカウンタバッ
ファ15にも接続されており、アンダフロー信号13に応じ
てゲート14が開くと、カウンタバッファ15に格納されて
いる値がリロード値としてカウンタ12に設定される。

クロック発生回路８はマイクロコンピュータシステムの
動作の基本となるクロック（内部クロック）を発生して
プリスケーラ９に与えている。

プリスケーラ９はクロック発生回路８から与えられた基
本クロックからカウント用クロックを生成し、これをカ
ウントイネーブルスイッチ16を通じてカウンタ12に供給
している。

出力レベル記憶回路10は、本実施例では４個のレジスタ
Q0〜Q3を有する４段のループ状シフトレジスタにて構成
されている。この出力レベル記憶回路10の各段には出力
されべきパルス信号のレベルに対応するデータ、即ち
“1"または“0"が予めCPU1により設定されている。この
出力レベル記憶回路10はその内の１段の値が出力端子11
に与えられており、カウンタ３から与えられるアンダー
フロー信号14が与えられる都度、Q0〜Q3の各段の内容が
ループ状に１段ずつシフトして新たな段の内容が出力端
子11へ出力される。

プリスケーラ９は分周回路であり、クロック発生回路８
から入力されたクロックをカウンタ12が必要とする周波
数に分周してカウンタ12に供給している。

以上のような構成の従来のパルス発生回路の動作は第５
図のタイミングチャートに示す如くである。

いま、出力レベル記憶回路10のシヘトレジスタを構成す
る各段のレジスタQ0〜Q3にはそれぞれ“0",“1",“0",
“0"がセットされており、第５図（ｃ）に示す如くレジ
スタQ3の保持値“0"が出力端子11へ出力されているとす
る。このレジスタQ3の保持値“0"が出力端子11から出力
されるので、出力パルスのレベルは第５図（ａ）に示す
如くローレベルになっている。

まず第５図（ｂ）に示す如く、タイミングT51におい
て、カウンタ12には初期値としてCPU1によりカウント開
始値N1が、同様にカウンタバッファ15にはリロード値N2
がそれぞれデータバス２を介してセットされる。

次にタイミングT52においてカウントイネーブルスイッ
チ16がオンされると、出力レベル記憶回路10の出力段が
レジスタQ3からQ2にシフトするが、レジスタQ2もその内
容が“0"であるので、出力端子11からの出力パルスのレ
ベルはローレベルを維持する。同時に、カウンタ12はプ
リスケーラ９から与えられるクロックのカウントを開始
する。具体的には、カウンタ12は自身が保持しているカ
ウント開始値N1から１クロックにつき１ずつカウント値
をデクリメントしてゆき、やがてカウンタ12のカウント
値N1に対応する時間ＴN1が経過したタイミングT53にお
いてアンダーフローしてアンダフロー信号13を出力す
る。このアンダフロー信号13が出力レベル記憶回路10に
与えられることにより、出力レベル記憶回路10はシフト
してその出力段がレジスタQ2からQ1になる。これによ
り、出力端子11からはレジスタQ1の保持値“1"が出力さ
れるので、出力パルスのレベルはハイレベルに転じる。

また同時に、アンダフロー信号13がゲート14に与えられ
ることにより、ゲート14が開いてカウンタ12にカウンタ
バッファ15から新たなリロード値N2がロードされる。こ
れにより、カウンタ12は新たにカウントを再開する。

そして、カウンタ12のカウント値N2に対応する時間ＴN2
が経過したタイミングT54に至ると、カウンタ12は再度
アンダーフローするので、前述同様にして、出力レベル
記憶回路10の出力段はレジスタQ1からQ0になってその保
持値“0"が出力端子11から出力されるので、出力パルス
のレベルはローレベルに転じる。

以上のようにして、カウンタ12に設定されるカウント初
期値に対応したパルス幅のパルス信号が発生される。

〔発明が解決しようとする課題〕

従来のパルス発生回路は上述のような構成を採り、また
動作するので、以下のような課題を有している。

たとえば、自動車のエンジンの燃料噴射制御の一手法で
ある空燃比制御においては、エンジンの１吸入工程の間
に吸入した空気の量に見合うだけの燃料をエンジンの燃
焼室に供給する必要がある。この空燃比制御において、
供給される燃料の量はフュエルンジェクタをオンする時
間により決定される。このようなエンジンの空燃比制御
には前述のパルス発生回路を内蔵したマイクロコンピュ
ータシステムが使用されることが多く、供給燃料の制御
に必要なパルス信号をパルス発生回路から得ている。

ところで、実際の自動車の運転状態においては、アクセ
ルの開閉，路面の状態の変化等により吸入空気量及びエ
ンジン回転数は時々刻々変化しており、従って燃料噴射
直前に計測された吸入空気量，エンジン回転数あるいは
アクセルの開閉量等に対応した燃料噴射を開始した後
も、噴射量の増減補正を行うことが望ましい。

従来のパルス発生回路を用いた場合の燃料噴射量の増減
補正のタイミングチャートを第６図に示す。

第６図（ａ）に示されているクランクアングルセンサ信
号はエンジンのクランク角を示す信号であり、その１周
期のエンジンの１回転になるので、この周期を計測する
ことによりエンジン回転数を検出することが可能であ
る。またこの信号は吸入空気量を計測する基準信号でも
ある。更に、燃料を噴射するタイミングの基準点でもあ
る。

従って、このクランクアングルセンサ信号が入力された
後、直ちにエンジン回転数と吸入空気量その他を計測し
て噴射すべき燃料の量が決定される。

なお、出力レベル記憶回路10の各レジスタQ0〜Q3にはそ
れぞれ“0",“1",“0",“0"が第６図（ｄ）に示す如く
予めセットされているものとする。

まず、第６図のタイミングT61において第６図（ｃ）に
示す如く、パルス発生回路のカウンタ12には一定の遅延
時間に相当する値N1が設定され、カウンタバッファ15に
は決定された燃料噴射量に相当するパルス時間N2が設定
された上で、カウントイネーブルスイッチ16がオンされ
る。

タイミングT62においてカウントイネーブルスイッチ16
がオンされた後、カウント初期値N1から始まる１回目の
カウントダウン動作がアンダーフローに至る。この１回
目のカウントダウン動作の間は、出力端子11からの出力
パルスのレベルは第６図（ｂ）に示す如くローレベルで
あり、燃料噴射は行われない。

続いて、タイミングT63において、燃料噴射期間に相当
するカウント初期値N2から始まる２回目のカウントダウ
ン動作が開始される。この２回目のカウントダウン動作
の間は出力端子11からの出力パルスのレベルはハイレベ
ルとなってハッチングを付して示す如く燃料噴射（供
給）が行われる。ここでこの２回目の燃料噴射が終了す
るタイミングT66までの期間中のタイミングT64において
エンジンの回転変動あるいはアクセルの踏込み量に変化
があった場合は、燃料噴射量の補正量としてカウンタ12
のカウント値αだけ補正する必要が生じる。この補正を
行うために、CPU1はカウントダウン途中のタイミングT6
4におけるカウンタ12のカウント値ｎを読出してこれに
補正すべき値αを加算し、更にこの補正動作に要するソ
フト処理時間TSに相当するカウント値βを減じた値を再
度カウンタ12に書込む処理を行う必要がある。このカウ
ンタ12への新たな値の書込みはタイミングT65、即ちタ
イミングT64から時間β経過後のタイミングにおいて実
行される。この結果、燃料噴射時間、換言すればパルス
発生回路の出力パルスがハイレベルを維持する期間は本
来のカウンタ12のカウント値N2に対応するＴN2からカウ
ンタ12のカウント値αに対応する時間Ｔαだけ延長され
る。

従ってソフト処理時間TSは一定である必要があり、この
ため上述の如き補正処理中は他の一切の割込み処理を禁
止する必要がある等、ソフトウェア作成に際して大きな
制約が加わる。またソフトウェア処理に要する時間βだ
け処理が遅延するため、タイミングT68の燃料噴射終了
時点より時間TSだけ遡ったタイミングT67の時点以前で
のみ補正が可能であるなどの制御限界の問題が生じる。

本発明は以上のような事情に鑑みてなされたものであり
パルス発生中のパルス幅の修正に際して、ソフトウェア
処理による遅延の影響がなく、任意の時点でパルス幅の
設定値を任意に変更可能なパルス発生回路の提供を目的
とする。

〔課題を解決するための手段〕

本発明のパルス発生回路は、加算器と、この加算器の加
算結果を再帰的に加算させるために保持するカウントレ
ジスタと、加算動作のために必要な定数を保持する定数
レジスタと、補正値を保持するためのパラメータレジス
タと、加算器にキャリー／ボローが発生するまでカウン
トアップ／カウントダウンを行わせるための定数を保持
した定数レジスタと、この通常のカウントアップ／カウ
ントダウンの途中でキャリー／ボローが発生するまでの
時間を変更するための修正値を加算器に与えるためのパ
ラメータレジスタと、加算器の加算結果にキャリー／ボ
ローが発生した場合に１段ずつシフトするシフトレジス
タとを備え、このシフトレジスタの各段の保持値を出力
パルスのレベルに対応させている。

〔作用〕

本発明のパルス発生回路では、加算器に定数レジスタの
保持値とカウントレジスタの内容とを加算させることに
よりキャリー／ボローが発生するまで通常のカウントア
ップ／カウントダウンが行われ、このカウントアップ／
カウントダウンの途中でパラメータレジスタの内容を加
算器に与えることにより、キャリー／ボローが発生する
までの時間が修正される。従って、シフトレジスタの出
力である各段の保持値が出力パルスのレベルとして出力
される時間が修正されて、パルス幅が変更される。

〔発明の実施例〕

以下、本発明をその実施例を示す図面に基づいて詳述す
る。

第１図は本発明に係るパルス発生回路の構成を示すブロ
ック図であり、本実施例ではワンチップマイクロコンピ
ュータに組込まれている構成例を示している。なお、前
述の従来例を示す第４図のブロック図と同一または相当
部分には同一の参照符号を付与してある。

第１図において、マイクロコンピュータのCPU1はデータ
バス２にてプリスケーラ9,パラメータレジスタ5,カウン
トレジスタ3b,出力レベル記憶回路10等と接続されてお
り、これらとデータバス２を通じて種々のデータ，信号
を送受する。

参照符号3aは加算器であり、その一方の入力には上述の
カウントレジスタ3bが、また他方の入力にはセレクタ４
がそれぞれ接続されている。

セレクタ４の入力には、上述のパラメータレジスタ５の
他に、第１〜第３の定数レジスタ6a〜6cが接続されてい
る。各定数レジスタ6a,6b,6cはそれぞれ定数として＋1,
−1,0を保持している。従って、セレクタ４はパラメー
タレジスタ５及び各定数レジスタ6a〜6cの内のいずれか
を選択して加算器3aの他方の入力と接続する。

加算器3aの出力は加算結果ラッチ3cに接続されており、
この加算結果ラッチ3cの出力は前述のカウントレジスタ
3bに入力されている。また、加算結果ラッチ3cには加算
器3aの加算結果のオーバフロー／アンダーフローを検出
するためのキャリー／ボローフラグ3dが付設されてい
て、このキャリー／ボローフラグ3dの出力はカウントレ
ジスタ3bに付設されている出力フラグ3eに入力されてい
る。

なお、セレクタ４によるパラメータレジスタ5,定数レジ
スタ6a,6b,6cの選択動作は、パラメータレジスタ５にデ
ータが書込まれた場合及びキャリー／ボローフラグ3dが
セットされた場合に定数レジスタ6a,6b,6cの内のいずれ
かからパラメータレジスタ５にセレクタコントローラ７
により切換えられる。また、カウントアップを行う場合
はセレクタ４は“＋1"を保持している定数レジスタ6aを
選択し、カウントダウンを行う場合はセレクタ４は“−
1"を保持している定数レジスタ6bを選択し、カウント動
作を一時的に中断する場合はセレクタ４は“0"を保持し
ている定数レジスタ6dを選択する。このようなセレクタ
４の選択動作は、それぞれの時点においてどのような処
理を行うかによりCPU1がセレクタコントローラ７を介し
て制御する。

クロック発生回路８は本発明のパルス発生回路が組込ま
れているマイクロコンピュータシステムの動作の基本と
なるクロック（内部クロック）を発生してプリスケーラ
９に与えている。

プリスケーラ９は分周回路であり、クロック発生回路８
から与えられた基本クロックからカウント用クロックφ
を生成し、本発明のパルス発生回路に各部に供給してい
る。たとえば、加算器3aの加算動作はこのカウント用ク
ロックφに同期して実行される。

出力レベル記憶回路10は、本実施例では４個のレジスタ
Q0〜Q3を有する４段のループ状シフトレジスタにて構成
されている。この出力レベル記憶回路10の各段には出力
されるべきパルス信号のレベルに対応するデータ、即ち
“1"または“0"が予めCPU1により設定される。この出力
レベル記憶回路10はその内の１段の値が出力端子11に与
えられており、また出力フラグ3eの出力がクロック入力
として与えられている。即ち、この出力フラグ3eがセッ
トされる都度、出力レベル記憶回路10のQ0〜Q3の各段の
内容がループ状に１段ずつシフトされて新たな段の内容
が出力端子11へ出力されるようになる。

以上のように構成された本発明のパルス発生回路の動作
について、第２図のタイミングチャートを参照して以下
に説明する。

なお、この第２図に示されているタイミングチャートで
は、加算器3aはカウントアップ動作を行い、カウント値
が所定値に達するとオーバフローが発生して出力レベル
記憶回路10がシフトするように動作する。

カウントレジスタ3bには、タイミングT21において第２
図（ｇ）に示す如く、初期値としてCPU1によりカウント
開始値N1がセットされているものとする。これは、第２
図（ｄ）に示す如く、カウント開始値N1がCPU1によりパ
ラメータレジスタ５に設定された時点でセレクタ４がパ
ラメータレジスタ５を選択し、その後セレクタ４が定数
“0"を保持している定数レジスタ6cを選択すれば、加算
器3aは第２図（ｅ）に示す如く、「N1＋０」という計算
を反復実行するので、加算結果ラッチ3cの内容は第２図
（ｆ）に示す如く変化せず、カウントレジスタ3bの内容
もカウント開始値N1にセットされたままで変化しない。

ここでタイミングT22において、セレクタ４が“＋1"を
保持している定数レジスタ6aを選択すると、加算器3aは
第２図（ａ）に示されているカウント用クロックφに同
期してカウントレジスタ3bに保持されている値と定数レ
ジスタ6aに保持されている値とを加算するので、「N1＋
１」という計算が実行されて加算結果ラッチ3cの内容が
“＋1"インクリメントされ、カウントレジスタ3bの内容
も“＋1"インクリメントされる。この後はカウント用ク
ロックφに同期してカウントレジスタ3bの内容が順次
“＋1"インクリメントされる。

このようにして加算器3aによるインクリメント、即ちカ
ウントアップ動作が行われてゆくとやがて加算器3aの加
算結果がタイミングT26においてオーバフローし、第２
図（ｈ）に示す如く出力フラグ3eからハイレベルの信号
が出力レベル記憶回路10へ出力されるので、出力レベル
記憶回路10がシフトしてその出力信号は第２図（ｉ）に
示す如くそれまでとは異なる段のレジスタからの出力と
なる。

パルス出力期間中にパルス幅の変更が要求された場合に
は、第２図（ｂ）に示す如くパラメータレジスタ５に修
正値αをCPU1により書込む（タイミングT23）と、第２
図（ｃ）に示す如く、セレクタ４が所定のタイミングT2
4でパラメータレジスタ５を選択する。これにより、加
算器3aにおいてその時点でのカウントレジスタ3bの内容
ｎと修正値αとが加算され、加算結果が加算結果ラッチ
3cを経由してカウントレジスタ3bにタイミングT25にお
いて格納される。

この後、セレクタ４は“＋1"を保持している定数レジス
タ6aを選択するように再度切換えられ、これにより加算
器3aではそれまで行われていた通常のインクリメント動
作が再開される。

この状態で加算器3aによるインクリメントが継続される
と、やがて前述の如くタイミングT26において加算器3a
による加算結果のオーバフローが発生してキャリー／ボ
ローフラグ3dがセットされ、これにより出力フラグ3eが
セットされる。この出力フラグ3cのセット出力は従来例
におけるオーバフローフラグに相当するので、これが出
力レベル記憶回路10に与えられるとシフトクロックとし
て作用して出力レベル記憶回路10がシフトされることは
前述の通りである。

なお、本実施例では“0"を保持している定数レジスタ6c
から“＋1"を保持している定数レジスタ6aに切換えられ
た場合にも出力レベル記憶回路10がシフトされるように
構成されている。

上述のような本発明のパルス発生回路をエンジンの燃料
噴射制御のような出力パルス幅に常時修正を加える必要
があるアクチュエータに適用した場合の動作について、
第３図のタイミングチャートを参照して説明する。

なお、この第３図に示されるタイミングチャートでは、
パルス発生回路はカウントダウン動作を行い、その結果
アンダーフローが発生した場合に出力レベル記憶回路10
がシフトするようになっている。

第３図（ａ）に示されているクランクアングルセンサ信
号はエンジンのクランク角を示す信号であり、その１周
期がエンジンの１回転になるので、この周期を計測する
ことによりエンジン回転数を検出することが可能であ
る。またこの信号は吸入空気量を計測する基準信号でも
ある。更に、燃料を噴射するタイミングの基準点でもあ
る。

なお、出力レベル記憶回路10の各レジスタQ0〜Q3にはそ
れぞれ“0",“1",“0",“0"が予めセットされているも
のとする。そして最初は出力レベル記憶回路10はレジス
タQ3の内容“0"が出力端子11へ出力されており、燃料噴
射パルスである出力パルス信号のレベルは、第３図
（ｂ）に示す如くローレベルである。

まず、タイミングT31において、セレクタ４が“0"を保
持している定数レジスタ6cを選択している状態ではカウ
ントレジスタ3bには一定の遅延時間に相当する値N1が設
定され、またパラメータレジスタ５には決定された燃料
噴射量に相当するパルス時間N2が設定される。

クランクアングルセンサ信号の入力が確認されたタイミ
ングT32において“−1"を保持している定数レジスタ6b
にセレクタコントローラ７による選択が切換えられる。
これにより、出力レベル記憶回路10はシフトして第３図
（ｄ）に示す如くレジスタQ2の内容が出力端子11から出
力されるようになるが、レジスタQ2の内容は“0"である
ので、出力パルスのレベルはローレベルを維持する。

この後、N1回のカウントダウン動作の結果によりタイミ
ングT33においてアンダーフローが発生し、出力レベル
記憶回路10がシフトされる。これにより、出力レベル記
憶回路10はレジスタQ1の内容を出力端子11から出力する
ようになるが、このレジスタQ1の内容は“1"であるの
で、出力端子11からの出力パルスのレベルはハイレベル
に転じる。

また、アンダーフローの発生と同時にセレクタ４はパラ
メータレジスタ５を選択するので、加算器3aにおいては
「N2＋０」という計算が行われる。この結果、値N2がカ
ウントレジスタ3bに保持される。この後、セレクタ４は
“−1"を保持する定数レジスタ6bを選択して加算器3aに
接続することにより、N2からのカウントダウン動作を開
始させる。

ここでタイミングT34において、吸入空気量あるいはエ
ンジン回転数の急変によりパルス幅を修正する必要が生
じた場合には、パラメータレジスタ５に修正値αをCPU1
が書込むと、セレクタコントローラ７はパラメータレジ
スタ５を選択して加算器3aに接続するので、カウントレ
ジスタ3bの内容がαだけ加算される。その後はそれまで
と同様にカウントダウンが継続されるので、パルス幅が
本来のカウント値N2に相当する時間ＴN2からカウント値
αに相当する時間Ｔαだけ、具体的にはタイミングT35
からタイミングT36まで延長される。

なお、セレクタ４により“＋1"を保持している定数レジ
スタ6aが選択されてカウントレジスタ3bの内容が“＋1"
インクリメントされる行程を、本実施例では第２図に示
されている如く基本クロックの１サイクルで終了するよ
うにしているが、各行程の所要時間にバラツキが無けれ
ば複数サイクルで実行するようにしても問題はない。

〔発明の効果〕

以上に詳述した如く本発明のパルス発生回路によれば、
カウンタを加算器で構成し、かつカウントアップ，カウ
ントダウン，カウント停止及びCPUから加算器へ任意の
データを直接与えるためのパラメータレジスタを切換え
るセレクタを設け、パルス幅の修正が必要な場合にはパ
ラメータレジスタに修正値を設定すれば直ちにカウント
値が変更されるので、パルス発生中においてもパルス幅
の修正がソフトウェア処理による遅延の影響無しに任意
の時点で実行可能になる。

【図面の簡単な説明】

第１図は本発明に係るパルス発生回路の一構成例を示す
ブロック図、第２図はその動作説明のためのタイミング
チャート、第３図は本発明に係るパルス発生回路をエン
ジンの燃料噴射量制御に適用した場合の動作説明のため
のタイミングチャート、第４図は従来のパルス発生回路
の構成を示すブロック図、第５図は従来のパルス発生回
路の動作説明のためのタイミングチャート、第６図は従
来のパルス発生回路をエンジンの燃料噴射量制御に適用
した場合の動作説明のためのタイミングチャートであ
る。１……CPU、3a……加算器、3b……カウントレジスタ、3
c……加算結果ラッチ、3d……キャリー／ボローフラ
グ、3e……出力フラグ、４……セレクタ、５……パラメ
ータレジスタ、6a,6b,6c……定数レジスタ、８……クロ
ック発生回路、10……出力レベル記憶回路なお図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】クロックに同期して加算動作を行う加算器
と、該加算器による加算結果を保持して該加算器に一方の加
算対象として与えるカウントレジスタと、前記加算器による加算結果がキャリー／ボローを発生し
た場合にキャリー／ボロー信号を出力するキャリー／ボ
ロー検出手段と、前記キャリー／ボロー信号が与えられた場合にシフトさ
れるシフトレジスタと、定数を保持する定数レジスタと、外部から設定される任意の値を保持可能なパラメータレ
ジスタと、前記定数レジスタまたは前記パラメータレジスタのいず
れかを選択してその保持値を前記加算器の他方の加算対
象として与えるセレクタとを備え、前記セレクタは、前記加算器による加算結果がキャリー
／ボローを発生した場合及び前記パラメータレジスタに
新たに値が設定された場合に前記パラメータレジスタを
選択し、他の場合に前記定数レジスタを選択すべくなし
てあることを特徴とするパルス発生回路。