JPH07121056B2 - 画信号記録装置 - Google Patents
画信号記録装置Info
- Publication number
- JPH07121056B2 JPH07121056B2 JP4416886A JP4416886A JPH07121056B2 JP H07121056 B2 JPH07121056 B2 JP H07121056B2 JP 4416886 A JP4416886 A JP 4416886A JP 4416886 A JP4416886 A JP 4416886A JP H07121056 B2 JPH07121056 B2 JP H07121056B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- shift register
- recording
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、部分記録時のデータ転送方式に使用する画信
号記録装置に関するものである。
号記録装置に関するものである。
従来技術 従来、前記画信号記録装置において、装置制御部は、記
録開始位置までのダミー（白）データ、有効データ、さ
らに、１ラインの不足分を補うダミー（白）データを送
出しなければならなかった。このような技術としては、
例えば、実開昭59−143754号公報の技術が知られてい
る。この装置では、ダイオードマトリックスヘッドを用
いて記録開始位置を選択可能としているが、ブロック単
位の駆動となるため、任意の位置を選択することができ
ないという問題があった。
録開始位置までのダミー（白）データ、有効データ、さ
らに、１ラインの不足分を補うダミー（白）データを送
出しなければならなかった。このような技術としては、
例えば、実開昭59−143754号公報の技術が知られてい
る。この装置では、ダイオードマトリックスヘッドを用
いて記録開始位置を選択可能としているが、ブロック単
位の駆動となるため、任意の位置を選択することができ
ないという問題があった。
また前記ブロック単位の駆動でなく、１ライン一斉に駆
動する場合には、装置制御部が、まず、前ラインの残っ
たデータをクリアするため、Ａビット数の白データを転
送し、次に、Ｂビット数の有効画素を転送し、さらに残
りのビット数のダミーデータを転送する。なお、転送画
素数、データ転送は前記装置制御部によって管理され
る。
動する場合には、装置制御部が、まず、前ラインの残っ
たデータをクリアするため、Ａビット数の白データを転
送し、次に、Ｂビット数の有効画素を転送し、さらに残
りのビット数のダミーデータを転送する。なお、転送画
素数、データ転送は前記装置制御部によって管理され
る。
しかし、前記装置制御部は、一般的には、CPUが用いら
れるので、論理回路で構成されるものに比べて、そのデ
ータ転送速度が遅いものになる。特に、制御装置部にて
シフトレジスタ総数分の全てのクロックを送っていたの
では、転送時間が多くかかってしまい、記録速度が遅く
なるという問題があった。
れるので、論理回路で構成されるものに比べて、そのデ
ータ転送速度が遅いものになる。特に、制御装置部にて
シフトレジスタ総数分の全てのクロックを送っていたの
では、転送時間が多くかかってしまい、記録速度が遅く
なるという問題があった。
目的 本発明は、記録情報（１ライン分の情報量）が記録幅
（サーマルヘッドの画素数）より少ない場合、記録情報
（分）のみの転送で迅速な記録を可能とする画信号記録
装置を提供することを目的とするものである。
（サーマルヘッドの画素数）より少ない場合、記録情報
（分）のみの転送で迅速な記録を可能とする画信号記録
装置を提供することを目的とするものである。
構成 第１図は本発明の構成を示す一実施例のブロック図であ
る。
る。
１はサーマルヘッドであり、シフトレジスタ10とラッチ
ドライバ11と発熱体12とにより構成される。また、ａは
画信号、ｂはクロック、ｃはラッチ信号、ｄはクリヤ信
号である。
ドライバ11と発熱体12とにより構成される。また、ａは
画信号、ｂはクロック、ｃはラッチ信号、ｄはクリヤ信
号である。
２は記録制御部であり、有効な画情報とダミー情報の選
択信号ｊの発生、ダミー情報用クロック信号ｉの発生、
記録開始位置信号ｈより得られるシフトレジスタに転送
すべきクロック数信号ｋの発生、ラッチ信号c,クリヤ信
号ｄの発生、およびシフトレジスタ10へ供給されたクロ
ックの総数が所定量に達したことを知らせる転送終了信
号を受け、記録走査制御を行う。
択信号ｊの発生、ダミー情報用クロック信号ｉの発生、
記録開始位置信号ｈより得られるシフトレジスタに転送
すべきクロック数信号ｋの発生、ラッチ信号c,クリヤ信
号ｄの発生、およびシフトレジスタ10へ供給されたクロ
ックの総数が所定量に達したことを知らせる転送終了信
号を受け、記録走査制御を行う。
３は有効なデータ入力信号ｅとダミー信号（白データ）
ｅ′を選択信号ｊで切換えるデータ選択器、４は有効な
入力クロックｆと、この有効な入力クロックのクロック
数に応じて全シフトレジスタ数に対するクロック数の不
足を補うためのダミー信号用クロックｆ′とを選択信号
ｊで切換えるクロック選択器、５は記録開始位置までの
クロック数（ビット数）信号ｋと、ヘッドに供給するク
ロックｂの数（ｆとｆ′の和）を計数し、総和が全シフ
トレジスタの数に到達したことを知らせる信号ｉを発生
するクロックカウンタである。
ｅ′を選択信号ｊで切換えるデータ選択器、４は有効な
入力クロックｆと、この有効な入力クロックのクロック
数に応じて全シフトレジスタ数に対するクロック数の不
足を補うためのダミー信号用クロックｆ′とを選択信号
ｊで切換えるクロック選択器、５は記録開始位置までの
クロック数（ビット数）信号ｋと、ヘッドに供給するク
ロックｂの数（ｆとｆ′の和）を計数し、総和が全シフ
トレジスタの数に到達したことを知らせる信号ｉを発生
するクロックカウンタである。
前記データ入力信号ｅ、入力クロックｆ、記録開始位置
信号ｈ、およびデータエンド信号ｇは、図示しないシス
テム制御部（CPU）から送出されるものである。記録開
始位置信号ｈは、後述するプリセット値Ａに相当し、画
素数をバイナリ信号としたものであり、前記クロック数
信号ｋと同じ値Ａである。また、データエンド信号ｇ
は、前記データ入力信号ｅの送出完了と同時に送出され
る信号である。
信号ｈ、およびデータエンド信号ｇは、図示しないシス
テム制御部（CPU）から送出されるものである。記録開
始位置信号ｈは、後述するプリセット値Ａに相当し、画
素数をバイナリ信号としたものであり、前記クロック数
信号ｋと同じ値Ａである。また、データエンド信号ｇ
は、前記データ入力信号ｅの送出完了と同時に送出され
る信号である。
第２図はシフトレジスタの動作状態を示す説明図であ
り、同図におけるブロックはシフトレジスタ数の大きさ
を表し、同図（１），（２），（３）の全シフトレジス
タ数は全て同じであって（Nbit）、同図において、
（１）は、クロックカウンタ５をプリセットして、全シ
フトレジスタ数Nbitがクリヤーされた（白）状態，
（２）はクロックカウンタ５のプリセット（プリセット
値Ａ）の後、有効な画情報の転送画素数Bbitが転送され
た状態、（３）は（２）の状態から、さらに有効な画情
報の先頭位置が記録開始位置まで転送され（Bbit分）、
そのときダミーデータ（白データ）が転送された状態を
示す。
り、同図におけるブロックはシフトレジスタ数の大きさ
を表し、同図（１），（２），（３）の全シフトレジス
タ数は全て同じであって（Nbit）、同図において、
（１）は、クロックカウンタ５をプリセットして、全シ
フトレジスタ数Nbitがクリヤーされた（白）状態，
（２）はクロックカウンタ５のプリセット（プリセット
値Ａ）の後、有効な画情報の転送画素数Bbitが転送され
た状態、（３）は（２）の状態から、さらに有効な画情
報の先頭位置が記録開始位置まで転送され（Bbit分）、
そのときダミーデータ（白データ）が転送された状態を
示す。
次に、本実施例の動作を第３図のフローチャートを参照
して説明する。なお、各部の動作タイミングのコントロ
ール等は図示しない前記システム制御部にて行われる。
して説明する。なお、各部の動作タイミングのコントロ
ール等は図示しない前記システム制御部にて行われる。
まず、シフトレジスタ10をクリヤー信号ｄによってクリ
ヤーする（S1）。記録開始位置を入力された記録開始位
置信号ｈにより記録制御部２へ知らせる（S2）。記録制
御部２はクロック数信号ｋによりクロックカウンタ５を
記録開始位置Ａにプリセットする（S3）。
ヤーする（S1）。記録開始位置を入力された記録開始位
置信号ｈにより記録制御部２へ知らせる（S2）。記録制
御部２はクロック数信号ｋによりクロックカウンタ５を
記録開始位置Ａにプリセットする（S3）。
なお、本実施例において、記録開始位置Ａは、１ライン
分の情報量がサーマルヘッド１の画素数よりも少ない場
合、主走査方向に変化させる。この場合、サーマルヘッ
ド１の全画素数は設定されており、また記録される画素
数も、通常、記録に先立ち予め設定あるいは検知可能で
あるので（例えば、本実施例をファクシミリに応用した
場合では、サーマルヘッドの記録幅がA3サイズであっ
て、送信側よりA4サイズの画情報を送ってきた場合に
は、通信プロトコルによって予め記録画素数が分か
る）、これらの情報から前記記録開始位置Ａを検出する
ことができる。
分の情報量がサーマルヘッド１の画素数よりも少ない場
合、主走査方向に変化させる。この場合、サーマルヘッ
ド１の全画素数は設定されており、また記録される画素
数も、通常、記録に先立ち予め設定あるいは検知可能で
あるので（例えば、本実施例をファクシミリに応用した
場合では、サーマルヘッドの記録幅がA3サイズであっ
て、送信側よりA4サイズの画情報を送ってきた場合に
は、通信プロトコルによって予め記録画素数が分か
る）、これらの情報から前記記録開始位置Ａを検出する
ことができる。
前記記録開始位置信号ｈを受けて、選択信号ｊが有効デ
ータクロックを選択するように設定する。有効なデータ
入力信号ｅを入力クロックｆにより転送画素数Bbit転送
する（S4）。有効データの終了を知らせるデータエンド
信号ｇを受け（S5）、選択信号ｊがダミーデータ（白デ
ータ）およびそのクロックを選択するように設定し、記
録制御部２はダミーデータ信号ｅ′とダミー信号用クロ
ックｆ′を発生する（S6）。
ータクロックを選択するように設定する。有効なデータ
入力信号ｅを入力クロックｆにより転送画素数Bbit転送
する（S4）。有効データの終了を知らせるデータエンド
信号ｇを受け（S5）、選択信号ｊがダミーデータ（白デ
ータ）およびそのクロックを選択するように設定し、記
録制御部２はダミーデータ信号ｅ′とダミー信号用クロ
ックｆ′を発生する（S6）。
クロックカウンタ５はＡ＋Ｂの値よりさらにダミー信号
用クロックを計数し、計数値がＮになると、終了信号ｉ
を記録制御部２に送出する（S7）。記録制御部２はラッ
チ信号ｃを発生し、シフトレジスタ10の内容を、前ライ
ンの記録走査が終了してから（S8のYES）、ラッチドラ
イバ11にパラレルに転送する（S10）。これにより、記
録制御部２は図示しない記録走査を行う（S11）。
用クロックを計数し、計数値がＮになると、終了信号ｉ
を記録制御部２に送出する（S7）。記録制御部２はラッ
チ信号ｃを発生し、シフトレジスタ10の内容を、前ライ
ンの記録走査が終了してから（S8のYES）、ラッチドラ
イバ11にパラレルに転送する（S10）。これにより、記
録制御部２は図示しない記録走査を行う（S11）。
また前ラインの記録走査が終了していない状態（S8のN
O）では、転送待機状態となる（S9）。
O）では、転送待機状態となる（S9）。
前記ステップ（S1）〜（S10）までの動作はシフトレジ
スタ10が空いたとき（ラッチドライバ11に転送された
後）に繰り返される。
スタ10が空いたとき（ラッチドライバ11に転送された
後）に繰り返される。
効果 以上説明したように、本発明によれば、有効な入力信号
を転送するための入力クロックと、ダミー信号（白デー
タ）を転送するためのダミー信号用クロックとを用い、
しかも全シフトレジスタ数に対するクロック数の不足を
補うために必要なダミー信号を転送するようにして、無
駄なダミー信号を転送することなく有効な記録情報を、
本画信号記録装置に転送するだけで記録可能とすること
で、１ライン分の情報量がサーマルヘッドの画素数より
少ないときの記録速度を向上することができる。
を転送するための入力クロックと、ダミー信号（白デー
タ）を転送するためのダミー信号用クロックとを用い、
しかも全シフトレジスタ数に対するクロック数の不足を
補うために必要なダミー信号を転送するようにして、無
駄なダミー信号を転送することなく有効な記録情報を、
本画信号記録装置に転送するだけで記録可能とすること
で、１ライン分の情報量がサーマルヘッドの画素数より
少ないときの記録速度を向上することができる。
第１図は本発明の一実施例の構成を示すブロック図、第
２図はシフトレジスタの動作状態を示す説明図、第３図
は本実施例の動作に係るフローチャートである。 １…サーマルヘッド、２…記録制御部、３…データ選択
器、４…クロック選択器、５…クロックカウンタ、10…
シフトレジスタ、11…ラッチドライバ、12…発熱体。
２図はシフトレジスタの動作状態を示す説明図、第３図
は本実施例の動作に係るフローチャートである。 １…サーマルヘッド、２…記録制御部、３…データ選択
器、４…クロック選択器、５…クロックカウンタ、10…
シフトレジスタ、11…ラッチドライバ、12…発熱体。
Claims (1)
- 【請求項１】シフトレジスタに転送された画信号をラッ
チ回路にラッチして記録走査を行う画信号記録装置にお
いて、 有効な画信号と無効なダミー信号とを選択的に前記シフ
トレジスタに転送するデータ選択手段と、 有効な画信号および無効なダミー信号を前記シフトレジ
スタに転送するためのクロック信号を発生し、前記シフ
トレジスタに入力するクロック発生手段と、 前記クロック発生手段により発生されたクロック数を計
数するクロック計数手段と、 画信号がラッチ回路にラッチされるごとに前記シフトレ
ジスタおよびクロック計数手段で計数された値をクリア
する記録制御手段とを備え、 前記記録制御手段が、有効な画情報を所定ビット数転送
した後にダミー信号の転送を開始し、かつ予め設定され
た記録開始位置までのビット数と前記クロック計数手段
で計数されたクロック数との和が前記シフトレジスタの
総数に到達した場合に前記ダミー信号の転送を終了し、
その後、ラッチ信号を出力して前記シフトレジスタに転
送された画情報を前記ラッチ回路にラッチさせるように
構成されていることを特徴とする画信号記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4416886A JPH07121056B2 (ja) | 1986-03-03 | 1986-03-03 | 画信号記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4416886A JPH07121056B2 (ja) | 1986-03-03 | 1986-03-03 | 画信号記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202666A JPS62202666A (ja) | 1987-09-07 |
| JPH07121056B2 true JPH07121056B2 (ja) | 1995-12-20 |
Family
ID=12684060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4416886A Expired - Lifetime JPH07121056B2 (ja) | 1986-03-03 | 1986-03-03 | 画信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121056B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583807Y2 (ja) * | 1989-05-24 | 1998-10-27 | シャープ株式会社 | 印画装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654169A (en) * | 1979-10-09 | 1981-05-14 | Fujitsu Ltd | Recorder |
| JPS5944172A (ja) * | 1982-09-06 | 1984-03-12 | Matsushita Graphic Commun Syst Inc | 画幅変換装置 |
-
1986
- 1986-03-03 JP JP4416886A patent/JPH07121056B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62202666A (ja) | 1987-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308958A (en) | Circuit for controlling energizing of heating elements | |
| JPS6351101B2 (ja) | ||
| US5232294A (en) | Recording head driving device for printer | |
| JPH07121056B2 (ja) | 画信号記録装置 | |
| US4338637A (en) | Variable scanning device | |
| JPH05191600A (ja) | 記録方法及び装置 | |
| JPS63262255A (ja) | 印字装置 | |
| US4477820A (en) | Method of driving a thermal head | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| KR100398032B1 (ko) | 소형프린터 | |
| JP2594398B2 (ja) | 感熱記録装置 | |
| JP2858442B2 (ja) | 記録ヘッド駆動装置 | |
| JP3155605B2 (ja) | 画像認識印字装置 | |
| JP2838179B2 (ja) | 画像装置 | |
| JP3139166B2 (ja) | サーマルヘッド駆動回路 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPH0379371A (ja) | 印字制御回路 | |
| JPH0434864B2 (ja) | ||
| JPH0341863A (ja) | フアクシミリ装置 | |
| JPH0550715A (ja) | 記録制御装置 | |
| JPH06143658A (ja) | プレヒート方法及び該方法を用いた記録装置 | |
| JPH058907B2 (ja) | ||
| JPH06189095A (ja) | ファクシミリ装置 | |
| JPH02241269A (ja) | 画像通信装置 | |
| JPH07107253A (ja) | ファクシミリ装置 |