JPH07121502A - 暴走検知装置 - Google Patents
暴走検知装置Info
- Publication number
- JPH07121502A JPH07121502A JP5262366A JP26236693A JPH07121502A JP H07121502 A JPH07121502 A JP H07121502A JP 5262366 A JP5262366 A JP 5262366A JP 26236693 A JP26236693 A JP 26236693A JP H07121502 A JPH07121502 A JP H07121502A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- microcomputer
- cross
- oscillator
- counts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータの発振器の停止に起因
する暴走を検知する。 【構成】 ＡＣ電源入力のゼロクロスをゼロクロス検知
回路２により検知し、カウンタ回路４によりゼロクロス
検知回数をカウントする。マイクロコンピュータの発振
器が正常動作時には、制御回路５は、カウンタ回路４が
カウントアップする前に、そのカウント値を、マイクロ
コンピュータの発振器の周期的パルスを用いて周期的に
初期設定値に戻し、マイクロコンピュータの発振器停止
時には、カウンタ回路４はカウントアップすることにな
り、その時点で、マイクロコンピュータをリセットす
る。
する暴走を検知する。 【構成】 ＡＣ電源入力のゼロクロスをゼロクロス検知
回路２により検知し、カウンタ回路４によりゼロクロス
検知回数をカウントする。マイクロコンピュータの発振
器が正常動作時には、制御回路５は、カウンタ回路４が
カウントアップする前に、そのカウント値を、マイクロ
コンピュータの発振器の周期的パルスを用いて周期的に
初期設定値に戻し、マイクロコンピュータの発振器停止
時には、カウンタ回路４はカウントアップすることにな
り、その時点で、マイクロコンピュータをリセットす
る。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
システムの暴走を検知する暴走検知装置に関するもので
ある。
システムの暴走を検知する暴走検知装置に関するもので
ある。
【０００２】
【従来の技術】従来のマイクロコンピュータ（以下、マ
イコンという）システムは、マイコン内部に設けたウォ
ッチドッグタイマ用のカウンタによりマイコンのシステ
ムクロックをカウントし、カウンタがカウントアップし
た場合に暴走と認識し、システムをリセットするように
なっており、マイコン自身はカウンタがカウントアップ
する時間より短い時間周期でカウンタのカウント値をク
リアする命令を実行するように構成されている。
イコンという）システムは、マイコン内部に設けたウォ
ッチドッグタイマ用のカウンタによりマイコンのシステ
ムクロックをカウントし、カウンタがカウントアップし
た場合に暴走と認識し、システムをリセットするように
なっており、マイコン自身はカウンタがカウントアップ
する時間より短い時間周期でカウンタのカウント値をク
リアする命令を実行するように構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、マイコンのシステムクロックでウォッチドッ
グ用のカウンタをカウントするため、システムクロック
に発振器の発振停止等の不具合が発生すると暴走が検知
できないという問題点があった。
来例では、マイコンのシステムクロックでウォッチドッ
グ用のカウンタをカウントするため、システムクロック
に発振器の発振停止等の不具合が発生すると暴走が検知
できないという問題点があった。
【０００４】本発明の目的は、上記のような問題点を解
決し、マイクロコンピュータの発振器停止に起因する暴
走を検知することができる暴走検知装置を提供すること
にある。
決し、マイクロコンピュータの発振器停止に起因する暴
走を検知することができる暴走検知装置を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明は、マイクロコン
ピュータを有する電子機器の暴走検知装置において、Ａ
Ｃ電源入力のゼロクロスを検知するゼロクロス検知手段
と、該ゼロクロス検知手段によるゼロクロス検知回数を
カウントしカウントアップした時点で前記マイクロコン
ピュータをリセットするリセット手段と、該リセット手
段がカウントアップする前にそのカウント値を前記マイ
クロコンピュータの発振器の周期的パルスを用いて周期
的に初期設定値に戻す初期化手段とを備えたことを特徴
とする。
ピュータを有する電子機器の暴走検知装置において、Ａ
Ｃ電源入力のゼロクロスを検知するゼロクロス検知手段
と、該ゼロクロス検知手段によるゼロクロス検知回数を
カウントしカウントアップした時点で前記マイクロコン
ピュータをリセットするリセット手段と、該リセット手
段がカウントアップする前にそのカウント値を前記マイ
クロコンピュータの発振器の周期的パルスを用いて周期
的に初期設定値に戻す初期化手段とを備えたことを特徴
とする。
【０００６】
【作用】本発明では、ＡＣ電源入力のゼロクロスをゼロ
クロス検知手段により検知し、リセット手段によりゼロ
クロス検知回数をカウントし、マイクロコンピュータの
発振器が正常動作時には、初期化手段は、カウントアッ
プする前に、リセット手段のカウント値を、マイクロコ
ンピュータの発振器の周期的パルスを用いて周期的に初
期設定値に戻し、他方、マイクロコンピュータの発振器
停止時には、初期設定値に戻す動作がないので、リセッ
ト手段はカウントアップし、従って、マイクロコンピュ
ータをリセットする。
クロス検知手段により検知し、リセット手段によりゼロ
クロス検知回数をカウントし、マイクロコンピュータの
発振器が正常動作時には、初期化手段は、カウントアッ
プする前に、リセット手段のカウント値を、マイクロコ
ンピュータの発振器の周期的パルスを用いて周期的に初
期設定値に戻し、他方、マイクロコンピュータの発振器
停止時には、初期設定値に戻す動作がないので、リセッ
ト手段はカウントアップし、従って、マイクロコンピュ
ータをリセットする。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【０００８】＜実施例１＞図１は本発明の実施例１を示
す。図１において、１はＡＣ電源、２はＡＣ電源１入力
のゼロ交差点を検知するゼロクロス検知回路である。３
はゼロクロス検知回路２の出力でＡＣ電源の入力のゼロ
交差点ごとに出力が切り換わるゼロクロス信号である。
４はゼロクロス信号をクロック入力とするカウンタ回路
である。５は図示しない電子機器を制御する制御回路で
あり、内部にＣＰＵ，ＲＯＭ，ＲＡＭ等が含まれ、電子
機器の制御を行っている。６は制御回路５からカウンタ
回路４のカウンタのカウント値をクリアするためのクリ
ア信号、７はカウンタ回路４で暴走を検知し、制御回路
５をリセットするためのリセット信号である。
す。図１において、１はＡＣ電源、２はＡＣ電源１入力
のゼロ交差点を検知するゼロクロス検知回路である。３
はゼロクロス検知回路２の出力でＡＣ電源の入力のゼロ
交差点ごとに出力が切り換わるゼロクロス信号である。
４はゼロクロス信号をクロック入力とするカウンタ回路
である。５は図示しない電子機器を制御する制御回路で
あり、内部にＣＰＵ，ＲＯＭ，ＲＡＭ等が含まれ、電子
機器の制御を行っている。６は制御回路５からカウンタ
回路４のカウンタのカウント値をクリアするためのクリ
ア信号、７はカウンタ回路４で暴走を検知し、制御回路
５をリセットするためのリセット信号である。
【０００９】図２は図１に示すゼロクロス検知回路２の
構成を示す。
構成を示す。
【００１０】ＡＣ電源１からの交流電圧がゼロ電位より
高い場合、ゼロクロス信号はＨレベルになり、その交流
電位より低い場合、ゼロクロス信号はＬレベルになり、
後述するようなゼロクロス信号３を出力する。
高い場合、ゼロクロス信号はＨレベルになり、その交流
電位より低い場合、ゼロクロス信号はＬレベルになり、
後述するようなゼロクロス信号３を出力する。
【００１１】図３は図１に示すカウンタ回路４の構成を
示す。これは８進カウンタの例であり、図３において、
８〜１０はＤフリップフロップ、１１はＸＯＲゲート、
１２はＡＮＤゲート、１４はＮＡＮＤゲートである。
示す。これは８進カウンタの例であり、図３において、
８〜１０はＤフリップフロップ、１１はＸＯＲゲート、
１２はＡＮＤゲート、１４はＮＡＮＤゲートである。
【００１２】本回路において、制御回路５からのクリア
信号６が入力されると、リセット付Ｄフリップフロップ
８〜９の出力はクリアされ、カウントは０に戻りゼロク
ロス信号３が入力されると、各フリップフロップがゼロ
クロス信号の立ち上りエッジに同期して出力をするた
め、表１に示すような８進カウンタとなる。
信号６が入力されると、リセット付Ｄフリップフロップ
８〜９の出力はクリアされ、カウントは０に戻りゼロク
ロス信号３が入力されると、各フリップフロップがゼロ
クロス信号の立ち上りエッジに同期して出力をするた
め、表１に示すような８進カウンタとなる。
【００１３】
【表１】
【００１４】図４は図１に示す制御回路５が正常に動作
し、所定の周期でクリア信号６を出力している場合のタ
イミングチャートである。
し、所定の周期でクリア信号６を出力している場合のタ
イミングチャートである。
【００１５】ＡＣがゼロ電位より高い場合、ゼロクロス
信号はＨレベルになり、ＡＣ電位より低い場合、ゼロク
ロス信号はＬレベルになる。カウント値は０から始ま
り、ゼロクロス信号の立ち上りよりエッジに同期して＋
１づつ増加していき、制御回路５からのクリア信号６が
Ｌレベルになると、カウント値がクリアされ、カウント
値が０に戻る。以上のように所定周期でクリア信号６が
入力されることでリセット信号７は常時Ｈレベルのまま
となる。
信号はＨレベルになり、ＡＣ電位より低い場合、ゼロク
ロス信号はＬレベルになる。カウント値は０から始ま
り、ゼロクロス信号の立ち上りよりエッジに同期して＋
１づつ増加していき、制御回路５からのクリア信号６が
Ｌレベルになると、カウント値がクリアされ、カウント
値が０に戻る。以上のように所定周期でクリア信号６が
入力されることでリセット信号７は常時Ｈレベルのまま
となる。
【００１６】図５は図１に示す制御回路５が異常状態に
なり、誤動作をしている場合のタイミングチャートであ
る。
なり、誤動作をしている場合のタイミングチャートであ
る。
【００１７】異常状態になると、カウント値が０から７
になるまでの間にクリア信号が入力されず、カウンタ回
路４がカウントアップした時点で、リセット信号７がＬ
レベルとなり、制御回路５にリセットがかかる。
になるまでの間にクリア信号が入力されず、カウンタ回
路４がカウントアップした時点で、リセット信号７がＬ
レベルとなり、制御回路５にリセットがかかる。
【００１８】以上説明したように、入力電源電圧のゼロ
交差点を検知し、カウンタでカウントすることにより、
制御回路と別の系列で暴走検知を行うことができる。
交差点を検知し、カウンタでカウントすることにより、
制御回路と別の系列で暴走検知を行うことができる。
【００１９】＜実施例２＞本実施例は実施例１との比較
で言えば、制御回路の構成が相異する。図６にその相異
部分を示す。図６において、１５，１６はリセット機能
付Ｄフリップフロップ、１７は図示しないＣＰＵがカウ
ンタ回路４をクリアするために出力するＣＰＵ信号、１
８は図示しないＣＰＵ等のための発振器からのＣＰＵク
ロックである。１９は図示しない電源監視回路からの電
源リセット信号で電源電圧が所定電圧以上になったと
き、ＬレベルからＨレベルになる。２０はＮＡＮＤゲー
トである。
で言えば、制御回路の構成が相異する。図６にその相異
部分を示す。図６において、１５，１６はリセット機能
付Ｄフリップフロップ、１７は図示しないＣＰＵがカウ
ンタ回路４をクリアするために出力するＣＰＵ信号、１
８は図示しないＣＰＵ等のための発振器からのＣＰＵク
ロックである。１９は図示しない電源監視回路からの電
源リセット信号で電源電圧が所定電圧以上になったと
き、ＬレベルからＨレベルになる。２０はＮＡＮＤゲー
トである。
【００２０】図７は本実施例の制御回路のＣＰＵがＣＰ
Ｕクリア信号１７を出力してからカウンタ回路４へのク
リア信号が出力されるまでのタイミングチャートであ
る。
Ｕクリア信号１７を出力してからカウンタ回路４へのク
リア信号が出力されるまでのタイミングチャートであ
る。
【００２１】電源リセット信号がＨレベルとなり、ＣＰ
Ｕクリア信号１７が出力されると、Ｄフリップフロップ
１５，１６が順次信号を伝達し、出力ＱD がＬレベル
で、かつ、出力ＱE がＨレベルのときにのみに、クリア
信号６がＬレベルとなる。クリア信号はＣＰＵクリア信
号１７の立ち下がりエッジに対して、ＣＰＵクロック１
パルス分だけ出力される。
Ｕクリア信号１７が出力されると、Ｄフリップフロップ
１５，１６が順次信号を伝達し、出力ＱD がＬレベル
で、かつ、出力ＱE がＨレベルのときにのみに、クリア
信号６がＬレベルとなる。クリア信号はＣＰＵクリア信
号１７の立ち下がりエッジに対して、ＣＰＵクロック１
パルス分だけ出力される。
【００２２】以上説明したように、クリア信号をワンシ
ョットパルス回路で出力するようにしたので、ＣＰＵク
リア信号がＬレベルで固定されると、クリア信号が出力
されず、暴走を検知することができる。
ョットパルス回路で出力するようにしたので、ＣＰＵク
リア信号がＬレベルで固定されると、クリア信号が出力
されず、暴走を検知することができる。
【００２３】＜実施例３＞本実施例は実施例１との比較
で言えば、カウンタ回路が相異する。図８は本実施例に
係るカウンタ回路を示す。図８において、図３と同一機
能のものは同符号を付け、その説明は省略する。２１は
インバータゲート、２２〜２４はＯＲゲートであり、リ
セット信号７がＬレベルになると、ＯＲゲート２２〜２
４の出力はＨレベルとなり、カウント値は７のままであ
る。
で言えば、カウンタ回路が相異する。図８は本実施例に
係るカウンタ回路を示す。図８において、図３と同一機
能のものは同符号を付け、その説明は省略する。２１は
インバータゲート、２２〜２４はＯＲゲートであり、リ
セット信号７がＬレベルになると、ＯＲゲート２２〜２
４の出力はＨレベルとなり、カウント値は７のままであ
る。
【００２４】図９は制御回路５が異常状態になったとき
のタイミングチャートである。
のタイミングチャートである。
【００２５】カウント値が７となり、リセット信号７が
Ｌレベルになると、カウントが７で固定となり、リセッ
ト信号７もＬレベルに固定される。このように、一度暴
走を検知すると、電源をＯＦＦするまで暴走検知状態を
保持することができる。
Ｌレベルになると、カウントが７で固定となり、リセッ
ト信号７もＬレベルに固定される。このように、一度暴
走を検知すると、電源をＯＦＦするまで暴走検知状態を
保持することができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
ＡＣ電源入力のゼロクロスを検知し、ゼロクロス検知回
数をカウントし、マイクロコンピュータの発振器が正常
動作時には、カウントアップする前に、そのカウント値
を、マイクロコンピュータの発振器の周期的パルスを用
いて周期的に初期設定値に戻し、他方、マイクロコンピ
ュータの発振器停止時には、初期設定値に戻す動作がな
くカウントアップすることになり、従って、マイクロコ
ンピュータをリセットするようにしたので、マイクロコ
ンピュータの発振器の停止に起因する暴走を検知するこ
とができるという効果がある。
ＡＣ電源入力のゼロクロスを検知し、ゼロクロス検知回
数をカウントし、マイクロコンピュータの発振器が正常
動作時には、カウントアップする前に、そのカウント値
を、マイクロコンピュータの発振器の周期的パルスを用
いて周期的に初期設定値に戻し、他方、マイクロコンピ
ュータの発振器停止時には、初期設定値に戻す動作がな
くカウントアップすることになり、従って、マイクロコ
ンピュータをリセットするようにしたので、マイクロコ
ンピュータの発振器の停止に起因する暴走を検知するこ
とができるという効果がある。
【図１】本発明実施例１の構成を示すブロック図であ
る。
る。
【図２】図１に示すゼロクロス検知回路２の構成を示す
ブロック図である。
ブロック図である。
【図３】図１に示すカウンタ回路４の構成を示すブロッ
ク図である。
ク図である。
【図４】図１に示す制御回路５が正常状態にあるときの
各部のタイミングの一例を示すタイミングチャートであ
る。
各部のタイミングの一例を示すタイミングチャートであ
る。
【図５】図１に示す制御回路５が異常状態にあるときの
各部のタイミングの一例を示すタイミングチャートであ
る。
各部のタイミングの一例を示すタイミングチャートであ
る。
【図６】実施例２に係る制御回路の制御回路５との相異
部分を示すブロック図である。
部分を示すブロック図である。
【図７】実施例２に係る制御回路が異常状態にあるとき
の各部のタイミングの一例を示すタイミングチャートで
ある。
の各部のタイミングの一例を示すタイミングチャートで
ある。
【図８】実施例３に係るカウンタ回路を示すブロック図
である。
である。
【図９】実施例３において制御回路５が異常状態になっ
たときのタイミングの一例を示すタイミングチャートで
ある。
たときのタイミングの一例を示すタイミングチャートで
ある。
２ ゼロクロス検知回路 ４ カウンタ回路 ５ 制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田窪 健史 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 倉持 喜美 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (1)
- 【請求項１】 マイクロコンピュータを有する電子機器
の暴走検知装置において、 ＡＣ電源入力のゼロクロスを検知するゼロクロス検知手
段と、 該ゼロクロス検知手段によるゼロクロス検知回数をカウ
ントしカウントアップした時点で前記マイクロコンピュ
ータをリセットするリセット手段と、 該リセット手段がカウントアップする前にそのカウント
値を前記マイクロコンピュータの発振器の周期的パルス
を用いて周期的に初期設定値に戻す初期化手段とを備え
たことを特徴とする暴走検知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262366A JPH07121502A (ja) | 1993-10-20 | 1993-10-20 | 暴走検知装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262366A JPH07121502A (ja) | 1993-10-20 | 1993-10-20 | 暴走検知装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121502A true JPH07121502A (ja) | 1995-05-12 |
Family
ID=17374748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262366A Pending JPH07121502A (ja) | 1993-10-20 | 1993-10-20 | 暴走検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121502A (ja) |
-
1993
- 1993-10-20 JP JP5262366A patent/JPH07121502A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| US4627060A (en) | Watchdog timer | |
| US4566111A (en) | Watchdog timer | |
| WO2003096036A1 (en) | Single-wire communication bus for miniature low-power systems | |
| EP1619573B1 (en) | Reset circuit and digital communication device | |
| JP3523225B2 (ja) | クロック監視装置及び監視方法 | |
| US4399412A (en) | Duty cycle monitor circuit | |
| JPS59109955A (ja) | プロセツサ自動再始動回路 | |
| EP0574177B1 (en) | Method and apparatus for changing processor clock rate | |
| JP3068358B2 (ja) | ファンモータ故障検出手段を有する画像形成装置および画像形成装置 | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
| JP2964696B2 (ja) | 半導体装置 | |
| JPH0658386B2 (ja) | カウンタ装置 | |
| JPH07235831A (ja) | 周波数異常検出回路 | |
| JPH07200363A (ja) | ウォッチドッグタイマー制御回路 | |
| SU1058031A1 (ru) | Сенсорный коммутатор | |
| JPH0334689B2 (ja) | ||
| JP3159891B2 (ja) | Ｃｐｕ暴走検出回路 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| KR0161383B1 (ko) | 플로피 디스크 드라이버 콘트롤러에서 인덱스 주기 검출장치 | |
| CN119994819A (zh) | 一种芯片esd保护系统的自恢复方法及电路 | |
| JPH0776933B2 (ja) | デジタルコンピュ−タ−のリセット装置 | |
| JPS5952325A (ja) | 停電・復電検知集積回路 | |
| SU1511860A2 (ru) | Сенсорный коммутатор |