JPH07123038A - スペースダイバーシチ同相合成回路 - Google Patents
スペースダイバーシチ同相合成回路Info
- Publication number
- JPH07123038A JPH07123038A JP5262660A JP26266093A JPH07123038A JP H07123038 A JPH07123038 A JP H07123038A JP 5262660 A JP5262660 A JP 5262660A JP 26266093 A JP26266093 A JP 26266093A JP H07123038 A JPH07123038 A JP H07123038A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- received signal
- comparator
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 デイジタル多重無線装置に使用するスペース
ダイバーシチ同相合成回路に関し、逆位相引込み防止を
図ることを目的とする。 【構成】 第１の受信信号と第２の受信信号の位相を比
較する位相比較手段３と、位相比較手段からの比較結果
に対応して第２の受信信号の位相を移相する第２の移相
手段２とを有し、第１の受信信号と第２の受信信号とを
同相合成するスペースダイバーシチ同相合成回路におい
て、第２の移相手段の移相速度に比較して所定量だけ低
く設定した低移相速度で、第１の受信信号の位相を、常
時、設定方向に移相する第１の移相手段１を設けるよう
に構成する。
ダイバーシチ同相合成回路に関し、逆位相引込み防止を
図ることを目的とする。 【構成】 第１の受信信号と第２の受信信号の位相を比
較する位相比較手段３と、位相比較手段からの比較結果
に対応して第２の受信信号の位相を移相する第２の移相
手段２とを有し、第１の受信信号と第２の受信信号とを
同相合成するスペースダイバーシチ同相合成回路におい
て、第２の移相手段の移相速度に比較して所定量だけ低
く設定した低移相速度で、第１の受信信号の位相を、常
時、設定方向に移相する第１の移相手段１を設けるよう
に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、デイジタル多
重無線装置に使用するスペースダイバーシチ同相合成回
路に関するものである。
重無線装置に使用するスペースダイバーシチ同相合成回
路に関するものである。
【０００２】デイジタル多重無線システムでは干渉性フ
ェージングによって受信電力の低下や波形歪が発生して
符号誤り率が劣化する。これを救済する為、２つのアン
テナを空間的に離して設置し、それぞれのアンテで受信
された受信信号の位相を合わせて合成するスペースダイ
バーシチ方式が用いられることがあるが、この時、２つ
の受信信号を逆相で引き込まない様にすることが必要で
ある。
ェージングによって受信電力の低下や波形歪が発生して
符号誤り率が劣化する。これを救済する為、２つのアン
テナを空間的に離して設置し、それぞれのアンテで受信
された受信信号の位相を合わせて合成するスペースダイ
バーシチ方式が用いられることがあるが、この時、２つ
の受信信号を逆相で引き込まない様にすることが必要で
ある。
【０００３】
【従来の技術】図５は従来例の構成図、図６は図５中の
電圧比較・制御部分の構成図例、図７は図５の動作説明
図である。
電圧比較・制御部分の構成図例、図７は図５の動作説明
図である。
【０００４】以下、図６，図７を参照して図５の動作を
説明するが、図５中の第２の制御部分23はAND ゲート23
2, 236, アップ/ ダウンカウンタ233, 237, ROM 234, 2
38,デイジタル/ アナログ変換器235, 239から構成され
ている。
説明するが、図５中の第２の制御部分23はAND ゲート23
2, 236, アップ/ ダウンカウンタ233, 237, ROM 234, 2
38,デイジタル/ アナログ変換器235, 239から構成され
ている。
【０００５】先ず、共通の送信機からの送信信号を、空
間的に離れて設けられた図示しない主アンテナと副アン
テナで受信する。そこで、分波器41は主アンテナからの
受信信号S1を分岐して、一部をハイブリット42に送出
し、残りの部分は位相差検出用自動利得制御増幅器31で
所定出力レベルまで増幅して位相比較器33に加える。
間的に離れて設けられた図示しない主アンテナと副アン
テナで受信する。そこで、分波器41は主アンテナからの
受信信号S1を分岐して、一部をハイブリット42に送出
し、残りの部分は位相差検出用自動利得制御増幅器31で
所定出力レベルまで増幅して位相比較器33に加える。
【０００６】また、無限移相器( 以下, EPS と省略す
る)21 は、副アンテナからの受信信号S2の位相を移相(
詳細は後述する) して分波器22に送出する。分波器22は
受信信号S2を分岐して、一部をハイブリッド42に送出す
るので、ここで受信信号S1と合成して合成信号S3として
取り出す。また、残りの部分を位相差検出用自動利得制
御増幅器32で所定出力レベルまで増幅した後、90度移相
器( 図示せず) を介して位相比較器33に加える。
る)21 は、副アンテナからの受信信号S2の位相を移相(
詳細は後述する) して分波器22に送出する。分波器22は
受信信号S2を分岐して、一部をハイブリッド42に送出す
るので、ここで受信信号S1と合成して合成信号S3として
取り出す。また、残りの部分を位相差検出用自動利得制
御増幅器32で所定出力レベルまで増幅した後、90度移相
器( 図示せず) を介して位相比較器33に加える。
【０００７】位相比較器33は２つの受信信号を乗算して
位相差に対応した電圧、即ち、位相比較電圧を取り出し
て図６中の電圧比較器34に送出する。電圧比較器34は２
つの演算増幅器341, 342で構成されており、これらの増
幅器の１つの端子には予め設定されたしきい値V1, V2が
印加してあるので、このしきい値を用いて、入力した位
相比較電圧から受信信号S2が受信信号S1に対して位相が
進んでいるのか、遅れているのか等を示す状態信号を生
成してAND ゲート232, 236に送出する。
位相差に対応した電圧、即ち、位相比較電圧を取り出し
て図６中の電圧比較器34に送出する。電圧比較器34は２
つの演算増幅器341, 342で構成されており、これらの増
幅器の１つの端子には予め設定されたしきい値V1, V2が
印加してあるので、このしきい値を用いて、入力した位
相比較電圧から受信信号S2が受信信号S1に対して位相が
進んでいるのか、遅れているのか等を示す状態信号を生
成してAND ゲート232, 236に送出する。
【０００８】なお、位相比較電圧V が、例えば、V2＜V
＜V1の時は受信信号S2の位相と受信信号S1の位相は同相
状態にあるとして状態信号は００、V1＜ Vの時は受信信
号S2の位相が受信信号S1の位相よりも遅れているとして
１０、V2＞V の時は受信信号S2の位相が受信信号S1の位
相よりも進んでいるとして０１となる（図７参照）。
＜V1の時は受信信号S2の位相と受信信号S1の位相は同相
状態にあるとして状態信号は００、V1＜ Vの時は受信信
号S2の位相が受信信号S1の位相よりも遅れているとして
１０、V2＞V の時は受信信号S2の位相が受信信号S1の位
相よりも進んでいるとして０１となる（図７参照）。
【０００９】さて、AND ゲート232, 236は状態信号が０
０の時は共にオフ状態、１０の時はAND ゲート232 が、
０１の時はAND ゲート236 がそれぞれオン状態となるの
で、アップ/ ダウンカウンタ( 以下、U/D カウンタと省
略する)233, 237 は００の時は共にカウント動作せず、
１０の時はU/D カウンタ233, 237がダウン動作、０１の
時はU/D カウンタ233, 237がアップカウント動作をす
る。そして、カウント値をアドレスとして対応するROM
234 /238に送出する。なお、U/D カウンタには、例え
ば、約35KHz のクロックが印加されているとする。
０の時は共にオフ状態、１０の時はAND ゲート232 が、
０１の時はAND ゲート236 がそれぞれオン状態となるの
で、アップ/ ダウンカウンタ( 以下、U/D カウンタと省
略する)233, 237 は００の時は共にカウント動作せず、
１０の時はU/D カウンタ233, 237がダウン動作、０１の
時はU/D カウンタ233, 237がアップカウント動作をす
る。そして、カウント値をアドレスとして対応するROM
234 /238に送出する。なお、U/D カウンタには、例え
ば、約35KHz のクロックが印加されているとする。
【００１０】ROM 234, 238には、EPS の非線形成分を補
正する為のテーブル、つまりEPS の入力信号が一定なら
ば、位相が360 度回転しても、一定の振幅で出力される
様にカウンタ出力をアドレスとした位相制御情報を取り
出して対応するデイジタル／アナログ変換器( D/A 変換
器と省略する) 235, 239に送出する。
正する為のテーブル、つまりEPS の入力信号が一定なら
ば、位相が360 度回転しても、一定の振幅で出力される
様にカウンタ出力をアドレスとした位相制御情報を取り
出して対応するデイジタル／アナログ変換器( D/A 変換
器と省略する) 235, 239に送出する。
【００１１】D/A 変換器235, 239は印加されたデイジタ
ル信号をアナログ信号に変換して図５のEPS 21に送出す
るので、EPS 21は印加されたアナログ信号に対応した移
相量だけ、受信信号S2の位相を移相する。この時、EPS
による位相制御方向は、位相比較器の出力が０１の時は
点線矢印C の様に、１０の時は一点鎖線矢印B の様にな
る( 図７参照）。これにより、受信信号S1と受信信号S2
が同相状態になり、同相合成された合成信号S3がハイブ
リッド42から取り出される。
ル信号をアナログ信号に変換して図５のEPS 21に送出す
るので、EPS 21は印加されたアナログ信号に対応した移
相量だけ、受信信号S2の位相を移相する。この時、EPS
による位相制御方向は、位相比較器の出力が０１の時は
点線矢印C の様に、１０の時は一点鎖線矢印B の様にな
る( 図７参照）。これにより、受信信号S1と受信信号S2
が同相状態になり、同相合成された合成信号S3がハイブ
リッド42から取り出される。
【００１２】ここで、EPS 21は同相点を中心として移相
量が変化するが、この変化により雑音が発生したり、誤
り率が劣化する。そこで、これを防止する為に位相比較
器の出力電圧が０付近では電圧比較器が位相比較器の出
力電圧を検知しない様に不感帯を設けている。また、ク
ロック発生器231 が送出するクロックが約35KHz の為、
EPS 21の回転速度は約3000度/secである。
量が変化するが、この変化により雑音が発生したり、誤
り率が劣化する。そこで、これを防止する為に位相比較
器の出力電圧が０付近では電圧比較器が位相比較器の出
力電圧を検知しない様に不感帯を設けている。また、ク
ロック発生器231 が送出するクロックが約35KHz の為、
EPS 21の回転速度は約3000度/secである。
【００１３】更に、図７に示す様に、180 度の位相変化
に対して位相比較電圧が５V 変化するので、(2.7V 〜2.
3V) の不感帯における位相変化量は14.4度となる。今、
360度の位相をU/D カウンタの出力で 28 分割すれば、
１クロックにつき1.4 度ずつ変化するので、不感帯では
10クロック分だけ位相制御を行わない領域となる。
に対して位相比較電圧が５V 変化するので、(2.7V 〜2.
3V) の不感帯における位相変化量は14.4度となる。今、
360度の位相をU/D カウンタの出力で 28 分割すれば、
１クロックにつき1.4 度ずつ変化するので、不感帯では
10クロック分だけ位相制御を行わない領域となる。
【００１４】
【発明が解決しようとする課題】ここで、図５に示す様
に、受信信号S2の位相だけを制御する為、受信信号S1と
受信信号S2が180 度異なる逆位相の時( 図７の−180
度, ＋180 度の点) には位相比較器から出力される電圧
は０となる。一方、上記の様に電圧比較器は不感帯を設
けているので、受信信号S1と受信信号S2の位相が逆相の
時にはEPS による位相制御が行われないので、同相合成
されず、逆相で安定すると云う問題がある。
に、受信信号S2の位相だけを制御する為、受信信号S1と
受信信号S2が180 度異なる逆位相の時( 図７の−180
度, ＋180 度の点) には位相比較器から出力される電圧
は０となる。一方、上記の様に電圧比較器は不感帯を設
けているので、受信信号S1と受信信号S2の位相が逆相の
時にはEPS による位相制御が行われないので、同相合成
されず、逆相で安定すると云う問題がある。
【００１５】本発明は、逆位相引込み防止を図ることを
目的とする。
目的とする。
【００１６】
【課題を解決するための手段】図１は本発明の原理構成
図である。図中、３は第１の受信信号と第２の受信信号
の位相を比較する位相比較手段、２は位相比較手段から
の比較結果に対応して第２の受信信号の位相を移相する
第２の移相手段、１は第２の移相手段の移相速度に比較
して所定量だけ低く設定した低移相速度で、第１の受信
信号の位相を、常時、設定方向に移相する第１の移相手
段である。
図である。図中、３は第１の受信信号と第２の受信信号
の位相を比較する位相比較手段、２は位相比較手段から
の比較結果に対応して第２の受信信号の位相を移相する
第２の移相手段、１は第２の移相手段の移相速度に比較
して所定量だけ低く設定した低移相速度で、第１の受信
信号の位相を、常時、設定方向に移相する第１の移相手
段である。
【００１７】
【作用】図２は図１の動作説明図で、は、例えば、電
源投入時の位相状態図、はT0秒後の位相状態図、は
T0秒以降の位相状態図である。
源投入時の位相状態図、はT0秒後の位相状態図、は
T0秒以降の位相状態図である。
【００１８】以下、本発明の原理を図１，図２を参照し
て説明する。先ず、第１の受信信号M の位相と第２の受
信信号S の位相が図２- に示す様な状態にある時、第
１の受信信号M の位相は第１の移相手段により所定の移
相速度でゆっくりと、例えば、反時計方向に、常に移相
している。
て説明する。先ず、第１の受信信号M の位相と第２の受
信信号S の位相が図２- に示す様な状態にある時、第
１の受信信号M の位相は第１の移相手段により所定の移
相速度でゆっくりと、例えば、反時計方向に、常に移相
している。
【００１９】一方、第２の受信信号S の位相は、第２の
移相手段により、第１の受信信号よりも、例えば、30倍
の移相速度で反時計方向に移相するので、図２- に示
す様に同相状態となる。その後、第１の受信信号M の位
相変化に対して図３- に示す様に第２の受信信号S の
位相も追従する。
移相手段により、第１の受信信号よりも、例えば、30倍
の移相速度で反時計方向に移相するので、図２- に示
す様に同相状態となる。その後、第１の受信信号M の位
相変化に対して図３- に示す様に第２の受信信号S の
位相も追従する。
【００２０】そして、途中で急激なフェージングが発生
して、第１の受信信号M と第２の受信信号S が逆位相に
なっても、第１の受信信号M は常に、一定方向に移相し
ているので、やがて逆相位相の状態を脱出して同相合成
の状態になる。
して、第１の受信信号M と第２の受信信号S が逆位相に
なっても、第１の受信信号M は常に、一定方向に移相し
ているので、やがて逆相位相の状態を脱出して同相合成
の状態になる。
【００２１】これにより、逆位相引込み防止を図ること
ができる。
ができる。
【００２２】
【実施例】図３は本発明の実施例の構成図、図４は図３
中の第１の制御部分構成図である。 ここで、全図を通
じて同一符号は同一対象物を示す。なお、無限移相器1
1,分波器12, 合成器13, 第１の制御部分14は第１の移送
手段１の構成部分、無限移相器21, 分波器12, 第２の制
御部分23は第２の移相手段２の構成部分である。以下、
図４を参照して図３の動作を説明するが、上記で詳細説
明した部分に対しては概略説明し、本発明の部分に対し
て詳細説明する。
中の第１の制御部分構成図である。 ここで、全図を通
じて同一符号は同一対象物を示す。なお、無限移相器1
1,分波器12, 合成器13, 第１の制御部分14は第１の移送
手段１の構成部分、無限移相器21, 分波器12, 第２の制
御部分23は第２の移相手段２の構成部分である。以下、
図４を参照して図３の動作を説明するが、上記で詳細説
明した部分に対しては概略説明し、本発明の部分に対し
て詳細説明する。
【００２３】先ず、無限移相器( 以下、EPS と省略す
る)11 は、主アンテナ( 図示せず) を介して入力した受
信信号S1の位相を、第１の制御手段14からの制御信号に
対応する移相量だけ移相して分波器12に送出する。分波
器12はEPS 11の出力を分岐して、一部はハイブリット13
に、残りの部分は位相差検出用自動利得制御増幅器31を
介して位相比較器33に加える。
る)11 は、主アンテナ( 図示せず) を介して入力した受
信信号S1の位相を、第１の制御手段14からの制御信号に
対応する移相量だけ移相して分波器12に送出する。分波
器12はEPS 11の出力を分岐して、一部はハイブリット13
に、残りの部分は位相差検出用自動利得制御増幅器31を
介して位相比較器33に加える。
【００２４】ここで、第１の制御手段14は、図４に示す
様に、クロック発生器211,アップ/ダウンカウンタ( 以
下、U/D カウンタと省略する)212, 215, ROM 213, 216,
デイジタル/ アナログ変換器214, 217から構成されてい
る。
様に、クロック発生器211,アップ/ダウンカウンタ( 以
下、U/D カウンタと省略する)212, 215, ROM 213, 216,
デイジタル/ アナログ変換器214, 217から構成されてい
る。
【００２５】クロック発生器211 は、例えば、1.1 Kb/s
のクロックをU/D カウンタ212, 215に送出する。U/D カ
ウンタ212, 215は、入力するクロックで、例えば、共に
カウントアップ動作を行ってカウント値をアドレスとし
て対応するROM 213, 216 に送出するが、最大カウント
値になれば再び初期値に戻ってカウントアップ動作を繰
り返す。
のクロックをU/D カウンタ212, 215に送出する。U/D カ
ウンタ212, 215は、入力するクロックで、例えば、共に
カウントアップ動作を行ってカウント値をアドレスとし
て対応するROM 213, 216 に送出するが、最大カウント
値になれば再び初期値に戻ってカウントアップ動作を繰
り返す。
【００２６】ROM 213, 216には様々なアドレス値に対応
したデイジタルsin 値、デイジタルcos 値が格納されて
いるので、印加したアドレス値に対応するデイジタルsi
n 値、デイジタルcos 値が読み出され、D/A 変換器214,
217を介してアナログsin 値, アナログcos 値としてEP
S 11に送出する。そこで、EPS 11は約100 度/secで、常
時、一定方向に回転して、受信信号S1の位相を移相す
る。
したデイジタルsin 値、デイジタルcos 値が格納されて
いるので、印加したアドレス値に対応するデイジタルsi
n 値、デイジタルcos 値が読み出され、D/A 変換器214,
217を介してアナログsin 値, アナログcos 値としてEP
S 11に送出する。そこで、EPS 11は約100 度/secで、常
時、一定方向に回転して、受信信号S1の位相を移相す
る。
【００２７】一方、EPS 21は、副アンテナ( 図示せず)
を介して入力した受信信号S2の位相を第２の制御部分23
からの制御信号に対応する移相量だけ移相した後、分波
器22で分岐した後、一部は合成器13に、残りの部分は位
相差検出用自動利得制御増幅器32を介して位相比較器33
に加える。
を介して入力した受信信号S2の位相を第２の制御部分23
からの制御信号に対応する移相量だけ移相した後、分波
器22で分岐した後、一部は合成器13に、残りの部分は位
相差検出用自動利得制御増幅器32を介して位相比較器33
に加える。
【００２８】合成器13と位相比較器33には、上記の様
に、EPS 11の出力も加えられているので、前者は合成出
力S3を送出し、後者は位相比較電圧を取り出して電圧比
較器34に送出する。電圧比較器34は入力した位相比較電
圧から受信信号S2が受信信号S1に対して位相が進んでい
るのか、遅れているのか等を示す状態信号を第２の制御
部分23に送出する。
に、EPS 11の出力も加えられているので、前者は合成出
力S3を送出し、後者は位相比較電圧を取り出して電圧比
較器34に送出する。電圧比較器34は入力した位相比較電
圧から受信信号S2が受信信号S1に対して位相が進んでい
るのか、遅れているのか等を示す状態信号を第２の制御
部分23に送出する。
【００２９】そこで、第２の制御部分23は入力した状態
信号を利用して、ゆっくり移相している受信信号S1の位
相と受信信号S2の位相が同相になる様に、EPS 21の移相
量を制御する。なお、EPS 21の移相速度は上記の様に、
約 3000 度/secであるので、EPS 11の移相速度には充分
に追従できる。
信号を利用して、ゆっくり移相している受信信号S1の位
相と受信信号S2の位相が同相になる様に、EPS 21の移相
量を制御する。なお、EPS 21の移相速度は上記の様に、
約 3000 度/secであるので、EPS 11の移相速度には充分
に追従できる。
【００３０】つまり、EPS 11の移相速度を上記の様に10
0 度/sec程度の低速で、常に移相させておけば、受信信
号S1と受信信号S2の位相が逆相状態になっても、上記の
不感帯の幅14度を約0.14sec で脱出することができる。
0 度/sec程度の低速で、常に移相させておけば、受信信
号S1と受信信号S2の位相が逆相状態になっても、上記の
不感帯の幅14度を約0.14sec で脱出することができる。
【００３１】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、逆位相引込み防止が可能となると云う効果がある。
ば、逆位相引込み防止が可能となると云う効果がある。
【図１】本発明の原理構成図である。
【図２】図１の動作説明図で、は、例えば、電源投入
時の位相状態図、はT0秒後の位相状態図、はT0秒以
降の位相状態図である。
時の位相状態図、はT0秒後の位相状態図、はT0秒以
降の位相状態図である。
【図３】本発明の実施例の構成図である。
【図４】図３中の第１の制御部分構成図である。
【図５】従来例の構成図である。
【図６】図５中の電圧比較・制御部分の構成図例であ
る。
る。
【図７】図５の動作説明図である。
１ 第１の移相手段 ２ 第２の移相
手段 ３ 位相比較手段
手段 ３ 位相比較手段
Claims (1)
- 【請求項１】 第１の受信信号と第２の受信信号の位相
を比較する位相比較手段(3) と、該位相比較手段からの
比較結果に対応して該第２の受信信号の位相を移相する
第２の移相手段(2) とを有し、該第１の受信信号と第２
の受信信号とを同相合成するスペースダイバーシチ同相
合成回路において、 該第２の移相手段の移相速度に比較して所定量だけ低く
設定した低移相速度で、該第１の受信信号の位相を、常
時、設定方向に移相する第１の移相手段(1) を設けたこ
とを特徴とするスペースダイバーシチ同相合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262660A JPH07123038A (ja) | 1993-10-20 | 1993-10-20 | スペースダイバーシチ同相合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262660A JPH07123038A (ja) | 1993-10-20 | 1993-10-20 | スペースダイバーシチ同相合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07123038A true JPH07123038A (ja) | 1995-05-12 |
Family
ID=17378857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262660A Withdrawn JPH07123038A (ja) | 1993-10-20 | 1993-10-20 | スペースダイバーシチ同相合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014174748A1 (ja) * | 2013-04-25 | 2014-10-30 | パナソニックＩｐマネジメント株式会社 | 無線通信機および無線通信機の制御方法 |
-
1993
- 1993-10-20 JP JP5262660A patent/JPH07123038A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014174748A1 (ja) * | 2013-04-25 | 2014-10-30 | パナソニックＩｐマネジメント株式会社 | 無線通信機および無線通信機の制御方法 |
| CN104541457A (zh) * | 2013-04-25 | 2015-04-22 | 松下知识产权经营株式会社 | 无线通信机及无线通信机的控制方法 |
| US9538399B2 (en) | 2013-04-25 | 2017-01-03 | Panasonic Intellectual Property Management Co., Ltd. | Wireless communication apparatus and method for controlling wireless communication apparatus |
| JPWO2014174748A1 (ja) * | 2013-04-25 | 2017-02-23 | パナソニックＩｐマネジメント株式会社 | 無線通信機および無線通信機の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752941A (en) | Diversity receiving system of in-phase combination type | |
| JP4573062B2 (ja) | 位相雑音補正装置及びその方法 | |
| US5805643A (en) | Diversity receiver system used in digital communication | |
| GB1447535A (en) | Digital diversity combiner | |
| JP2993443B2 (ja) | 通信装置 | |
| EP1039649B1 (en) | Method and apparatus for multiband data communication and storage medium thereof | |
| RU2216113C2 (ru) | Приемник сигнала для цифрового звукового вещания | |
| US5539781A (en) | Combining diversity apparatus with squelch function | |
| JPS5845216B2 (ja) | マルチパス歪の除去回路 | |
| AU6660196A (en) | Automatic tuning of a radio transceiver | |
| JPH07123038A (ja) | スペースダイバーシチ同相合成回路 | |
| US4528697A (en) | Broadband quadrature phase modulator for control loop error generation in an IF combiner | |
| JP2967658B2 (ja) | 追尾受信装置 | |
| RU2189112C2 (ru) | Устройство для приема широкополосных сигналов на разнесенные антенны | |
| JPH07107024A (ja) | ダイバシチ回路 | |
| JP3043655B2 (ja) | ダイバーシチ方式 | |
| JP2540476B2 (ja) | 同相合成型ｓｄ受信装置 | |
| JPH0396886A (ja) | 干渉補償回路 | |
| KR100271427B1 (ko) | 리얼제로단측파대수신기에서자동이득조정장치및그방법 | |
| JP3082337B2 (ja) | スペースダイバーシティ同相合成回路 | |
| JP3620964B2 (ja) | 位相調整装置 | |
| JP2705578B2 (ja) | ダイバーシチ受信装置 | |
| JPH02174345A (ja) | 直交検波器 | |
| JPH06334576A (ja) | 衛星・移動体通信系受信装置 | |
| JPH07139963A (ja) | 地球センサ信号処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |