JPH07123155B2 - 半導体装置用容器及びその製造方法 - Google Patents
半導体装置用容器及びその製造方法Info
- Publication number
- JPH07123155B2 JPH07123155B2 JP60202528A JP20252885A JPH07123155B2 JP H07123155 B2 JPH07123155 B2 JP H07123155B2 JP 60202528 A JP60202528 A JP 60202528A JP 20252885 A JP20252885 A JP 20252885A JP H07123155 B2 JPH07123155 B2 JP H07123155B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pins
- container
- brazing
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は複数のピンを有する主としてPGA（ピングリッ
ドアレイ）等の半導体装置用容器及びその製造方法に関
する。
ドアレイ）等の半導体装置用容器及びその製造方法に関
する。
（従来技術） 従来，この種の半導体装置用容器はセラミック材料によ
って形成された基体に，「コバール」や「42合金」等に
よって形成されたピンを銀ロー等により取り付けた構造
を有している。このようにして製作された容器には，半
導体装置が取り付けられ，続いて，ワイヤボンディング
により配線が施される。以後，キャップがガラスフリッ
トを用いて基体上に封止され，次に，ピンが半田付けさ
れている。
って形成された基体に，「コバール」や「42合金」等に
よって形成されたピンを銀ロー等により取り付けた構造
を有している。このようにして製作された容器には，半
導体装置が取り付けられ，続いて，ワイヤボンディング
により配線が施される。以後，キャップがガラスフリッ
トを用いて基体上に封止され，次に，ピンが半田付けさ
れている。
上記した処理を受ける半導体装置用容器のピンは半田付
けの際，半田濡れ性の良い材料で形成されなければなら
ない。しかしながら，上記した「コバール」，「42合
金」製のピンはガラスフリットによる封止の際，酸化し
てしまい，半田濡れ性を大幅に失ってしまうという性質
を有している。これは，「コバール」，「42合金」がニ
ッケルを大量に含んでいるからである。
けの際，半田濡れ性の良い材料で形成されなければなら
ない。しかしながら，上記した「コバール」，「42合
金」製のピンはガラスフリットによる封止の際，酸化し
てしまい，半田濡れ性を大幅に失ってしまうという性質
を有している。これは，「コバール」，「42合金」がニ
ッケルを大量に含んでいるからである。
このため，上記したピンには，メッキ処理が施されるの
が普通である。
が普通である。
（発明の解決しようとする問題点） 前述したように，ピンにメッキ処理を施すことはPGAの
ようにピンの本数が多くなればなるほど，煩しさが募る
と共に，経済性の面でも非常に不利である。また，メッ
キ処理を要しない材料として，銅を使用することも考え
られているが，機械的強度及び硬度の点で不充分である
との見解が一般的である。
ようにピンの本数が多くなればなるほど，煩しさが募る
と共に，経済性の面でも非常に不利である。また，メッ
キ処理を要しない材料として，銅を使用することも考え
られているが，機械的強度及び硬度の点で不充分である
との見解が一般的である。
（発明の目的） 本発明の目的は半田濡れ性及び機械的強度の点で，充分
な特性を有するピンを備えた半導体装置用容器を提供す
ることである。
な特性を有するピンを備えた半導体装置用容器を提供す
ることである。
本発明の他の目的はメッキ処理を施す必要のないピンを
有する半導体装置用容器を提供することである。
有する半導体装置用容器を提供することである。
本発明の更に他の目的は工程の数を増加させることなく
半導体装置用容器を製作する方法を提供することであ
る。
半導体装置用容器を製作する方法を提供することであ
る。
（発明の構成） 本発明によれば，半導体装置を搭載するための基体と，
この基体に，ロー付けされた複数のピンとを有する半導
体装置用容器において，前記ピンは析出硬化処理によっ
てロー付けされる以前よりも高硬度を有することを特徴
とする半導体装置用容器が得られる。
この基体に，ロー付けされた複数のピンとを有する半導
体装置用容器において，前記ピンは析出硬化処理によっ
てロー付けされる以前よりも高硬度を有することを特徴
とする半導体装置用容器が得られる。
また，本発明によれば，析出硬化型合金からなる複数本
のピンと，半導体装置を搭載するための基体とを用意
し，前記ピンを前記基体にロー付け温度に加熱してロー
付けする際の降温時に一定温度に保持し，前記ピンを析
出硬化させ，ロー付け以前よりも高硬度を生じさせるこ
とを特徴とする半導体装置用容器の製造方法が得られ
る。
のピンと，半導体装置を搭載するための基体とを用意
し，前記ピンを前記基体にロー付け温度に加熱してロー
付けする際の降温時に一定温度に保持し，前記ピンを析
出硬化させ，ロー付け以前よりも高硬度を生じさせるこ
とを特徴とする半導体装置用容器の製造方法が得られ
る。
ここで，本発明において，ロー付け温度とは，ロー付け
の際にピン等が加熱される温度であって，ローの種類に
よって異なるが，銀ローの場合は,850℃程度であること
が好ましい。
の際にピン等が加熱される温度であって，ローの種類に
よって異なるが，銀ローの場合は,850℃程度であること
が好ましい。
（実施例） 第１図を参照すると，本発明の一実施例に係る半導体装
置用容器はセラミックによって形成された基体10と，こ
の基体10の下面に，銀ロー又は銀−パラジウムロー11等
によってロー付けされた多数のピン12とを有している。
基体10の上面中央部にはキャビティが設けられ，キャビ
ティ内には，半導体装置搭載用導電パターン（図示せ
ず）及び配線パターン（図示せず）が設けられている。
各導電パターン及び配線パターンは基体10の内部に形成
された内部導体を通して所定のピンに電気的に接続され
ている。
置用容器はセラミックによって形成された基体10と，こ
の基体10の下面に，銀ロー又は銀−パラジウムロー11等
によってロー付けされた多数のピン12とを有している。
基体10の上面中央部にはキャビティが設けられ，キャビ
ティ内には，半導体装置搭載用導電パターン（図示せ
ず）及び配線パターン（図示せず）が設けられている。
各導電パターン及び配線パターンは基体10の内部に形成
された内部導体を通して所定のピンに電気的に接続され
ている。
上記した構造の半導体装置用容器はピン12のロー付け
後，半導体装置（チップ）がキャビティ内に取り付けら
れ，続いて，金属細線がボンディングされ，必要な配線
が施される。以後，基体10上にはキャップ（図示せず）
がガラスフリットを用いて封止され，次に，ピン12の部
分に半田付けが行なわれる。
後，半導体装置（チップ）がキャビティ内に取り付けら
れ，続いて，金属細線がボンディングされ，必要な配線
が施される。以後，基体10上にはキャップ（図示せず）
がガラスフリットを用いて封止され，次に，ピン12の部
分に半田付けが行なわれる。
図示した容器では，上記したキャップのガラス封止およ
び半田付けを考慮して，ピン12を析出硬化効果を持つ銅
合金によって形成する。この場合，銅合金は低温短時間
析出型のものが望ましい。このような銅合金としては，
銅に，鉄，シリコン，ニッケル，クロム，及びコバルト
の群から選ばれた少なくとも一つの元素を添加したもの
が上げられる。いずれにしても，銅合金はガラス封止の
際に酸化されにくく，半田付けの際に半田濡れ性を損な
わないものを選択する。尚，銅合金は酸化されたとして
も簡単に取り除けるから，ピン12にメッキ処理を施す必
要はない。
び半田付けを考慮して，ピン12を析出硬化効果を持つ銅
合金によって形成する。この場合，銅合金は低温短時間
析出型のものが望ましい。このような銅合金としては，
銅に，鉄，シリコン，ニッケル，クロム，及びコバルト
の群から選ばれた少なくとも一つの元素を添加したもの
が上げられる。いずれにしても，銅合金はガラス封止の
際に酸化されにくく，半田付けの際に半田濡れ性を損な
わないものを選択する。尚，銅合金は酸化されたとして
も簡単に取り除けるから，ピン12にメッキ処理を施す必
要はない。
具体的に述べると，ピン12を例えば，重量で,Co 0.40
％,Ni 1.6％,Si 0.36％，及びZn 0.30％を含み，残部が
Cuの組成の銅合金によって形成しておく。
％,Ni 1.6％,Si 0.36％，及びZn 0.30％を含み，残部が
Cuの組成の銅合金によって形成しておく。
第２図を参照すると，上記した銅合金のピン12のロー付
のプロファイルが示されており，ピン12は図示されたプ
ロファイルにしたがって基部10の下面に銀ロー等よりロ
ー付される。第２図に示すように，ロー付けの際，ピン
12は850℃の温度まで加熱され，この温度で一定時間，
例えば,10分間保持される。続いて，一旦,500℃〜600℃
（図では600℃）の析出温度まで冷却され，この析出温
度に例えば,15分間保持される。この析出温度期間中
に，ピン12を形成する銅合金は析出硬化を起こす。以
後，室温まで冷却してロー付けを完了する。
のプロファイルが示されており，ピン12は図示されたプ
ロファイルにしたがって基部10の下面に銀ロー等よりロ
ー付される。第２図に示すように，ロー付けの際，ピン
12は850℃の温度まで加熱され，この温度で一定時間，
例えば,10分間保持される。続いて，一旦,500℃〜600℃
（図では600℃）の析出温度まで冷却され，この析出温
度に例えば,15分間保持される。この析出温度期間中
に，ピン12を形成する銅合金は析出硬化を起こす。以
後，室温まで冷却してロー付けを完了する。
上記したロー付け工程によりロー付けされたピン12はビ
ッカース硬度Hvで160を示し，上記工程を経ないピンの
ビッカース硬度Hvが100程度であることからも明らかな
通り，機械的強度が著しく改善されていることがわか
る。
ッカース硬度Hvで160を示し，上記工程を経ないピンの
ビッカース硬度Hvが100程度であることからも明らかな
通り，機械的強度が著しく改善されていることがわか
る。
また，このように，析出硬化処理を受けたピン12は後で
行なわれるガラス封止の際に酸化されても，その酸化物
を除去するのは容易である。例えば，リン酸のような無
機酸により約10秒間洗滌すれば，完全に除去でき，半田
濡れ性は何等損なわれない。
行なわれるガラス封止の際に酸化されても，その酸化物
を除去するのは容易である。例えば，リン酸のような無
機酸により約10秒間洗滌すれば，完全に除去でき，半田
濡れ性は何等損なわれない。
（実施例の変形例） 析出硬化を起こす他の銅合金として，重量で,Ni 2.0％,
Si 0.5％を含み，残部がCuである組成のものも使用でき
る。この銅合金では，ロー付けを従来と同様なロー付け
プロファイルにしたがって実施しても，常温で300時間
放置すれば，ビッカース硬度Hvが120まで上昇すること
が判明した。更に，この銅合金は従来のロー付けプロフ
ァイルにしたがってロー付け後,500〜600℃の温度に10
〜15分間保持すれば，ビッカース硬度Hvが160まで上昇
する。
Si 0.5％を含み，残部がCuである組成のものも使用でき
る。この銅合金では，ロー付けを従来と同様なロー付け
プロファイルにしたがって実施しても，常温で300時間
放置すれば，ビッカース硬度Hvが120まで上昇すること
が判明した。更に，この銅合金は従来のロー付けプロフ
ァイルにしたがってロー付け後,500〜600℃の温度に10
〜15分間保持すれば，ビッカース硬度Hvが160まで上昇
する。
上記した銅合金のほかに,CuにFe,Si,Ni,Cr,Co等を添加
したものも使用できるが，その組成，硬化レベル，硬化
までに必要な時間及び温度には相違があり，適宜選択す
ればよい。尚，本発明は銅合金に限らず，析出硬化を起
す材料，例えば，オーステナイト系ステンレスでもよ
い。また,PGAに限定されることなく，他のパッケージに
も本発明は適用できる。
したものも使用できるが，その組成，硬化レベル，硬化
までに必要な時間及び温度には相違があり，適宜選択す
ればよい。尚，本発明は銅合金に限らず，析出硬化を起
す材料，例えば，オーステナイト系ステンレスでもよ
い。また,PGAに限定されることなく，他のパッケージに
も本発明は適用できる。
（発明の効果） 以上，説明したように，本発明では，半導体装置用容器
に半導体チップを取り付け，キャップをガラス封止した
とき封止の際にピンが酸化されても，その酸化物除去は
容易で，ボード等とピンとの半田付け時の半田濡れ性は
良好であり，また，ピンの機械的強度も取扱い時や実装
時等において，十分な特性を有しており，複雑な製造工
程を持たず，安価な半導体容器及びその製造方法を提供
することができる。
に半導体チップを取り付け，キャップをガラス封止した
とき封止の際にピンが酸化されても，その酸化物除去は
容易で，ボード等とピンとの半田付け時の半田濡れ性は
良好であり，また，ピンの機械的強度も取扱い時や実装
時等において，十分な特性を有しており，複雑な製造工
程を持たず，安価な半導体容器及びその製造方法を提供
することができる。
第１図は本発明の一実施例に係る半導体装置用容器を説
明するための正面図及び第２図は本発明に係るロー付け
工程のプロファイルを説明するためのグラフである。 記号の説明 10:基体、11:ロー、12:ピン
明するための正面図及び第２図は本発明に係るロー付け
工程のプロファイルを説明するためのグラフである。 記号の説明 10:基体、11:ロー、12:ピン
Claims (4)
- 【請求項１】半導体装置を搭載するための基体と，該基
体に，ロー付けされた複数のピンとを有する半導体装置
用容器において，前記ピンは析出硬化処理によってロー
付けされる以前よりも高硬度を有することを特徴とする
半導体装置用容器。 - 【請求項２】特許請求の範囲第１項記載の半導体装置用
容器において，前記ピンは析出硬化処理型銅合金からな
ることを特徴とする半導体装置用容器。 - 【請求項３】特許請求の範囲第２項記載の半導体装置用
容器において，前記ピンはメッキ処理を施されていない
ことを特徴とする半導体装置用容器。 - 【請求項４】析出硬化型合金からなる複数本のピンと，
半導体装置を搭載するための基体とを用意し，前記ピン
を前記基体にロー付け温度に加熱してロー付けする際の
降温時に一定温度に保持し，前記ピンを析出硬化させ，
ロー付け以前よりも高硬度を生じさせることを特徴とす
る半導体装置用容器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202528A JPH07123155B2 (ja) | 1985-09-14 | 1985-09-14 | 半導体装置用容器及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202528A JPH07123155B2 (ja) | 1985-09-14 | 1985-09-14 | 半導体装置用容器及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6263454A JPS6263454A (ja) | 1987-03-20 |
| JPH07123155B2 true JPH07123155B2 (ja) | 1995-12-25 |
Family
ID=16458985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60202528A Expired - Lifetime JPH07123155B2 (ja) | 1985-09-14 | 1985-09-14 | 半導体装置用容器及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123155B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892242A (ja) * | 1981-11-27 | 1983-06-01 | Mitsubishi Electric Corp | セラミツク多層基板 |
| KR840001426B1 (ko) * | 1982-10-20 | 1984-09-26 | 이영세 | 전기전자 부품용 동합금 및 동합금판의 제조방법 |
-
1985
- 1985-09-14 JP JP60202528A patent/JPH07123155B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6263454A (ja) | 1987-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| USRE45987E1 (en) | Electronic component and method of manufacturing the same | |
| RU2159482C2 (ru) | Соединительные выводы электронного компонента (варианты), электронный компонент (варианты) и способ его изготовления (варианты) | |
| GB2137809A (en) | A ceramic package for semiconductor devices | |
| JPH04224645A (ja) | 電子部品用銅合金 | |
| US4871583A (en) | Housing for an electronic device | |
| US4668471A (en) | Copper alloy lead material for leads of a semiconductor device | |
| US4604642A (en) | Fe-Ni-Cu leadframe | |
| KR101038491B1 (ko) | 리드프레임 및 그 제조 방법 | |
| JPH07123155B2 (ja) | 半導体装置用容器及びその製造方法 | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| US4765528A (en) | Plating process for an electronic part | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JPH0616523B2 (ja) | フィルムキャリヤ及びその製造方法 | |
| KR100231832B1 (ko) | 다중 도금층을 가진 반도체 리드프레임 | |
| JPS61174345A (ja) | リ−ドフレ−ム用銅合金 | |
| JPS60206053A (ja) | リ−ドフレ−ム | |
| JPH0815170B2 (ja) | フィルムキャリヤの製造方法 | |
| JP3763161B2 (ja) | 抵抗器とその製造方法 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS60147146A (ja) | 半導体用リ−ドフレ−ム | |
| JPS62263942A (ja) | リ−ドフレ−ム用銅合金 | |
| JPS6383291A (ja) | 金の導電層を有する電子部品 |