JPS60147146A - 半導体用リ−ドフレ−ム - Google Patents

半導体用リ−ドフレ−ム

Info

Publication number
JPS60147146A
JPS60147146A JP59003136A JP313684A JPS60147146A JP S60147146 A JPS60147146 A JP S60147146A JP 59003136 A JP59003136 A JP 59003136A JP 313684 A JP313684 A JP 313684A JP S60147146 A JPS60147146 A JP S60147146A
Authority
JP
Japan
Prior art keywords
copper
layer
lead frame
alloy
silver plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59003136A
Other languages
English (en)
Inventor
Osamu Yoshioka
修 吉岡
Ryozo Yamagishi
山岸　良三
Norio Okabe
則夫 岡部
Yoshiaki Wakashima
若島　喜昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP59003136A priority Critical patent/JPS60147146A/ja
Publication of JPS60147146A publication Critical patent/JPS60147146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景と目的〕 本発明は半導体装置のリードフレーム部材に関する。
樹脂モールドしてなるＩＣパッケージを製造する場合、
Ｓｉ　よシなる半導体素子をリードフレームに接合する
ペレットダンデイング及びＳｉ素子とリードとを金また
はＡ４の細線で配線するワイヤデンディングが行われる
。このリードフレームに用いられる素材はコパール、４
２合金などのＦｅ−Ｎｉ合金系の材料が使用されていた
が、これらのリードフレームは高価になる欠点があるた
め、近年、よシ安価な銅または銅合金からなるリードフ
レーム材が使用されることが多くなってきた。
銅または銅合金のリードフレーム材を使用した部分銀め
っき品を製造する場合、従来は銅素材と銀めっき層との
密着性を向上させるために゛薄い銅めっき（銅ストライ
ク）を中間に設けるのが一般であった。
しかしながら、Ｓｉ　ペレットダンデイングまたはワイ
ヤダンディングなどの半導体装置組立工程中に熱処理を
受けた場合、銀で覆われた部分以外の銅面では酸化が進
行する。
銅の酸化膜は銅素地と酸化膜との密着性が弱いため、樹
脂でモールドした場合、湿気（水分）が酸化膜の素地の
すき間を通って侵入して腐蝕を兄生し易い走いう問題が
生じる。また、組立てられた半導体装置はプリント基板
に組込む際の接合性を確保するため、外部リードに溶融
半田あるいは錫めっきが行なわれるが、酸化した銅面で
はその半田付性が低下する問題があった。
この外部リード部の半田付性を改善する目的で銅表面に
半田ぬれ性の良好なＮ　ｉ　−Ｓ　ｎ合金層で覆った後
、部分的に銀めっきをする方法が提案されている（特開
昭５４−１２９９７６号公報）。しかしながら、この方
法を採用した場合、銀とＮｉ　−８ｎ合金の密着性が悪
く、銀めっき層が剥離し易い欠点があった。
〔発明の概要〕
本発明の目的は、前記した従来技術の欠点を解消し、半
導体の信頼性と接合性が改良することができる新規な半
導体用リードフレームを提供することにある。
すなわち、本発明は銅または銅合金からなる基板上にニ
ッケルと錫を主体とする合金からなる下地層を設け、該
下地層の少くともペレット付けするタブ部とワイヤゼン
デイングするボスト部を含む部分に銅または銅合金から
なる中間層を設け、さらにその部分に銀めっき層を設け
てなることを特徴とする半導体用リードフレームである
。
以下、本発明の半導体用リードフレームの構成を従来の
リードフレームの構成との対比において説明する。
第１図は、従来のＩＣ用リードフレームの一例を示す平
面図、第２図は、その要部拡大断面図である。この例に
おいては、銅の基板１上に薄い銅めっき−（銅ストライ
ク）層２を設け、その上に部分的に銀めっき層３が設け
られている。このようなリードフレームを用いてＩＣノ
ξツヶージを作るには、そのベレット付タブ部７に、例
えｌｆ：Ａｎ　−８ｉ　共晶ろう材６を介してｓｉＯレ
ット４を配設し、ＳｉＲレット４と基板１のボスｌ一部
ｇｏ銀めっき層３とをＡ、ｎ線５で配線し、これをモー
ルド樹脂で樹脂封止２１する。
第３図は従来のリードフレームの他の例を示す要部断面
図であって、銅の基板１上にＮ　ｉ　−８ｎ合金　２層
１０を設け、その上に部分的に銀めっき層３が設けられ
ている。この場合も前記と同様にＩＣノξッケージを構
成する。
このような従来技術においては、前記した如き欠点があ
った。すなわち、第１図の例では、樹脂モールド２１か
らはみ出た外部リード９の部分では銅層２が露出し、組
立て工程内での熱処理で酸化膜が形成しているので半田
付性が低下する。この対策として第３図に示すように半
田付性の良いＮｉ−８ｎ合金、下地層１０を設けること
も提案されたが、この場合、銀めっき層３とＮ　ｉ　−
Ｓ　ｎ合金下地層１０との密着性が弱く、銀めっき層３
が剥離し易いという欠点があった。
本発明は、これらの欠点を伴なわない新規な構成の半導
体用リードフレームに関するものであって、第４図にそ
の一実施例を示すように、Ｎｉ−８ｎ合金下地層１０と
銀めっき層３との間に銅または銅合金から々る中間層１
１を設けることにより、半田付性の良いＮ　ｉ　−８ｎ
合金下地層を用い、銀めっき層との密着性を改良するこ
とができた。このような中間層はめつきによって設ける
ことができる。
〔実施例〕
以下、本発明を第４図に示す態様について次の実施例に
よって具体的に説明する。
０．２５４　ｍｍ厚の銅基体からなるリードフレーム材
１上にＮ　ｉ　−８ｎ合金めっき浴（ピロリン酸含有）
から電気めっき法により０．５μのＮｉ−８ｎ合金層１
０を設け、さらに８１被レツドを被しット付するゼンデ
イングタブ部７とインナーリードのワイヤゼンデイング
するポスト物８を含む部分にシアン化鋼めっき浴から電
気めっき法により０１μの銅層１１を設けた後に、この
部分に銀めっき層３を設けた。最後にシアン浴中で陽極
的に余分に銅層を溶解除去してリードフレームを作成し
た。
なお、このようなリードフレームを用いてＩＣ・ξツケ
ージを作る場合には、従来例で説明した場合と同様に、
タブ部７の鋏めっき層３上にＡｕ−８ｉ共晶ろう材６を
介してＳｉペレット４を配置し、これとリードフレーム
のボスト部８とを金線によって配線し、全体を樹脂で封
止してＩＣパンケージを構成する。
前記のようにして作成した本発明の部分銀めっきリード
フレームと従来例によるリードフレームを用いて、大気
中で４００℃×２分の加熱劣化を行い、外部リード部に
形成する酸化膜の密着性を粘着テープピーリング法で調
べた。判定：○：剥離せず。Ｘ：剥離した。
また、大気中４００℃×２分の加熱劣化後のリードフレ
ームを用いてモールド樹脂により樹脂封止２１した後、
樹脂とリードフレームの密着性を引張強度により調べた
。判定二〇：密着性良好、酸化膜とリードフレーム剥離
なし。×：密着性悪し、酸化膜かりニドフレームから剥
離した。
さらに、２００℃で２００時間長期劣化後、銀めっき層
の密着性をテープピーリング法により調べた。判定二〇
：剥離せず。×：剥離した。
以上の試験結果を次表に示した。
以下余白 上記結果から明かなように、本発明による鎖部分めっき
品はいずれの評価法においても優れた特性を示すことが
認められる。
上記の実施例においては、中間層に銅めっき層を用いだ
が、銅合金めっき層を用いることができる。下地層は表
面がＮｉとＳｎを主体とした合金であればよく、Ｎｉま
たはＮｉ合金層（Ｎｉ−Ｓｎ合金以外の合金）を設けて
からＮｉ、ｌ！：Ｓｎを主体とする合金を２層めっき法
によシ設けてもよく、上記と同様な効果が得られる。
〔発明の効果〕
本発明によるときは、従来の部分めっきリードフレーム
材が高温短時間または低温長時間加熱後に特性が低下す
る欠点を解消することができ、電子部品としての半導体
装置の信頼性を著しく向上させることができた。すなわ
ち、本発明においては、半導体装置を組立てる場合、ペ
レット付、ワイヤ゛ゼンデイング、モールド等で受ける
熱処理後も半導体装置の信頼性を高くすることができる
。
【図面の簡単な説明】
第１図は従来の半導体用リードフレームの一例を示す平
面図、第２図はその要部拡大断面図、第３図は従来のリ
ードフレームの他の例を示す要部拡大断面図、第４図は
本発明の半導体用リードフレームの一実施例を示す要部
拡大断面図である。 １・・・・・・銅基板、２・・・・・・銅めっき層、３
・・・・・銀めっき層、４・・・・・・３ｉ６レツト１
．５・・・・・金線、６・・・・・・Ａｕ−８ｉ共晶ろ
う材、７・・・・・・ペレット付のタフ部、８・・・・
・・インナーリードポスト部、９・・・・・・外部リー
ド、１０・・・・・・Ｎ　ｉ−８ｎ合金めっき層、１１
・・・・・・銅めっき中間層、２１・・・・・・樹脂モ
ールド範囲。

Claims (1)

    【特許請求の範囲】
  1. （１）銅または銅合金からなる基体上にニッケルと錫を
    主体とする合金からなる下地層を設け、該下地層の少く
    ともペレット付けするタブ部とワイヤダンディングする
    ボスト部を含む部分に銅または銅合金からなる中間層を
    設け、さらにその部分に銀めっき層を設けてなることを
    特徴とする半導体用リードフレーム。
JP59003136A 1984-01-10 1984-01-10 半導体用リ−ドフレ−ム Pending JPS60147146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59003136A JPS60147146A (ja) 1984-01-10 1984-01-10 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59003136A JPS60147146A (ja) 1984-01-10 1984-01-10 半導体用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS60147146A true JPS60147146A (ja) 1985-08-03

Family

ID=11548935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59003136A Pending JPS60147146A (ja) 1984-01-10 1984-01-10 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60147146A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814880A (en) * 1989-12-22 1998-09-29 Northrop Grumman Corporation Thick film copper metallization for microwave power transistor packages
US6972496B2 (en) 2001-06-12 2005-12-06 Hynix Semiconductor Inc. Chip-scaled package having a sealed connection wire

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814880A (en) * 1989-12-22 1998-09-29 Northrop Grumman Corporation Thick film copper metallization for microwave power transistor packages
US6972496B2 (en) 2001-06-12 2005-12-06 Hynix Semiconductor Inc. Chip-scaled package having a sealed connection wire

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
JP3537417B2 (ja) 半導体装置およびその製造方法
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
JPS60257160A (ja) 半導体装置
CN101410964A (zh) 用于半导体qfn/son器件的铝引线框架
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JPH0445985B2 (ja)
JPS6149450A (ja) 半導体用リ−ドフレ−ム
JPH0590465A (ja) 半導体装置
US4765528A (en) Plating process for an electronic part
JPS61140160A (ja) 半導体用リ−ドフレ−ム
KR20060112119A (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPS6142941A (ja) 半導体用リ−ドフレ−ム
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
JPS639957A (ja) 半導体リ−ドフレ−ム
JPS59149042A (ja) 半導体用リ−ドフレ−ム
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPS63187655A (ja) 電子部品用リ−ドフレ−ム
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPS61152053A (ja) リ−ドフレ−ム、それを用いた半導体装置およびその製造方法