JPH07128689A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH07128689A JPH07128689A JP27104293A JP27104293A JPH07128689A JP H07128689 A JPH07128689 A JP H07128689A JP 27104293 A JP27104293 A JP 27104293A JP 27104293 A JP27104293 A JP 27104293A JP H07128689 A JPH07128689 A JP H07128689A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- display device
- film
- active layer
- zns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 ２端子非線形素子を用いたアクティブマトリ
ックス型の表示装置において、大容量で高品質の表示を
可能にする。 【構成】 走査線から分岐した第１電極２と、絵素電極
から分岐した第２電極５との間にアクティブ層９を挟ん
で、非線形素子を構成する。アクティブ層９を、ＺｎＳ
膜３と、ＺｎＳ以外の半導体からなる半導体膜４との積
層構造とする。
ックス型の表示装置において、大容量で高品質の表示を
可能にする。 【構成】 走査線から分岐した第１電極２と、絵素電極
から分岐した第２電極５との間にアクティブ層９を挟ん
で、非線形素子を構成する。アクティブ層９を、ＺｎＳ
膜３と、ＺｎＳ以外の半導体からなる半導体膜４との積
層構造とする。
Description
【０００１】
【産業上の利用分野】本発明は、２端子非線形素子を用
いたアクティブマトリックス型の表示装置に関する。
いたアクティブマトリックス型の表示装置に関する。
【０００２】
【従来の技術】ＯＡ機器やパーソナルコンピュータの小
型化に伴って、これらの表示装置にはＣＲＴに代わって
フラットディスプレイが多用されるようになった。フラ
ットディスプレイは、電気光学特性を有する表示媒体を
挟む一対の電極間に電圧を印加することによって表示を
行う構成であり、表示媒体としては液晶、エレクトロル
ミネッセンス、プラズマ、エレクトロクロミック等が使
用される。特に、表示媒体に液晶を用いた液晶表示装置
は、低消費電力で表示が可能であるために、最も実用化
が進んでいる。
型化に伴って、これらの表示装置にはＣＲＴに代わって
フラットディスプレイが多用されるようになった。フラ
ットディスプレイは、電気光学特性を有する表示媒体を
挟む一対の電極間に電圧を印加することによって表示を
行う構成であり、表示媒体としては液晶、エレクトロル
ミネッセンス、プラズマ、エレクトロクロミック等が使
用される。特に、表示媒体に液晶を用いた液晶表示装置
は、低消費電力で表示が可能であるために、最も実用化
が進んでいる。
【０００３】この液晶表示装置で大容量の文字表示や画
像表示を行う方式として、各絵素にスイッチング素子を
設けたアクティブマトリックス方式がある。アクティブ
マトリックス方式の液晶表示装置では、マトリクス状に
設けられた絵素電極と、該絵素電極の近傍を通る走査線
とが、スイッチング素子を介して電気的に接続された構
成になっている。そのスイッチング素子としては、２端
子の非線形素子、あるいは３端子の能動素子がある。２
端子非線形素子は３端子素子に比べて構造が簡単なた
め、製造工程が簡略になるという特徴を持っている。そ
して、２端子非線形素子として、五酸化タンタルを使用
するＭＩＭ（Metal Insulater Metal;金属−絶縁膜−金
属）を用いた液晶表示装置は、特公昭６１−３２６７３
号公報に記載されている。また、アモルファスシリコン
（ａ−Ｓｉ）・ＰＩＮダイオードを用いた液晶表示装置
は、ＳＩＤ８４ ＤＩＧＥＳＴ（１９８４）３２４に記
載されている。
像表示を行う方式として、各絵素にスイッチング素子を
設けたアクティブマトリックス方式がある。アクティブ
マトリックス方式の液晶表示装置では、マトリクス状に
設けられた絵素電極と、該絵素電極の近傍を通る走査線
とが、スイッチング素子を介して電気的に接続された構
成になっている。そのスイッチング素子としては、２端
子の非線形素子、あるいは３端子の能動素子がある。２
端子非線形素子は３端子素子に比べて構造が簡単なた
め、製造工程が簡略になるという特徴を持っている。そ
して、２端子非線形素子として、五酸化タンタルを使用
するＭＩＭ（Metal Insulater Metal;金属−絶縁膜−金
属）を用いた液晶表示装置は、特公昭６１−３２６７３
号公報に記載されている。また、アモルファスシリコン
（ａ−Ｓｉ）・ＰＩＮダイオードを用いた液晶表示装置
は、ＳＩＤ８４ ＤＩＧＥＳＴ（１９８４）３２４に記
載されている。
【０００４】
【発明が解決しようとする課題】２端子非線形素子とし
てＭＩＭを用いた液晶表示装置においては、そのＭＩＭ
の容量が液晶の容量に対して充分に小さいこと、ＭＩＭ
の電流−電圧特性が急峻で、オン電流とオフ電流の比が
大きいことが、高画質を実現するために必要である。し
かし、これらの要求を満たすＭＩＭ素子は開発されてい
ない。従って、液晶表示装置としてフリッカーやクロス
トークの問題は解決されていない。
てＭＩＭを用いた液晶表示装置においては、そのＭＩＭ
の容量が液晶の容量に対して充分に小さいこと、ＭＩＭ
の電流−電圧特性が急峻で、オン電流とオフ電流の比が
大きいことが、高画質を実現するために必要である。し
かし、これらの要求を満たすＭＩＭ素子は開発されてい
ない。従って、液晶表示装置としてフリッカーやクロス
トークの問題は解決されていない。
【０００５】また、２端子非線形素子のアクティブ層に
硫化亜鉛（ＺｎＳ）を用いた場合、その２端子非線形素
子は急峻な電流−電圧特性を示すが、ＺｎＳの絶縁耐圧
が低く、信頼性が問題になる。
硫化亜鉛（ＺｎＳ）を用いた場合、その２端子非線形素
子は急峻な電流−電圧特性を示すが、ＺｎＳの絶縁耐圧
が低く、信頼性が問題になる。
【０００６】一方、２端子非線形素子としてａ−Ｓｉ・
ＰＩＮダイオードを用いた液晶表示装置においては、そ
の素子駆動方式としてバックトウバックダイオード方式
とダイオードリング方式の２種類が提案されている。し
かし、液晶を駆動することを考えた場合、前者のバック
トウバックダイオード方式は、しきい値電圧が高く不安
定であり、後者のダイオードリング方式は、しきい値電
圧が低いという問題がある。したがって、上記２種類の
方式による液晶表示装置もまた、大容量で高画質の表示
が困難である。
ＰＩＮダイオードを用いた液晶表示装置においては、そ
の素子駆動方式としてバックトウバックダイオード方式
とダイオードリング方式の２種類が提案されている。し
かし、液晶を駆動することを考えた場合、前者のバック
トウバックダイオード方式は、しきい値電圧が高く不安
定であり、後者のダイオードリング方式は、しきい値電
圧が低いという問題がある。したがって、上記２種類の
方式による液晶表示装置もまた、大容量で高画質の表示
が困難である。
【０００７】本発明は、このような従来技術の課題を解
決すべくなされたものであり、２端子非線形素子が表示
に好適な電流−電圧特性を有し、大容量で高画質の表示
が可能な２端子非線形素子を用いた表示装置を提供する
ことにある。
決すべくなされたものであり、２端子非線形素子が表示
に好適な電流−電圧特性を有し、大容量で高画質の表示
が可能な２端子非線形素子を用いた表示装置を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明の表示装置は、マ
トリクス状に設けられた絵素電極と、該絵素電極の近傍
を通る走査線とが非線形素子を介して接続され、該絵素
電極と対向配置された電極との間に電気光学的特性を有
する表示媒体が挟持されたアクティブマトリックス型の
表示装置において、該非線形素子が、該走査線と電気的
に接続された第１電極と、該絵素電極と電気的に接続さ
れた第２電極と、該第１電極及び該第２電極の間に配さ
れたアクティブ層とを有し、該アクティブ層が、ＺｎＳ
膜と、該ＺｎＳ膜に少なくとも一部を接して設けられた
ＺｎＳ以外の材料からなる半導体膜とからなるので、そ
のことにより上記目的が達成される。
トリクス状に設けられた絵素電極と、該絵素電極の近傍
を通る走査線とが非線形素子を介して接続され、該絵素
電極と対向配置された電極との間に電気光学的特性を有
する表示媒体が挟持されたアクティブマトリックス型の
表示装置において、該非線形素子が、該走査線と電気的
に接続された第１電極と、該絵素電極と電気的に接続さ
れた第２電極と、該第１電極及び該第２電極の間に配さ
れたアクティブ層とを有し、該アクティブ層が、ＺｎＳ
膜と、該ＺｎＳ膜に少なくとも一部を接して設けられた
ＺｎＳ以外の材料からなる半導体膜とからなるので、そ
のことにより上記目的が達成される。
【０００９】この表示装置において、前記半導体膜は、
ＣｄＳ，ＺｎＳｅ，ＧａＳｅ，ＺｎＯ，ＴａＯＮ，Ｃｄ
Ｏのうちの１または２種類以上を用いて形成することが
できる。
ＣｄＳ，ＺｎＳｅ，ＧａＳｅ，ＺｎＯ，ＴａＯＮ，Ｃｄ
Ｏのうちの１または２種類以上を用いて形成することが
できる。
【００１０】また、上記表示装置において、前記アクテ
ィブ層は、ｐ形の電気伝導性を示す半導体材料からなる
半導体膜を有することができる。その半導体膜は、Ｃｕ
Ｓ，ＣｄＴｅ，ＺｎＴｅのうちの１または２種類以上を
用いて形成することができる。
ィブ層は、ｐ形の電気伝導性を示す半導体材料からなる
半導体膜を有することができる。その半導体膜は、Ｃｕ
Ｓ，ＣｄＴｅ，ＺｎＴｅのうちの１または２種類以上を
用いて形成することができる。
【００１１】また、上記表示装置において、前記アクテ
ィブ層が、ＺｎＳ膜を挟んで両側に半導体膜を有する構
造、または半導体膜を挟んで両側にＺｎＳ膜を有する構
造であるようにしてもよい。
ィブ層が、ＺｎＳ膜を挟んで両側に半導体膜を有する構
造、または半導体膜を挟んで両側にＺｎＳ膜を有する構
造であるようにしてもよい。
【００１２】また、上記表示装置において、前記第１電
極上に形成されたアクティブ層と前記第２電極との間に
絶縁膜が形成され、該絶縁膜がスルーホールを有し、該
スルーホールを通して該第２電極と該アクティブ層とが
接続された構造であるようにしてもよい。
極上に形成されたアクティブ層と前記第２電極との間に
絶縁膜が形成され、該絶縁膜がスルーホールを有し、該
スルーホールを通して該第２電極と該アクティブ層とが
接続された構造であるようにしてもよい。
【００１３】
【作用】アクティブ層のＺｎＳ膜と接する半導体膜が、
ｐ形電気伝導性を示す半導体材料からなる場合には、そ
のアクティブ層を有する非線形素子の電流−電圧特性は
整流特性を示し、ａ−Ｓｉ・ＰＩＮダイオードに比べて
順方向のしきい値電圧が高くなり、オフ領域を広くとる
ことができる。
ｐ形電気伝導性を示す半導体材料からなる場合には、そ
のアクティブ層を有する非線形素子の電流−電圧特性は
整流特性を示し、ａ−Ｓｉ・ＰＩＮダイオードに比べて
順方向のしきい値電圧が高くなり、オフ領域を広くとる
ことができる。
【００１４】また、半導体膜がｐ形電気伝導性を示す半
導体以外の半導体からなる場合には、ＺｎＳ膜単独のア
クティブ層を有する非線形素子で得られる急峻な電流−
電圧特性に加え、ＺｎＳ膜単独のアクティブ層を有する
非線形素子よりも絶縁耐圧が上がり、優れた信頼性がそ
の非線形素子に付与される。
導体以外の半導体からなる場合には、ＺｎＳ膜単独のア
クティブ層を有する非線形素子で得られる急峻な電流−
電圧特性に加え、ＺｎＳ膜単独のアクティブ層を有する
非線形素子よりも絶縁耐圧が上がり、優れた信頼性がそ
の非線形素子に付与される。
【００１５】このような非線形素子を表示装置に用いる
ことにより、大容量でクロストークが少なくコントラス
トの高い高画質の表示が可能となる。
ことにより、大容量でクロストークが少なくコントラス
トの高い高画質の表示が可能となる。
【００１６】
【実施例】以下に本発明の実施例を説明する。
【００１７】（実施例１）図１（ａ）に、本発明に係る
表示装置の非線形素子部分の構造を示す。この非線形素
子を設けた表示装置は、液晶などの表示媒体を両側から
挟む一対の基板の一方に、マトリクス状に設けられた絵
素電極と、その絵素電極の近傍を通る走査線と、絵素電
極および走査線を電気的に接続するための非線形素子と
が形成されている。
表示装置の非線形素子部分の構造を示す。この非線形素
子を設けた表示装置は、液晶などの表示媒体を両側から
挟む一対の基板の一方に、マトリクス状に設けられた絵
素電極と、その絵素電極の近傍を通る走査線と、絵素電
極および走査線を電気的に接続するための非線形素子と
が形成されている。
【００１８】かかる表示装置に設けられた非線形素子
は、走査線と電気的に接続された第１電極と、絵素電極
と電気的に接続された第２電極と、第１電極及び第２電
極の間に配されたアクティブ層とを有し、該アクティブ
層が、ＺｎＳ膜と、該ＺｎＳ膜に少なくとも一部を接し
て設けられたＺｎＳ以外の材料からなる半導体膜とから
なる。以下に、その構造を図１（ａ）に基づいて詳細に
説明する。
は、走査線と電気的に接続された第１電極と、絵素電極
と電気的に接続された第２電極と、第１電極及び第２電
極の間に配されたアクティブ層とを有し、該アクティブ
層が、ＺｎＳ膜と、該ＺｎＳ膜に少なくとも一部を接し
て設けられたＺｎＳ以外の材料からなる半導体膜とから
なる。以下に、その構造を図１（ａ）に基づいて詳細に
説明する。
【００１９】ガラス基板１の上に導電性薄膜からなる第
１電極２が形成されている。第１電極２としては、Ｔ
ａ，Ｔｉ，Ｎｂ，Ａｌ，Ｍｏ，Ｐｔ，Ａｕ，Ａｇ等の金
属またはそれらの合金、もしくはＩＴＯ等の透明導電材
料が使用される。
１電極２が形成されている。第１電極２としては、Ｔ
ａ，Ｔｉ，Ｎｂ，Ａｌ，Ｍｏ，Ｐｔ，Ａｕ，Ａｇ等の金
属またはそれらの合金、もしくはＩＴＯ等の透明導電材
料が使用される。
【００２０】第１電極２の上には、ＺｎＳ膜３と、Ｚｎ
Ｓ以外の材料からなる半導体膜４とを積層したアクティ
ブ層９が形成されている。アクティブ層９の形成方法と
しては、スパッタリング法、真空蒸着法、ＣＶＤ法、Ｍ
ＢＥ法等が使用される。半導体膜４としては、ＣｕＳ，
ＣｄＴｅ，ＺｎＴｅ等のｐ形電気伝導性を示す半導体材
料、もしくは、それ以外のＣｄＳ，ＺｎＳｅ，ＧａＳ
ｅ，ＺｎＯ，ＴａＯＮ，ＣｄＯ等が使用される。
Ｓ以外の材料からなる半導体膜４とを積層したアクティ
ブ層９が形成されている。アクティブ層９の形成方法と
しては、スパッタリング法、真空蒸着法、ＣＶＤ法、Ｍ
ＢＥ法等が使用される。半導体膜４としては、ＣｕＳ，
ＣｄＴｅ，ＺｎＴｅ等のｐ形電気伝導性を示す半導体材
料、もしくは、それ以外のＣｄＳ，ＺｎＳｅ，ＧａＳ
ｅ，ＺｎＯ，ＴａＯＮ，ＣｄＯ等が使用される。
【００２１】アクティブ層９の上には、導電性薄膜から
なる第２電極５が形成されている。その第２電極５とし
ては、第１電極２と同様の材料が使用される。
なる第２電極５が形成されている。その第２電極５とし
ては、第１電極２と同様の材料が使用される。
【００２２】このように構成された非線形素子の他の形
態として、図１（ｂ）に示すように、アクティブ層９と
第２電極５との間に絶縁膜６が介在する非線形素子とす
ることも可能である。絶縁膜６は、第１電極２と第２電
極５が電気的に接触しないようにするためのもので、具
体的にはＳｉＯ2 ，Ｔａ2Ｏ5 ，ＳｉＮX ，ＡｌＮ，Ａ
ｌ2Ｏ3 ，アクリル，ポリイミド，ポリ尿素等がある。
また、ガラス基板１の上に第２電極５が位置し、第１電
極２がアクティブ層９の上に位置する場合もある。
態として、図１（ｂ）に示すように、アクティブ層９と
第２電極５との間に絶縁膜６が介在する非線形素子とす
ることも可能である。絶縁膜６は、第１電極２と第２電
極５が電気的に接触しないようにするためのもので、具
体的にはＳｉＯ2 ，Ｔａ2Ｏ5 ，ＳｉＮX ，ＡｌＮ，Ａ
ｌ2Ｏ3 ，アクリル，ポリイミド，ポリ尿素等がある。
また、ガラス基板１の上に第２電極５が位置し、第１電
極２がアクティブ層９の上に位置する場合もある。
【００２３】次に、本発明の表示装置の作製を、ＺｎＳ
とｐ形の電気伝導性を示す半導体材料とを積層させた素
子を用いた液晶表示装置を例に挙げて説明する。図２
（ａ）は、その液晶表示装置の絵素部の平面図であり、
図２（ｂ）は図２（ａ）のＡ−Ａ線による断面図であ
る。
とｐ形の電気伝導性を示す半導体材料とを積層させた素
子を用いた液晶表示装置を例に挙げて説明する。図２
（ａ）は、その液晶表示装置の絵素部の平面図であり、
図２（ｂ）は図２（ａ）のＡ−Ａ線による断面図であ
る。
【００２４】まず、ガラス基板１の上に導電性薄膜をス
パッタリング法により形成し、その導電性薄膜を所定の
形状にパターニングして、走査線１０および該走査線１
０から分岐した第１電極２を得る。また、該ガラス基板
１の上に絵素電極７となる導電性薄膜を形成し、これに
所定のパターニングを施して、絵素電極７および該絵素
電極７から分岐した分岐部を得る。本実施例では、走査
線１０および第１電極２にＴａを用い、絵素電極７には
ＩＴＯを用いた。また、絵素電極７から分岐した分岐部
上には、Ｔａをスパッタリングして第２電極５を形成す
る。
パッタリング法により形成し、その導電性薄膜を所定の
形状にパターニングして、走査線１０および該走査線１
０から分岐した第１電極２を得る。また、該ガラス基板
１の上に絵素電極７となる導電性薄膜を形成し、これに
所定のパターニングを施して、絵素電極７および該絵素
電極７から分岐した分岐部を得る。本実施例では、走査
線１０および第１電極２にＴａを用い、絵素電極７には
ＩＴＯを用いた。また、絵素電極７から分岐した分岐部
上には、Ｔａをスパッタリングして第２電極５を形成す
る。
【００２５】次に、走査線１０から分岐した第１電極２
と、絵素電極７から分岐した第２電極５に接してＺｎＳ
膜３を、例えばスパッタリング法により５０００オング
ストロームの厚さに成膜する。
と、絵素電極７から分岐した第２電極５に接してＺｎＳ
膜３を、例えばスパッタリング法により５０００オング
ストロームの厚さに成膜する。
【００２６】次に、ＺｎＳ膜３の上にｐ形電気伝導性を
示す半導体膜４を、例えばスパッタリング法により５０
００オングストロームの厚さに成膜して、アクティブ層
９を形成する。本実施例では、半導体膜４にＣｕＳを用
いた。
示す半導体膜４を、例えばスパッタリング法により５０
００オングストロームの厚さに成膜して、アクティブ層
９を形成する。本実施例では、半導体膜４にＣｕＳを用
いた。
【００２７】次に、ＺｎＳ膜３および半導体膜４からな
るアクティブ層９を所定の形状にパターニングし、その
後、例えばスパッタリング法により絶縁膜６を形成し、
該絶縁膜６を所定の形状にパターニングする。
るアクティブ層９を所定の形状にパターニングし、その
後、例えばスパッタリング法により絶縁膜６を形成し、
該絶縁膜６を所定の形状にパターニングする。
【００２８】次に、導電性薄膜を形成した後、該導電性
薄膜をパターニングする。このとき、走査線１０から分
岐した第１電極２上に形成されたアクティブ層９上の導
電性薄膜は、絵素電極７と接するようになし、また絵素
電極７から分岐した第２電極５上に形成されたアクティ
ブ層９上の導電性薄膜は、走査線１０と接するようにす
る。前者の導電性薄膜は第２電極５、後者の導電性薄膜
は第１電極２となる。本実施例では導電性薄膜にＭｏを
用いた。
薄膜をパターニングする。このとき、走査線１０から分
岐した第１電極２上に形成されたアクティブ層９上の導
電性薄膜は、絵素電極７と接するようになし、また絵素
電極７から分岐した第２電極５上に形成されたアクティ
ブ層９上の導電性薄膜は、走査線１０と接するようにす
る。前者の導電性薄膜は第２電極５、後者の導電性薄膜
は第１電極２となる。本実施例では導電性薄膜にＭｏを
用いた。
【００２９】かくして、ガラス基板１上に、第１電極
２、ＺｎＳ膜３、半導体膜４および第２電極５が順次積
層された非線形素子と、第２電極５、ＺｎＳ膜３、半導
体膜４および第１電極２が順次積層された非線形素子と
が形成される。
２、ＺｎＳ膜３、半導体膜４および第２電極５が順次積
層された非線形素子と、第２電極５、ＺｎＳ膜３、半導
体膜４および第１電極２が順次積層された非線形素子と
が形成される。
【００３０】その後、この状態のガラス基板１の上に、
配向膜８を形成し、配向処理を施して、前記一対の基板
の一方が完成する。
配向膜８を形成し、配向処理を施して、前記一対の基板
の一方が完成する。
【００３１】もう一方の基板は、以下のようにして作製
される。ガラス基板１とは別のガラス基板上にストライ
プ状にパターニングした透明導電膜からなる対向電極を
形成し、続いて、かかる状態のガラス基板上に配向膜を
形成した後、配向処理を施してもう一方の基板を作製す
る。上記２つの基板の作製は、どちらを先に行ってもよ
い。
される。ガラス基板１とは別のガラス基板上にストライ
プ状にパターニングした透明導電膜からなる対向電極を
形成し、続いて、かかる状態のガラス基板上に配向膜を
形成した後、配向処理を施してもう一方の基板を作製す
る。上記２つの基板の作製は、どちらを先に行ってもよ
い。
【００３２】次に、２つの基板の片方にスペーサを散布
した後、走査線と対向電極とが交差するように両基板を
貼り合わせ、その間のシールされた空間に液晶を注入す
る。液晶注入口を封止して、液晶表示装置が完成する。
した後、走査線と対向電極とが交差するように両基板を
貼り合わせ、その間のシールされた空間に液晶を注入す
る。液晶注入口を封止して、液晶表示装置が完成する。
【００３３】図２（ｃ）は、このようにして作製された
液晶表示装置における非線形素子の等価回路であり、図
３はその非線形素子における電流−電圧特性（本発明）
を、ａ−Ｓｉ・ＰＩＮダイオードの電流−電圧特性（従
来）と比較して示している。この図３より理解されるよ
うに、本発明の非線形素子の電流−電圧特性は良好な整
流特性を示し、ａ−Ｓｉ・ＰＩＮダイオードの電流−電
圧特性と比べて、しきい値電圧が高いため、液晶に電圧
がかからない、所謂オフ電圧領域を広くとることができ
る。
液晶表示装置における非線形素子の等価回路であり、図
３はその非線形素子における電流−電圧特性（本発明）
を、ａ−Ｓｉ・ＰＩＮダイオードの電流−電圧特性（従
来）と比較して示している。この図３より理解されるよ
うに、本発明の非線形素子の電流−電圧特性は良好な整
流特性を示し、ａ−Ｓｉ・ＰＩＮダイオードの電流−電
圧特性と比べて、しきい値電圧が高いため、液晶に電圧
がかからない、所謂オフ電圧領域を広くとることができ
る。
【００３４】本実施例のアクティブ層９では、ＺｎＳ膜
３と半導体膜４とが、ガラス基板１側からこの順に積層
されているが、逆の順序に積層されても同じ作用が得ら
れる。また、ｐ形電気伝導性を示す半導体としてＣｕＳ
が使用されているが、これに代えてＣｄＴｅ，ＺｎＴｅ
等を用いても同様の効果が得られる。
３と半導体膜４とが、ガラス基板１側からこの順に積層
されているが、逆の順序に積層されても同じ作用が得ら
れる。また、ｐ形電気伝導性を示す半導体としてＣｕＳ
が使用されているが、これに代えてＣｄＴｅ，ＺｎＴｅ
等を用いても同様の効果が得られる。
【００３５】（実施例２）図４に、本実施例２に係る表
示装置における非線形素子の他の構成を示す。図４
（ａ）は液晶表示装置の絵素部の平面図、図４（ｂ）は
図４（ａ）のＢ−Ｂ線による断面図である。この非線形
素子の構成を、製造工程順に以下に説明する。まず、ガ
ラス基板１の上に導電性薄膜をスパッタリング法により
形成し、その導電性薄膜を所定の形状にパターニングし
て、走査線１０および該走査線１０から分岐した第１電
極２を得る。また、該ガラス基板１の上に絵素電極７と
なる導電性薄膜を形成し、これに所定のパターニングを
施す。走査線１０および第１電極２にはＴａを、絵素電
極７にはＩＴＯをそれぞれ用いた。
示装置における非線形素子の他の構成を示す。図４
（ａ）は液晶表示装置の絵素部の平面図、図４（ｂ）は
図４（ａ）のＢ−Ｂ線による断面図である。この非線形
素子の構成を、製造工程順に以下に説明する。まず、ガ
ラス基板１の上に導電性薄膜をスパッタリング法により
形成し、その導電性薄膜を所定の形状にパターニングし
て、走査線１０および該走査線１０から分岐した第１電
極２を得る。また、該ガラス基板１の上に絵素電極７と
なる導電性薄膜を形成し、これに所定のパターニングを
施す。走査線１０および第１電極２にはＴａを、絵素電
極７にはＩＴＯをそれぞれ用いた。
【００３６】次に、走査線１０から分岐した第１電極２
に接してＺｎＳ膜３を、例えばスパッタリング法により
１０００オングストロームの厚さに成膜する。
に接してＺｎＳ膜３を、例えばスパッタリング法により
１０００オングストロームの厚さに成膜する。
【００３７】次に、ＺｎＳ膜３の上に、ｐ形電気伝導性
を示さない、ＺｎＳ以外の半導体材料からなる半導体膜
４を、例えばスパッタリング法により５００オングスト
ロームの厚みに成膜して、アクティブ層９を形成する。
この半導体膜４にはＺｎＯを用いた。
を示さない、ＺｎＳ以外の半導体材料からなる半導体膜
４を、例えばスパッタリング法により５００オングスト
ロームの厚みに成膜して、アクティブ層９を形成する。
この半導体膜４にはＺｎＯを用いた。
【００３８】次に、アクティブ層９を所定の形状にパタ
ーニングした後、スパッタリング法により絶縁膜６を形
成し、該絶縁膜６を所定の形状にパターニングする。
ーニングした後、スパッタリング法により絶縁膜６を形
成し、該絶縁膜６を所定の形状にパターニングする。
【００３９】次に、導電性薄膜を形成後、アクティブ層
９上の導電性薄膜が絵素電極７と接するように、該導電
性薄膜をパターニングして、第２電極５を形成する。導
電性薄膜にはＭｏを用いた。
９上の導電性薄膜が絵素電極７と接するように、該導電
性薄膜をパターニングして、第２電極５を形成する。導
電性薄膜にはＭｏを用いた。
【００４０】かくして、ガラス基板１上に、第１電極
２、ＺｎＳ膜３、半導体膜４、第２電極５が順次積層さ
れた非線形素子が形成される。素子形成後、配向膜８を
形成し、配向処理を施して、基板が完成する。
２、ＺｎＳ膜３、半導体膜４、第２電極５が順次積層さ
れた非線形素子が形成される。素子形成後、配向膜８を
形成し、配向処理を施して、基板が完成する。
【００４１】完成した基板を、前記実施例と同様に対向
基板と組み合わせて、表示装置が完成する。
基板と組み合わせて、表示装置が完成する。
【００４２】このような構成の表示装置における素子
は、急峻な非線形の電流−電圧特性を示し、しかも、ア
クティブ層がＺｎＳ膜単体の非線形素子に比べて絶縁耐
圧が高くなるため、信頼性が高い。
は、急峻な非線形の電流−電圧特性を示し、しかも、ア
クティブ層がＺｎＳ膜単体の非線形素子に比べて絶縁耐
圧が高くなるため、信頼性が高い。
【００４３】本実施例２のアクティブ層では、ＺｎＳ膜
３と半導体膜４（ｐ形電気伝導性を示さない）がこの順
に積層されているが、逆の順序に積層されても同じ作用
が得られる。また、ｐ形電気伝導性を示さない半導体膜
４としてＺｎＯが使用されているが、これに代えてＣｄ
Ｓ，ＺｎＳｅ，ＧａＳｅ，ＴａＯＮ，ＣｄＯ等を用いて
も同様の効果が得られる。
３と半導体膜４（ｐ形電気伝導性を示さない）がこの順
に積層されているが、逆の順序に積層されても同じ作用
が得られる。また、ｐ形電気伝導性を示さない半導体膜
４としてＺｎＯが使用されているが、これに代えてＣｄ
Ｓ，ＺｎＳｅ，ＧａＳｅ，ＴａＯＮ，ＣｄＯ等を用いて
も同様の効果が得られる。
【００４４】（実施例３）図５に、本実施例３に係る表
示装置における非線形素子の更に他の構成を示す。
示装置における非線形素子の更に他の構成を示す。
【００４５】本実施例３の非線形素子は、図４の実施例
とは、アクティブ層９の構造が異なる。本実施例３の場
合のアクティブ層９は、第１電極２の上に、ＺｎＳ膜
３、半導体膜４（ｐ形電気伝導性を示さない）、ＺｎＳ
膜３を、例えばスパッタリング法により順に成膜して形
成されている。膜厚はいずれも５００オングストローム
とした。
とは、アクティブ層９の構造が異なる。本実施例３の場
合のアクティブ層９は、第１電極２の上に、ＺｎＳ膜
３、半導体膜４（ｐ形電気伝導性を示さない）、ＺｎＳ
膜３を、例えばスパッタリング法により順に成膜して形
成されている。膜厚はいずれも５００オングストローム
とした。
【００４６】このように、アクティブ層９が、半導体膜
４を挟んで両側にＺｎＳ膜３、３を有する上下対称的な
３層構造とすることにより、電流−電圧特性の対称性が
向上する。また、アクティブ層９の３層構造を、ＺｎＳ
膜３を挟んで両側に半導体膜４を有する除隊にしても同
様の効果がある。
４を挟んで両側にＺｎＳ膜３、３を有する上下対称的な
３層構造とすることにより、電流−電圧特性の対称性が
向上する。また、アクティブ層９の３層構造を、ＺｎＳ
膜３を挟んで両側に半導体膜４を有する除隊にしても同
様の効果がある。
【００４７】
【発明の効果】以上詳述したように、本発明の表示装置
にあっては、各絵素に設けられる素子のアクティブ層
を、ＺｎＳ膜と、ｐ形電気伝導性を示す半導体膜とから
なるようにすると、Ｉ−Ｖ特性は整流特性を示し、しか
もａ−Ｓｉ・ＰＩＮダイオードの整流特性と比べて、し
きい値電圧が高くなり、オフ領域を広くとれる。また、
半導体膜にｐ形電気伝導性を示さない材料を使用する
と、絶縁耐圧が上がり非線形素子の信頼性が向上する。
にあっては、各絵素に設けられる素子のアクティブ層
を、ＺｎＳ膜と、ｐ形電気伝導性を示す半導体膜とから
なるようにすると、Ｉ−Ｖ特性は整流特性を示し、しか
もａ−Ｓｉ・ＰＩＮダイオードの整流特性と比べて、し
きい値電圧が高くなり、オフ領域を広くとれる。また、
半導体膜にｐ形電気伝導性を示さない材料を使用する
と、絶縁耐圧が上がり非線形素子の信頼性が向上する。
【００４８】このため、上述した非線形素子を用いた表
示装置においては、クロストークが少なく、コントラス
トの高い高品位の表示が可能となる。
示装置においては、クロストークが少なく、コントラス
トの高い高品位の表示が可能となる。
【図面の簡単な説明】
【図１】本発明の表示装置に使用される非線形素子の基
本構造を示す断面図。
本構造を示す断面図。
【図２】本発明の表示装置における非線形素子の構成例
を示し、図２（ａ）は絵素部の平面図、図２（ｂ）は図
２（ａ）のＡ−Ａ線による断面図、図２（ｃ）は等価回
路図。
を示し、図２（ａ）は絵素部の平面図、図２（ｂ）は図
２（ａ）のＡ−Ａ線による断面図、図２（ｃ）は等価回
路図。
【図３】本発明の表示装置に使用される非線形素子の電
流−電圧特性と、従来の表示装置に使用されるａ−Ｓｉ
・ＰＩＮダイオードの電流−電圧特性とを比較して示し
たグラフ。
流−電圧特性と、従来の表示装置に使用されるａ−Ｓｉ
・ＰＩＮダイオードの電流−電圧特性とを比較して示し
たグラフ。
【図４】本発明の表示装置における非線形素子の他の構
成を示し、図４（ａ）は絵素部の平面図、図４（ｂ）は
図４（ａ）のＢ−Ｂ線による断面図。
成を示し、図４（ａ）は絵素部の平面図、図４（ｂ）は
図４（ａ）のＢ−Ｂ線による断面図。
【図５】本発明の表示装置における非線形素子の更に他
の構成を示す断面図。
の構成を示す断面図。
１ ガラス基板 ２ 第１電極 ３ ＺｎＳ膜 ４ 半導体膜 ５ 第２電極 ６ 絶縁膜 ７ 絵素電極 ８ 配向膜 ９ アクティブ層 １０ 走査線
Claims (6)
- 【請求項１】 マトリクス状に設けられた絵素電極と、
該絵素電極の近傍を通る走査線とが非線形素子を介して
接続され、該絵素電極と対向配置された電極との間に電
気光学的特性を有する表示媒体が挟持されたアクティブ
マトリックス型の表示装置において、 該非線形素子が、該走査線と電気的に接続された第１電
極と、該絵素電極と電気的に接続された第２電極と、該
第１電極及び該第２電極の間に配されたアクティブ層と
を有し、該アクティブ層が、ＺｎＳ膜と、該ＺｎＳ膜に
少なくとも一部を接して設けられたＺｎＳ以外の材料か
らなる半導体膜とからなる表示装置。 - 【請求項２】 前記半導体膜が、ＣｄＳ，ＺｎＳｅ，Ｇ
ａＳｅ，ＺｎＯ，ＴａＯＮ，ＣｄＯのうちの１または２
種類以上を用いて形成されている請求項１に記載の表示
装置。 - 【請求項３】 前記アクティブ層が、ｐ形の電気伝導性
を示す半導体材料からなる半導体膜を有する請求項１ま
たは２に記載の表示装置。 - 【請求項４】 前記半導体膜が、ＣｕＳ，ＣｄＴｅ，Ｚ
ｎＴｅのうちの１または２種類以上を用いて形成されて
いる請求項３に記載の表示装置。 - 【請求項５】 前記アクティブ層が、ＺｎＳ膜を挟んで
両側に半導体膜を有する構造、または半導体膜を挟んで
両側にＺｎＳ膜を有する構造である請求項１乃至４に記
載の表示装置。 - 【請求項６】 前記第１電極上に形成されたアクティブ
層と前記第２電極との間に絶縁膜が形成され、該絶縁膜
がスルーホールを有し、該スルーホールを通して該第２
電極と該アクティブ層とが接続された構造である請求項
１乃至４に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27104293A JPH07128689A (ja) | 1993-10-28 | 1993-10-28 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27104293A JPH07128689A (ja) | 1993-10-28 | 1993-10-28 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07128689A true JPH07128689A (ja) | 1995-05-19 |
Family
ID=17494597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27104293A Withdrawn JPH07128689A (ja) | 1993-10-28 | 1993-10-28 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07128689A (ja) |
-
1993
- 1993-10-28 JP JP27104293A patent/JPH07128689A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| US4413883A (en) | Displays controlled by MIM switches of small capacitance | |
| EP0466495B1 (en) | Liquid crystal display apparatus | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| EP0488802A2 (en) | An active matrix display device | |
| US5539549A (en) | Active matrix substrate having island electrodes for making ohmic contacts with MIM electrodes and pixel electrodes | |
| JPH05323375A (ja) | 液晶表示装置 | |
| JPH07128689A (ja) | 表示装置 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0273330A (ja) | アクティブマトリクス基板 | |
| JP3089174B2 (ja) | 絶縁膜の形成方法および絶縁膜を有する電子装置 | |
| JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2560796B2 (ja) | 薄膜非線形ダイオード素子 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| US20070080344A1 (en) | Thin film diode panel for trans-reflective liquid crystal display | |
| JPH0244316A (ja) | 補助容量付液晶表示装置 | |
| JPS63229483A (ja) | マトリクス型表示装置 | |
| JPS63173021A (ja) | マトリクス表示装置 | |
| JPS63109492A (ja) | マトリクス表示装置 | |
| JPS63187280A (ja) | マトリクス表示装置 | |
| JPS6358487A (ja) | マトリクス表示装置 | |
| JPS63186291A (ja) | マトリクス表示装置 | |
| JPH07244299A (ja) | 液晶表示装置及びその製造方法 | |
| JPS62253192A (ja) | マトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |