JPH07130771A - 個別素子の組立方法 - Google Patents

個別素子の組立方法

Info

Publication number
JPH07130771A
JPH07130771A JP27858193A JP27858193A JPH07130771A JP H07130771 A JPH07130771 A JP H07130771A JP 27858193 A JP27858193 A JP 27858193A JP 27858193 A JP27858193 A JP 27858193A JP H07130771 A JPH07130771 A JP H07130771A
Authority
JP
Japan
Prior art keywords
range
pellets
pellet
lead frame
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27858193A
Other languages
English (en)
Inventor
Kenji Kai
健司 甲斐
Hideki Araki
秀輝 荒木
Fujimi Kumazawa
富士美 熊沢
Toshiaki Fukunaka
敏昭 福中
Takeki Matsui
雄毅 松居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP27858193A priority Critical patent/JPH07130771A/ja
Publication of JPH07130771A publication Critical patent/JPH07130771A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体の素子化後、揃った特性範囲を有する
個別素子を製造する際の組立方法を提供する。 【構成】 2種以上の範囲の特性を有するペレットの組
立において、該ペレットの特性を個別に測定する工程
と、測定値の2種以上の範囲を予め指定しておき、該範
囲内のペレット毎に、別々のリードフレームに移載する
工程とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2種以上の範囲を特性
を有する半導体ペレットから、最終検査において特性の
揃った個別素子を製造する際の組立方法に関するもので
ある。
【0002】
【従来の技術】周知のように、トランジスタやホール素
子等の個別素子は、半導体ウエハから作られる。半導体
ウエハ上に電極形成を含めたパターニングを行い、ダイ
シングされて、個別のペレットにされる。一般に粘着剤
のついた弾性フィルムにウエハを張り付けてからダイシ
ングし、このフィルムをエキスパンジョンすることによ
り、個別ペレットにする。それらのペレットをダイボン
ダーを用いて一個ずつピックアップし、所定の位置に接
着樹脂のついたリードフレームに移載する。
【0003】ところが、これらの素子の特性を規定する
ペレット段階での電磁特性は、その範囲に納まるものば
かりでなく、ある分布を持って少なくとも2種以上の範
囲の特性にまたがっている。このように電磁気特性が混
ざった半導体ペレットを同一リードフレームに移載する
と、このボンディング工程以後の工程を経て組み立てら
れた個別素子は、なんらかの形で、選り分けねばならな
い。
【0004】従来、特性を揃えるのは最終検査工程であ
る。この工程では、リードフレームを切断して個別の素
子にした後、特性に応じたボックスを用意し、ボックス
にばらばらの状態で振り込まれる。それから、すぐ袋詰
めされる場合以外は、一旦、同一特性の素子を集め、並
べ直して特性に応じたマークを素子上にレーザ等の手段
でマーキングし、フォーミング、あるいは、さらにテー
ピングして製品形態となるのが、普通である。また、素
子の小型化に伴って、これら最終検査の工程は、益々難
しくなり、機器の稼働率が低下するなどの生産性の上で
難点があった。このように、最終検査以降の工程が多
く、信頼性を確保するために、上記のような作業を終え
る毎に全数が検査される。そのために多くの労力を要す
ることが問題であった。特に、個別素子が安価かつ小型
化になると、益々これらの工程の合理化が緊急の課題に
なってきている。
【0005】
【発明が解決しようとする課題】本発明の課題は、上記
問題を解決することのできる、素子化後の揃った特性範
囲を有する個別素子を製造する際の組立方法を提供する
ことにある。
【0006】
【課題を解決するための手段】本発明者らは、上記課題
を解決するために検討を重ねた結果、個別の半導体ペレ
ット(素子)をリードフレーム上にダイボンドする前
に、その特性を測定し、特性範囲によって予め指定され
たリードフレームに個別にのせることにより、素子化後
の最終検査において、特性の揃った個別素子を製造する
際の組立方法を実現できることを見出し、本発明を完成
させるに至った。
【0007】すなわち、本発明は、2種以上の範囲の特
性を有する個別素子の組立方法において、該ペレットの
特性を個別に測定する工程と、測定値の2種以上の範囲
を予め指定しておき、該範囲内のペレット毎に、別々の
リードフレームに移載する工程とを有することを特徴と
する個別素子の組立方法である。
【0008】本発明にかかる個別素子の組立方法を、磁
電変換素子を例として説明する。まず、磁電変換素子の
ペレットの構造を説明する。図1は、ペレットの構造を
示す図である。図中、1はシリコンやフェライト等の基
板、2は半導体である。半導体2は、感磁部と入力2端
子および出力2端子とで構成され、特性の測定項目は、
入出力端子の抵抗と入力端子に一定の直流電圧を供給
し、感磁部に一定の磁界をかけた場合とかけない場合の
出力電圧である。リードフレームは、半導体ペレットを
搭載するアイランド部と、外部端子となるリード部と、
それらを固定する部分からなっている。表面は全面ある
いは部分めっきが施されている。
【0009】次に、組立方法について説明する。図2
は、本発明にかかる個別素子の組立方法のプロセスライ
ンを示すフロー図である。
【0010】このように構成された工程による組立方法
について、以下にその動作を説明する。
【0011】まず始めに、ペレットを個別に電磁気特性
を測定する。この工程では、ペレットの四隅には入出力
端子が形成されているので、プローブ等をこれら入出力
端子に接触させて入力電圧を印加し、有磁界時と無磁界
時の出力電圧を測定する。その特性値は、良品であれ
ば、予め指定された2種以上の特性範囲のどれかに属す
ることになる。このようにしてペレットを個々に次々に
測定することにより、同じ特性範囲を有するペレットの
集合群が出来上がる。次に、同じ特性範囲を有するペレ
ットを同じリードフレームにダイボンドし、接着固定す
る。この工程は、一般にダイボンダーとして知られる装
置が利用できる。すなわち、リードフレームのアイラン
ド部に予め接着剤を種々の方法で塗布しておき、その上
にペレットを載せる。さらに、オーブン等に入れて接着
剤を硬化し、ペレットとリードフレームとを一体化する
ものである。同じ特性範囲を有するダイボンダーされた
リードフレームは、同じマガジンに収納される。ダイボ
ンドされたリードフレームは、ワイヤーボンドを行い、
ペレットの端子とリードフレームのリード部を結線す
る。この工程は一般にワイヤーボンダーとして知られる
装置が利用できる。すなわち、入出力端子側とリードフ
レームのリード部を超音波と熱を利用して、ワイヤーの
両端をそれぞれ圧着する。
【0012】
【作用】前記構成によれば、素子化後、特性範囲の揃っ
た個別素子を選別でき、単一の特性範囲の個別素子が最
終検査後の工程に流れることになり、個別素子を計画的
に効率よく生産できる。
【0013】以下、本発明を実施例によりさらに詳しく
説明する。
【0014】
【実施例】表面を絶縁処理した4インチ径で厚さ0. 2
5mmのシリコン基板上に電子移動度20000cm2
/V・Sの特性(ファン・デル・パウ法で測定)のIn
Sb(インジウムアンチモン)の半導体を形成し、ウェ
ット処理でパターニングする。パターニングしたウエハ
をダイシング装置で切断し、0. 8mm角のペレットに
する。
【0015】これらのペレットを個別に電磁気特性検査
機で入出力抵抗を測定し、入力端子に1Vの直流電圧を
印加し、200ガウスの有磁界、無磁界の出力電圧を測
定する。無磁界の出力電圧は、−5mVから5mVの範
囲を良品とする。有磁界の出力電圧は、特性範囲として
3つの範囲を良品と決める。その範囲は、第1範囲とし
て10mVから12. 4mV、第2範囲として12. 5
mVから15. 3mV、第3範囲として15. 4mVか
ら18mVである。ペレットの有磁界の出力電圧の測定
値に従って、3つの範囲それぞれに分類する。各範囲の
分布は、不良を除いてそれぞれ5%、63%、32%と
なった。
【0016】第1範囲のペレット群と第2範囲のペレッ
ト群と第3範囲のペレット群を、それぞれ厚み0. 1m
mで1mm×1. 2mmの大きさのアイランドが4. 6
mmピッチで20個並んだ大きさ15mm×92mmの
リードフレームにダイボンドし、マガジンに収納し硬化
した。これで3つの集まりのリードフレーム群に区別さ
れた。
【0017】このリードフレーム群をワイヤーボンディ
ング装置にて入出力端子とリードフレームを金線で結線
した。その後、樹脂封止して素子化する。こうして素子
化されたそれぞれの特性範囲のホール素子群は、それぞ
れ500ガウスの有磁界で最終検査され、ボンディング
不良を除いて、200ガウス有磁界の出力電圧の2.倍
の出力電圧となり、分布は変わらずに、特性範囲がそろ
った形で良品となることが確認された。
【0018】
【発明の効果】以上説明したように、本発明によれば、
単一の特性範囲の個別素子が最終検査後の工程に流れる
ことになり、個別素子を計画的に効率よく、生産でき
る。
【図面の簡単な説明】
【図1】本発明にかかる個別素子のペレットの構造を示
す構成図である。
【図2】本発明にかかる個別素子の組立方法のプロセス
ラインを示すフロー図である。
【符号の説明】
1 基板 2 半導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福中 敏昭 宮崎県延岡市旭町6丁目4100番地 旭化成 電子株式会社内 (72)発明者 松居 雄毅 宮崎県延岡市旭町6丁目4100番地 旭化成 電子株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 2種以上の範囲の特性を有する個別素子
    の組立方法であって、 半導体ウエハをダイシングしてペレットを得た後、該ペ
    レットの特性を個別に測定する工程と、 前記特性の測定値の2種以上の範囲を予め指定して仕分
    けし、この仕分けした範囲内のペレット毎に、別々のリ
    ードフレームに移載する工程と、 を有することを特徴とする個別素子の組立方法。
JP27858193A 1993-11-08 1993-11-08 個別素子の組立方法 Pending JPH07130771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27858193A JPH07130771A (ja) 1993-11-08 1993-11-08 個別素子の組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27858193A JPH07130771A (ja) 1993-11-08 1993-11-08 個別素子の組立方法

Publications (1)

Publication Number Publication Date
JPH07130771A true JPH07130771A (ja) 1995-05-19

Family

ID=17599261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27858193A Pending JPH07130771A (ja) 1993-11-08 1993-11-08 個別素子の組立方法

Country Status (1)

Country Link
JP (1) JPH07130771A (ja)

Similar Documents

Publication Publication Date Title
US4441248A (en) On-line inspection method and system for bonds made to electronic components
JPH05297094A (ja) 磁場センサと磁束集束部材を有する装置及びその装置の組み込み方法
GB2535683A (en) Magnetic field sensor and method for making same
US7279921B1 (en) Apparatus and method for testing power and ground pins on a semiconductor integrated circuit
CN109196631B (zh) 具有多个栅极垫的半导体器件
JP2003031595A (ja) 半導体パッケージの製造方法および半導体パッケージ
JP4179491B2 (ja) 半導体装置及びその製造方法、ならびにその特性評価方法
JPH0145979B2 (ja)
KR100288174B1 (ko) 반도체 펠릿 및 반도체 장치 조립 방법
JP3426004B2 (ja) 磁電変換素子の製造方法
JPH02216475A (ja) 半導体装置の検査方法
US20240110949A1 (en) Current sensor
JP2634286B2 (ja) 半導体装置の電気特性検査用ハンドラ装置
JPH0832009A (ja) 半導体装置
JP3009315B2 (ja) ペレットボンディング装置
JP2945488B2 (ja) リードフレーム及び半導体装置のバーンイン方法
JPH09113576A (ja) 小型素子の電気特性検査方法及び装置
JP2765467B2 (ja) 半導体集積回路装置
JP2715603B2 (ja) 半導体装置
JP2004198197A (ja) スイッチ回路装置およびその検査方法
CN118471838A (zh) 一种半导体器件智能化封装方法
JPH04340742A (ja) 不具合な半導体装置の識別方法
JPH05136529A (ja) 光半導体装置の製造方法
JPH06302660A (ja) 半導体装置の製造方法
JP2557728B2 (ja) 磁気センサの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011211