JPH07130850A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPH07130850A JPH07130850A JP5294026A JP29402693A JPH07130850A JP H07130850 A JPH07130850 A JP H07130850A JP 5294026 A JP5294026 A JP 5294026A JP 29402693 A JP29402693 A JP 29402693A JP H07130850 A JPH07130850 A JP H07130850A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring
- barrier layer
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】Ｔｉ等窒化によりバリア層となり得る材料を直
接窒化してバリア層とする配線形成方法において、窒化
と同時に生じる反応（シリサイド化反応等）を制御する
ことが可能で、しかもプロセス工程数を増加させない技
術を提供する。 【構成】Ｓｉ基板等の半導体基板１上に、Ａｌ等の配線
７と、該配線とその下地との相互作用を制御するバリア
層５１とを有する構造の配線を形成するに際し、バリア
層５１は窒化によりバリア作用を示す材料となりかつそ
の下地と反応の可能性のあるバリア層形成材料５（Ｔｉ
等）を窒化して形成するものである場合に、Ｔｉ等のシ
リサイド化供給源となる材料層等の導電材料層３、Ｔｉ
Ｎ等の反応防止（シリサイド化防止等）層４、Ｔｉ等の
バリア層形成材料５を半導体基板上にこの順に形成した
Ｉ後、バリア層形成用窒化処理ＩＩを行う。
接窒化してバリア層とする配線形成方法において、窒化
と同時に生じる反応（シリサイド化反応等）を制御する
ことが可能で、しかもプロセス工程数を増加させない技
術を提供する。 【構成】Ｓｉ基板等の半導体基板１上に、Ａｌ等の配線
７と、該配線とその下地との相互作用を制御するバリア
層５１とを有する構造の配線を形成するに際し、バリア
層５１は窒化によりバリア作用を示す材料となりかつそ
の下地と反応の可能性のあるバリア層形成材料５（Ｔｉ
等）を窒化して形成するものである場合に、Ｔｉ等のシ
リサイド化供給源となる材料層等の導電材料層３、Ｔｉ
Ｎ等の反応防止（シリサイド化防止等）層４、Ｔｉ等の
バリア層形成材料５を半導体基板上にこの順に形成した
Ｉ後、バリア層形成用窒化処理ＩＩを行う。
Description
【０００１】
【産業上の利用分野】本発明は、配線の形成方法に関す
る。特に、半導体基板上に、配線と、該配線とその下地
との相互作用を抑制するバリア層とを有する構造の配線
の形成方法に関する。
る。特に、半導体基板上に、配線と、該配線とその下地
との相互作用を抑制するバリア層とを有する構造の配線
の形成方法に関する。
【０００２】
【従来の技術及びその問題点】従来より、半導体基板上
に、配線と、該配線とその下地との相互作用を抑制する
バリア層とを有する構造の配線が用いられている。これ
は、例えば、Ｓｉ半導体基板上にＡｌ系配線を形成する
場合に、Ａｌ系材料と下地Ｓｉとの相互作用を防止する
バリアメタル層を形成する形で用いられている。
に、配線と、該配線とその下地との相互作用を抑制する
バリア層とを有する構造の配線が用いられている。これ
は、例えば、Ｓｉ半導体基板上にＡｌ系配線を形成する
場合に、Ａｌ系材料と下地Ｓｉとの相互作用を防止する
バリアメタル層を形成する形で用いられている。
【０００３】半導体装置の微細化・集積化に伴い、上記
のようなバリア層についても、これに対する要請が厳し
くなっている。
のようなバリア層についても、これに対する要請が厳し
くなっている。
【０００４】即ち、半導体装置、特にＬＳＩの高集積化
に伴い、その内部配線が微細化するにつれ、コンタクト
ホール等の各種接続孔のアスペクト比は増大する一方で
ある。これに伴い、高アスペクト比接続孔（コンタクト
ホール等）において低抵抗コンタクト特性が要請される
とともに、高バリア性を有するバリア層の形成方法が重
要となっている。
に伴い、その内部配線が微細化するにつれ、コンタクト
ホール等の各種接続孔のアスペクト比は増大する一方で
ある。これに伴い、高アスペクト比接続孔（コンタクト
ホール等）において低抵抗コンタクト特性が要請される
とともに、高バリア性を有するバリア層の形成方法が重
要となっている。
【０００５】本明細書中、バリア層とは、配線と、該配
線とその下地との相互作用を抑制する作用をもつ層を一
般に称するが、代表的には、例えば、Ａｌ系材料（Ａ
ｌ，Ａｌ合金、またはこれらを主成分とするもの等）の
Ｓｉ基板への突き抜け防止、またはＣＶＤブランケット
Ｗ成膜時のＷＦ6 によるＳｉの食われ防止のために用い
られるバリアメタルを挙げることができる。
線とその下地との相互作用を抑制する作用をもつ層を一
般に称するが、代表的には、例えば、Ａｌ系材料（Ａ
ｌ，Ａｌ合金、またはこれらを主成分とするもの等）の
Ｓｉ基板への突き抜け防止、またはＣＶＤブランケット
Ｗ成膜時のＷＦ6 によるＳｉの食われ防止のために用い
られるバリアメタルを挙げることができる。
【０００６】バリアメタル等のバリア層の形成方法とし
ては、これまでに、スパッタ法及び反応性スパッタ法に
より図１１に示すように、Ｔｉ膜３０とＴｉＮ膜５０を
形成する方法が広く用いられている。この場合、ＴｉＮ
膜５０のバリア性強化のために、成膜後にアニール処理
が施されるのが一般的である。なお、図１１中、１はＳ
ｉ半導体基板、１１はＳｉ拡散層、１２はＬＯＣＯＳ領
域（ＳｉＯ2 ）、１３はＳｉＯ2 層間絶縁膜、２は接続
孔（コンタクトホール）である。
ては、これまでに、スパッタ法及び反応性スパッタ法に
より図１１に示すように、Ｔｉ膜３０とＴｉＮ膜５０を
形成する方法が広く用いられている。この場合、ＴｉＮ
膜５０のバリア性強化のために、成膜後にアニール処理
が施されるのが一般的である。なお、図１１中、１はＳ
ｉ半導体基板、１１はＳｉ拡散層、１２はＬＯＣＯＳ領
域（ＳｉＯ2 ）、１３はＳｉＯ2 層間絶縁膜、２は接続
孔（コンタクトホール）である。
【０００７】一方で、スパッタＴｉを成膜後、直接窒化
アニール処理を施しＴｉＮを形成する方法も各種試みら
れている。これは図１２に示すように、Ｔｉ３０を成膜
し、このＴｉ３０を窒化して図１３に示すようにＴｉＮ
膜３２にしてこれをバリア層とする技術である。
アニール処理を施しＴｉＮを形成する方法も各種試みら
れている。これは図１２に示すように、Ｔｉ３０を成膜
し、このＴｉ３０を窒化して図１３に示すようにＴｉＮ
膜３２にしてこれをバリア層とする技術である。
【０００８】Ｔｉを直接窒化したＴｉＮ膜は、反応性ス
パッタＴｉＮ膜またはこれにアニール処理を施した膜に
比べて、結晶配向性について言うと、ＴｉＮ（１１１）
配向が強いため、その上に形成されるＡｌ膜がＡｌ（１
１１）配向に成長することを促進し、Ａｌ配線の信頼性
を向上するといった利点がある。また近年さらなるコン
タクトホールのアスペクト比の増大により、従来のスパ
ッタ法によるＴｉまたはＴｉＮ膜ではステップカバレー
ジが不十分なため、これを改善する手法としてコリメー
トスパッタ方が検討されているが、コリメートスパッタ
法であるとスパッタ速度が遅いので、この場合の成膜速
度の減少によるスループット低下が問題となる。ここで
反応性スパッタＴｉＮの成膜速度はＴｉの成膜速度の１
／３〜１／５程度と遅いため、コリメートスパッタでＴ
ｉＮを成膜することはさらなるスループットの低下を招
く。これに対し、直接スパッタ法及びこのＴｉの窒化を
用いる方法はＴｉＮを成膜しないので、特にコリメート
スパッタを行う際にスループットの点からも有利であ
る。
パッタＴｉＮ膜またはこれにアニール処理を施した膜に
比べて、結晶配向性について言うと、ＴｉＮ（１１１）
配向が強いため、その上に形成されるＡｌ膜がＡｌ（１
１１）配向に成長することを促進し、Ａｌ配線の信頼性
を向上するといった利点がある。また近年さらなるコン
タクトホールのアスペクト比の増大により、従来のスパ
ッタ法によるＴｉまたはＴｉＮ膜ではステップカバレー
ジが不十分なため、これを改善する手法としてコリメー
トスパッタ方が検討されているが、コリメートスパッタ
法であるとスパッタ速度が遅いので、この場合の成膜速
度の減少によるスループット低下が問題となる。ここで
反応性スパッタＴｉＮの成膜速度はＴｉの成膜速度の１
／３〜１／５程度と遅いため、コリメートスパッタでＴ
ｉＮを成膜することはさらなるスループットの低下を招
く。これに対し、直接スパッタ法及びこのＴｉの窒化を
用いる方法はＴｉＮを成膜しないので、特にコリメート
スパッタを行う際にスループットの点からも有利であ
る。
【０００９】Ｔｉの直接窒化アニール法においては、一
般にアニール時にＴｉ／Ｓｉ界面において同時にシリサ
イド化が起こり、ＴｉＳｉｘ化反応が進行する。このＴ
ｉＳｉｘは、コンタクト性を良好にする上で有用なもの
であるが、直接窒化法ではこのＴｉＳｉｘ化反応の制御
が難しいという問題がある。即ち、十分なバリア性を確
保するためには図１２に示すように予めＴｉ３０をある
程度厚く形成しておくことが必要である。しかし、Ｔｉ
３０が厚いと、窒化アニール処理時にＴｉＳｉｘ化反応
が進み過ぎ、図１３に示すようにＴｉＳｉｘ層３１が深
く形成され、図１３のＡ部においてコンタクト部分での
接合破壊を起こすといった問題が生じるおそれがある。
つまり、バリアメタルは厚いほうが良いのでＴｉ３０を
厚くすると、シリサイド化が過剰となって、問題を惹き
起こすのである。
般にアニール時にＴｉ／Ｓｉ界面において同時にシリサ
イド化が起こり、ＴｉＳｉｘ化反応が進行する。このＴ
ｉＳｉｘは、コンタクト性を良好にする上で有用なもの
であるが、直接窒化法ではこのＴｉＳｉｘ化反応の制御
が難しいという問題がある。即ち、十分なバリア性を確
保するためには図１２に示すように予めＴｉ３０をある
程度厚く形成しておくことが必要である。しかし、Ｔｉ
３０が厚いと、窒化アニール処理時にＴｉＳｉｘ化反応
が進み過ぎ、図１３に示すようにＴｉＳｉｘ層３１が深
く形成され、図１３のＡ部においてコンタクト部分での
接合破壊を起こすといった問題が生じるおそれがある。
つまり、バリアメタルは厚いほうが良いのでＴｉ３０を
厚くすると、シリサイド化が過剰となって、問題を惹き
起こすのである。
【００１０】これを防ぐ手段として、Ｔｉ成膜および窒
化アニールを２ステップで行う方法が検討されている
（Ｎ．Ａ．Ｈ．Ｗｉｌｓ，ｅｔ．ａｌ．，“ＳＴＵＤＹ
ＯＦＴｉＮ ＦＩＬＭＳ ＦＯＲ ＵＳＥ ＩＭ Ｄ
ＥＥＰ ＳＵＢＭＩＣＲＯＮＤＥＶＩＣＥＳ”（Ｐｒｏ
ｃｅｅｄｉｎｇ ｏｆ １９９３ ＶＭＩＣ））。この
場合まず薄いＴｉを成膜しアニール処理をすることで予
めＴｉＳｉｘ層を適当な厚さに制御し、次に厚いＴｉ成
膜およびアニール処理により厚いＴｉＮを形成するので
ある。しかしこの従来技術の場合、プロセスステップが
増加し、問題である。
化アニールを２ステップで行う方法が検討されている
（Ｎ．Ａ．Ｈ．Ｗｉｌｓ，ｅｔ．ａｌ．，“ＳＴＵＤＹ
ＯＦＴｉＮ ＦＩＬＭＳ ＦＯＲ ＵＳＥ ＩＭ Ｄ
ＥＥＰ ＳＵＢＭＩＣＲＯＮＤＥＶＩＣＥＳ”（Ｐｒｏ
ｃｅｅｄｉｎｇ ｏｆ １９９３ ＶＭＩＣ））。この
場合まず薄いＴｉを成膜しアニール処理をすることで予
めＴｉＳｉｘ層を適当な厚さに制御し、次に厚いＴｉ成
膜およびアニール処理により厚いＴｉＮを形成するので
ある。しかしこの従来技術の場合、プロセスステップが
増加し、問題である。
【００１１】上記した、窒化膜形成時に他の反応が生じ
ることにより不都合が起こるおそれがあるということ
は、窒化によりバリア層を形成する場合にはいずれも生
じ得る問題である。
ることにより不都合が起こるおそれがあるということ
は、窒化によりバリア層を形成する場合にはいずれも生
じ得る問題である。
【００１２】
【発明の目的】本発明は、上記問題を解決すべくなされ
たもので、Ｔｉ等窒化によりバリア層となり得る材料を
直接窒化してバリア層とする配線形成方法において、窒
化と同時に生じる反応即ち例えばシリサイド化反応を制
御することが可能であり、しかもプロセス工程数を増加
させない技術を提供することを目的とする。
たもので、Ｔｉ等窒化によりバリア層となり得る材料を
直接窒化してバリア層とする配線形成方法において、窒
化と同時に生じる反応即ち例えばシリサイド化反応を制
御することが可能であり、しかもプロセス工程数を増加
させない技術を提供することを目的とする。
【００１３】
【問題点を解決するための手段】本出願の請求項１の発
明は、半導体基板上に、配線と、該配線とその下地との
相互作用を抑制するバリア層とを有する構造の配線の形
成方法であって、前記バリア層は窒化によりバリア作用
を示す材料となりかつその下地と反応の可能性のあるバ
リア層形成材料を窒化して形成するものである場合に、
導電材料層、反応防止層、バリア層形成材料を半導体基
板上にこの順に形成した後、バリア層形成用窒化処理を
行うことを特徴とする配線の形成方法であって、これに
より上記目的を達成するものである。
明は、半導体基板上に、配線と、該配線とその下地との
相互作用を抑制するバリア層とを有する構造の配線の形
成方法であって、前記バリア層は窒化によりバリア作用
を示す材料となりかつその下地と反応の可能性のあるバ
リア層形成材料を窒化して形成するものである場合に、
導電材料層、反応防止層、バリア層形成材料を半導体基
板上にこの順に形成した後、バリア層形成用窒化処理を
行うことを特徴とする配線の形成方法であって、これに
より上記目的を達成するものである。
【００１４】本出願の請求項２の発明は、前記バリア層
形成材料が、Ｔｉであることを特徴とする請求項１に記
載の配線の形成方法であって、これにより上記目的を達
成するものである。
形成材料が、Ｔｉであることを特徴とする請求項１に記
載の配線の形成方法であって、これにより上記目的を達
成するものである。
【００１５】本出願の請求項３の発明は、前記反応防止
層がＴｉ化合物であることを特徴とする請求項２に記載
の配線の形成方法であって、これにより上記目的を達成
するものである。
層がＴｉ化合物であることを特徴とする請求項２に記載
の配線の形成方法であって、これにより上記目的を達成
するものである。
【００１６】本出願の請求項４の発明は、前記Ｔｉ化合
物がＴｉＮ，ＴｉＯＮ，またはＴｉＯｘであることを特
徴とする請求項２に記載の配線の形成方法であって、こ
れにより上記目的を達成するものである。
物がＴｉＮ，ＴｉＯＮ，またはＴｉＯｘであることを特
徴とする請求項２に記載の配線の形成方法であって、こ
れにより上記目的を達成するものである。
【００１７】本出願の請求項５の発明は、前記導電材料
層がシリコン基板上に形成されるものであり、かつシリ
サイド化供給源となる材料から成る層であることを特徴
とする請求項１ないし４のいずれかに記載の配線の形成
方法であって、これにより上記目的を達成するものであ
る。
層がシリコン基板上に形成されるものであり、かつシリ
サイド化供給源となる材料から成る層であることを特徴
とする請求項１ないし４のいずれかに記載の配線の形成
方法であって、これにより上記目的を達成するものであ
る。
【００１８】本発明の構成について、図１を参照して説
明すると、次のとおりである。即ち、本発明は、好まし
くはＴｉ等のシリサイド化供給源となる導電材料層、Ｔ
ｉＮ等のシリサイド化ストップ層等である反応防止層、
Ｔｉ等窒化によりバリア作用を示すようになるバリア層
形成材料を、この順で半導体基板上に形成する工程Ｉを
行い、その後バリア層形成用窒化処理（Ｔｉ等の窒化に
よるＴｉＮ化等）の工程ＩＩを行うものである。
明すると、次のとおりである。即ち、本発明は、好まし
くはＴｉ等のシリサイド化供給源となる導電材料層、Ｔ
ｉＮ等のシリサイド化ストップ層等である反応防止層、
Ｔｉ等窒化によりバリア作用を示すようになるバリア層
形成材料を、この順で半導体基板上に形成する工程Ｉを
行い、その後バリア層形成用窒化処理（Ｔｉ等の窒化に
よるＴｉＮ化等）の工程ＩＩを行うものである。
【００１９】また、後に詳述する本発明の一実施例を示
す図２ないし図５の例示を参照して説明すると、次のと
おりである。
す図２ないし図５の例示を参照して説明すると、次のと
おりである。
【００２０】この発明は、図５に例示するような、Ｓｉ
基板等の半導体基板上１に、Ａｌ配線等の配線７と、該
配線７とその下地（Ｓｉ基板等）との相互作用を抑制す
るバリア層５１とを有する構造の配線の形成方法であっ
て、前記バリア層５１は窒化によりバリア作用を示す材
料となりかつその下地と反応の可能性のあるバリア層形
成材料（例えばＴｉ等）を窒化して形成するものである
場合に、図２に示す構造上に導電材料層３（ＴｉＳｉｘ
になって導電性を良好にするＴｉ等）、反応防止層４
（ＴｉＮ等のシリサイド化防止層等）、バリア層形成材
料５（Ｔｉ等）を半導体基板１上にこの順に形成して図
３のようにし、その後バリア層形成用窒化処理を行って
図４のようにバリア層５１（ＴｉＮ等）を形成する。
基板等の半導体基板上１に、Ａｌ配線等の配線７と、該
配線７とその下地（Ｓｉ基板等）との相互作用を抑制す
るバリア層５１とを有する構造の配線の形成方法であっ
て、前記バリア層５１は窒化によりバリア作用を示す材
料となりかつその下地と反応の可能性のあるバリア層形
成材料（例えばＴｉ等）を窒化して形成するものである
場合に、図２に示す構造上に導電材料層３（ＴｉＳｉｘ
になって導電性を良好にするＴｉ等）、反応防止層４
（ＴｉＮ等のシリサイド化防止層等）、バリア層形成材
料５（Ｔｉ等）を半導体基板１上にこの順に形成して図
３のようにし、その後バリア層形成用窒化処理を行って
図４のようにバリア層５１（ＴｉＮ等）を形成する。
【００２１】
【作用】本発明によれば、窒化によりバリア作用を示す
材料となりかつその下地と反応の可能性のあるバリア層
形成材料を窒化してバリア層を形成する場合について
も、反応防止層を形成し、かつ導電材料層を形成してあ
るので、窒化時にもバリア層形成材料は直接下地とは反
応せず、仮に反応の可能性があってもそれは抑制され、
よってかかる反応を制御しつつ、バリア層を形成でき
る。特別複雑な工程増加も要さない。
材料となりかつその下地と反応の可能性のあるバリア層
形成材料を窒化してバリア層を形成する場合について
も、反応防止層を形成し、かつ導電材料層を形成してあ
るので、窒化時にもバリア層形成材料は直接下地とは反
応せず、仮に反応の可能性があってもそれは抑制され、
よってかかる反応を制御しつつ、バリア層を形成でき
る。特別複雑な工程増加も要さない。
【００２２】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定を受けるものではない。なお以下の
実施例は、接続孔の埋め込みと同時に配線を形成する例
を示すが、これに限られるものではなく、平面構造の下
地上に配線を形成する場合にも本発明は適用できる。ま
た以下の実施例は、下地半導体基板と金属等の配線間の
接続をとるいわゆるコンタクトホールについて本発明を
具体化したが、下層−上層配線間の接続をとるいわゆる
ヴィアホールについても同様に適用できる。
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定を受けるものではない。なお以下の
実施例は、接続孔の埋め込みと同時に配線を形成する例
を示すが、これに限られるものではなく、平面構造の下
地上に配線を形成する場合にも本発明は適用できる。ま
た以下の実施例は、下地半導体基板と金属等の配線間の
接続をとるいわゆるコンタクトホールについて本発明を
具体化したが、下層−上層配線間の接続をとるいわゆる
ヴィアホールについても同様に適用できる。
【００２３】実施例１ この実施例は、本発明を、高集積化したＳｉ系ＬＳＩ製
造の際のＡｌ系配線形成に適用したものである。
造の際のＡｌ系配線形成に適用したものである。
【００２４】この実施例では、Ｓｉ基板上のコンタクト
ホールにおけるバリアメタル系製造方法において、上層
から順にバリアメタル形成用Ｔｉ／シリサイド化ストッ
プＴｉＮ層／導電材料としてのＴｉ／（基板）の構造を
得る。これらの成膜を行った後に窒化アニール処理を行
って、ＴｉをＴｉＮとしてバリアメタルにする配線形成
方法である。上記成膜構造を用いると、窒化の際のアニ
ール処理により下層ＴｉはＴｉＳｉｘ化され低コンタク
ト抵抗化に寄与し、上層ＴｉはＴｉＮ化しバリア層にな
る。下層Ｔｉと上層Ｔｉ間にはシリサイド化ストップ層
（ＴｉＮ）が形成されているので、ＴｉＳｉｘ化するの
は下層Ｔｉのみであり、上層Ｔｉに及ぶことはない。こ
のため、ＴｉＳｉｘ層の膜厚を良好に制御した上で、厚
いＴｉＮ層が形成できる。また、特別の工程増はない。
ホールにおけるバリアメタル系製造方法において、上層
から順にバリアメタル形成用Ｔｉ／シリサイド化ストッ
プＴｉＮ層／導電材料としてのＴｉ／（基板）の構造を
得る。これらの成膜を行った後に窒化アニール処理を行
って、ＴｉをＴｉＮとしてバリアメタルにする配線形成
方法である。上記成膜構造を用いると、窒化の際のアニ
ール処理により下層ＴｉはＴｉＳｉｘ化され低コンタク
ト抵抗化に寄与し、上層ＴｉはＴｉＮ化しバリア層にな
る。下層Ｔｉと上層Ｔｉ間にはシリサイド化ストップ層
（ＴｉＮ）が形成されているので、ＴｉＳｉｘ化するの
は下層Ｔｉのみであり、上層Ｔｉに及ぶことはない。こ
のため、ＴｉＳｉｘ層の膜厚を良好に制御した上で、厚
いＴｉＮ層が形成できる。また、特別の工程増はない。
【００２５】以下本実施例を更に詳述する。図２ないし
図５を参照する。
図５を参照する。
【００２６】図２を参照する。通常のＬＳＩプロセスに
より、Ｓｉ基板１に素子形成などを行った後（符号１２
でロコス領域を示す）、ＳｉＯ2 等の層間絶縁膜１３を
成膜し、通常のフォトレジスト、ＲＩＥ工程により接続
孔２としてコンタクトホールを開口する。ここではコン
タクトホールの径は０．４μｍ、深さは０．８μｍとし
た。
より、Ｓｉ基板１に素子形成などを行った後（符号１２
でロコス領域を示す）、ＳｉＯ2 等の層間絶縁膜１３を
成膜し、通常のフォトレジスト、ＲＩＥ工程により接続
孔２としてコンタクトホールを開口する。ここではコン
タクトホールの径は０．４μｍ、深さは０．８μｍとし
た。
【００２７】次に、枚葉式ＤＣマグネトロンスパッタ装
置により、図の上から順にＴｉ５／ＴｉＮ４／Ｔｉ３を
成膜した。下層Ｔｉが導電材料層３であり、ＴｉＮがシ
リサイド化防止作用を示す反応防止層４であり、上層Ｔ
ｉが窒化によりバリア作用を呈するようになるバリア層
形成材料５であって、これらを半導体基板１上にこの順
に形成したのである。
置により、図の上から順にＴｉ５／ＴｉＮ４／Ｔｉ３を
成膜した。下層Ｔｉが導電材料層３であり、ＴｉＮがシ
リサイド化防止作用を示す反応防止層４であり、上層Ｔ
ｉが窒化によりバリア作用を呈するようになるバリア層
形成材料５であって、これらを半導体基板１上にこの順
に形成したのである。
【００２８】Ｔｉは通常のスパッタ法で、ＴｉＮは反応
性スパッタ法で成膜した。各層はそれぞれ違うスパッタ
室にて成膜することもできるが、一つのスパッタ室にて
プロセスガスの切り換えにより成膜することも可能であ
る。各層の膜厚は上層ＴｉＮ／Ｔｉ／下層Ｔｉをそれぞ
れ７０ｎｍ／２０ｎｍ／３０ｎｍとした。このようにバ
リア層形成用材料５であるＴｉを厚く形成する。
性スパッタ法で成膜した。各層はそれぞれ違うスパッタ
室にて成膜することもできるが、一つのスパッタ室にて
プロセスガスの切り換えにより成膜することも可能であ
る。各層の膜厚は上層ＴｉＮ／Ｔｉ／下層Ｔｉをそれぞ
れ７０ｎｍ／２０ｎｍ／３０ｎｍとした。このようにバ
リア層形成用材料５であるＴｉを厚く形成する。
【００２９】以下にＴｉ及びＴｉＮの成膜条件を示す。 Ｔｉ成膜条件 ＤＣパワー ４ｋＷ プロセスガス Ａｒ １００ＳＣＣＭ 圧力 ０．４Ｐａ 基板温度 １５０℃ ＴｉＮ成膜条件 ＤＣパワー ５ｋＷ プロセスガス Ａｒ／Ｎ2 ４０／７０ＳＣＣＭ 圧力 ０．４Ｐａ 基板温度 １５０℃
【００３０】次に窒化によるバリア層形成のため、本例
ではバリア層形成材料５であるＴｉの窒化アニールを行
う。これにより図４に示すように、バリア層５１として
ＴｉＮが形成された構造を得た。ここではアニールのた
めにはランプ加熱方式を用いたが、他にフォアネスアニ
ール法等を用いることも可能である。
ではバリア層形成材料５であるＴｉの窒化アニールを行
う。これにより図４に示すように、バリア層５１として
ＴｉＮが形成された構造を得た。ここではアニールのた
めにはランプ加熱方式を用いたが、他にフォアネスアニ
ール法等を用いることも可能である。
【００３１】加熱条件の一例を示す。 窒化アニール条件 温度 ８００℃ 時間 ６０ｓｅｃ． ガス雰囲気 Ｎ2 ガス雰囲気に酸素が添加される場合もある。
【００３２】図４に示す構造を得る際、シリサイド化ス
トップ層として反応防止層４であるＴｉＮがあるので、
Ｔｉ／Ｓｉ界面には適当な厚さに制御されたＴｉＳｉｘ
層３１が形成され、かつ上層にはバリア層形成材料５で
あるＴｉが窒化された十分に厚いＴｉＮバリア層５１が
形成される。
トップ層として反応防止層４であるＴｉＮがあるので、
Ｔｉ／Ｓｉ界面には適当な厚さに制御されたＴｉＳｉｘ
層３１が形成され、かつ上層にはバリア層形成材料５で
あるＴｉが窒化された十分に厚いＴｉＮバリア層５１が
形成される。
【００３３】次に、接続孔２（コンタクトホール）内へ
のプラグ形成、またはＡｌ配線７の形成等を行う。ここ
ではＡｌ高温スパッタによりホール内をＡｌ系の材料
（特にＡｌ−１ｗｔ％Ｓｉ）で埋め込み、同時にＡｌ配
線７を形成した例を示す。この場合、Ａｌ系材料の濡れ
性を向上させるため、Ａｌ系材料の下地にＴｉ層を成膜
することが好ましいので、ここではＴｉ６を膜厚１００
ｎｍで形成した。成膜条件は前記と同様である。またこ
こではＡｌ系合金としてＡｌ−１ｗｔ％Ｓｉをターゲッ
ト材に用いた。
のプラグ形成、またはＡｌ配線７の形成等を行う。ここ
ではＡｌ高温スパッタによりホール内をＡｌ系の材料
（特にＡｌ−１ｗｔ％Ｓｉ）で埋め込み、同時にＡｌ配
線７を形成した例を示す。この場合、Ａｌ系材料の濡れ
性を向上させるため、Ａｌ系材料の下地にＴｉ層を成膜
することが好ましいので、ここではＴｉ６を膜厚１００
ｎｍで形成した。成膜条件は前記と同様である。またこ
こではＡｌ系合金としてＡｌ−１ｗｔ％Ｓｉをターゲッ
ト材に用いた。
【００３４】以下にこのＡｌ系材料の成膜条件を示す。 Ａｌ−Ｓｉ成膜条件 膜厚 ６００ｎｍ 成膜速度 ０．６μｍ／ｍｉｎ． ＤＣパワー １０ｋＷ プロセスガス Ａｒ １００ＳＣＣＭ 圧力 ０．４Ｐａ 基板温度 ５００℃ Ａｌ−Ｓｉ成膜時に、ＲＦ４５０Ｖ程度の基板バイアス
が印加される場合がある。
が印加される場合がある。
【００３５】成膜後の構造を図５に示す。配線７である
Ａｌ−ＳｉとＴｉ６の界面には、Ａｌ−Ｓｉ−Ｔｉ合金
層７１が形成される。
Ａｌ−ＳｉとＴｉ６の界面には、Ａｌ−Ｓｉ−Ｔｉ合金
層７１が形成される。
【００３６】ここで、Ａｌ高温スパッタを行う代わり
に、Ａｌリフロー法、またはＣＶＤタングステンによる
ホール埋め込み等を行うことも可能である。即ち、従来
より知られている各種の配線形成手段を用いることがで
きる。
に、Ａｌリフロー法、またはＣＶＤタングステンによる
ホール埋め込み等を行うことも可能である。即ち、従来
より知られている各種の配線形成手段を用いることがで
きる。
【００３７】本実施例によれば、次のような効果がもた
らされる。 Ｔｉの窒化によるＴｉＮ形成であるので、バリア層５
１としてＴｉＮ（１１１）配向性の強い、信頼性に優れ
たＴｉＮバリアメタルが形成できる。 導電材料層３としての下層Ｔｉを独立に制御性良く形
成でき、例えば薄くできるので、Ｔｉ／Ｓｉ界面のＴｉ
Ｓｉｘ化反応膜厚を良好に制御できる。 上記の効果を得るために、工程数の増加はほとんどな
い。 バリア層５１形成時のスルートップが向上する。
らされる。 Ｔｉの窒化によるＴｉＮ形成であるので、バリア層５
１としてＴｉＮ（１１１）配向性の強い、信頼性に優れ
たＴｉＮバリアメタルが形成できる。 導電材料層３としての下層Ｔｉを独立に制御性良く形
成でき、例えば薄くできるので、Ｔｉ／Ｓｉ界面のＴｉ
Ｓｉｘ化反応膜厚を良好に制御できる。 上記の効果を得るために、工程数の増加はほとんどな
い。 バリア層５１形成時のスルートップが向上する。
【００３８】実施例２ この実施例は実施例１の変形例であり、シリサイド化ス
トップ層である反応防止層４として、ＴｉＮでなく、Ｔ
ｉＯＮを用いた例である。この実施例では、実施例１を
示した図３に対応する構造が図６に示す構造となる。即
ち、反応性防止層４が、シリサイド化ストップ層として
の機能を有するＴｉＯＮから形成される。
トップ層である反応防止層４として、ＴｉＮでなく、Ｔ
ｉＯＮを用いた例である。この実施例では、実施例１を
示した図３に対応する構造が図６に示す構造となる。即
ち、反応性防止層４が、シリサイド化ストップ層として
の機能を有するＴｉＯＮから形成される。
【００３９】この場合のＴｉＯＮの成膜条件を示す。 ＴｉＯＮ成膜条件 ＤＣパワー ５ｋＷ プロセスガス Ａｒ／Ｎ2 −６％Ｏ2 ４０／７０ＳＣＣ
Ｍ 圧力 ０．４Ｐａ 基板温度 １５０℃
Ｍ 圧力 ０．４Ｐａ 基板温度 １５０℃
【００４０】この他は実施例１と同様にし、実施例１と
同様の効果を得ることができた。
同様の効果を得ることができた。
【００４１】実施例３ 実施例１では、通常スパッタ法により、導電材料３及び
バリア層形成材料５としてのＴｉ、及び反応防止層４と
してのＴｉＮの全ての層を形成したが、これら全ての
層、または一部の層をコリメートスパッタ法により成膜
することも可能であり、この実施例ではコリメータスパ
ッタ法を採用した。
バリア層形成材料５としてのＴｉ、及び反応防止層４と
してのＴｉＮの全ての層を形成したが、これら全ての
層、または一部の層をコリメートスパッタ法により成膜
することも可能であり、この実施例ではコリメータスパ
ッタ法を採用した。
【００４２】本実施例における成膜条件を以下に示す。 Ｔｉ成膜条件 ＤＣパワー ８ｋＷ プロセスガス Ａｒ １００ＳＣＣＭ 圧力 ０．４Ｐａ 基板温度 １５０℃ ＴｉＮ成膜条件 ＤＣパワー ８ｋＷ プロセスガス Ａｒ／Ｎ2 ４０／７０ＳＣＣＭ 圧力 ０．４Ｐａ 基板温度 １５０℃
【００４３】ここでＴｉＮの膜厚は２０ｎｍと非常に薄
いので、ＴｉＮ反応性スパッタの低成膜速度に起因する
スループットの低下はほとんど問題とならない。
いので、ＴｉＮ反応性スパッタの低成膜速度に起因する
スループットの低下はほとんど問題とならない。
【００４４】よって、本実施例からもコリメータスパッ
タ法を用いる場合、特に本発明が有効であることがわか
る。
タ法を用いる場合、特に本発明が有効であることがわか
る。
【００４５】実施例４ 実施例２では、通常スパッタ法により、導電材料３及び
バリア層形成材料５としてのＴｉ、及び反応防止層４と
してのＴｉＯＮの全ての層を形成したが、これら全ての
層、または一部の層をコリメートスパッタ法により成膜
することも可能であり、この実施例ではコリメータスパ
ッタ法を採用した。
バリア層形成材料５としてのＴｉ、及び反応防止層４と
してのＴｉＯＮの全ての層を形成したが、これら全ての
層、または一部の層をコリメートスパッタ法により成膜
することも可能であり、この実施例ではコリメータスパ
ッタ法を採用した。
【００４６】本実施例における成膜条件を以下に示す。 Ｔｉ成膜条件 ＤＣパワー ８ｋＷ プロセスガス Ａｒ １００ＳＣＣＭ 圧力 ０．４Ｐａ 基板温度 １５０℃ ＴｉＯＮ成膜条件 ＤＣパワー ８ｋＷ プロセスガス Ａｒ／Ｎ2 −６％Ｏ2 ４０／７０ＳＣＣ
Ｍ 圧力 ０．４Ｐａ 基板温度 １５０℃
Ｍ 圧力 ０．４Ｐａ 基板温度 １５０℃
【００４７】実施例３と同様、ここでＴｉＯＮの膜厚は
２０ｎｍと非常に薄いので、ＴｉＯＮ反応性スパッタの
低成膜速度に起因するスループットの低下はほとんど問
題とならず、実施例３と同じく、生産上有利である。
２０ｎｍと非常に薄いので、ＴｉＯＮ反応性スパッタの
低成膜速度に起因するスループットの低下はほとんど問
題とならず、実施例３と同じく、生産上有利である。
【００４８】よって、この実施例からもコリメータスパ
ッタ法を用いる場合、特に本発明が有効であることがわ
かる。
ッタ法を用いる場合、特に本発明が有効であることがわ
かる。
【００４９】実施例５ 上述した各実施例では、反応防止層４であるシリサイド
化ストップ層として、ＴｉＮまたはＴｉＯＮを用いてい
る。このシリサイド化ストップ層として、ＴｉＯx を用
いることも可能である。本実施例はこの構成をとったも
のであり、バリアメタルの成膜構造としては、Ｔｉ／Ｔ
ｉＯx ／Ｔｉとなる。この形成方法は以下のとおりであ
る。
化ストップ層として、ＴｉＮまたはＴｉＯＮを用いてい
る。このシリサイド化ストップ層として、ＴｉＯx を用
いることも可能である。本実施例はこの構成をとったも
のであり、バリアメタルの成膜構造としては、Ｔｉ／Ｔ
ｉＯx ／Ｔｉとなる。この形成方法は以下のとおりであ
る。
【００５０】図７に示すように、枚葉式ＤＣマグネトロ
ンスパッタ装置により、導電材料層３としてＴｉを５０
ｎｍ成膜する。条件は実施例１と同様である。
ンスパッタ装置により、導電材料層３としてＴｉを５０
ｎｍ成膜する。条件は実施例１と同様である。
【００５１】次にこの基板を一旦大気に開放し、図８に
示すようにＴｉ表面を酸化してここをＴｉＯx 層として
反応防止（シリサイド化防止）層４とする。
示すようにＴｉ表面を酸化してここをＴｉＯx 層として
反応防止（シリサイド化防止）層４とする。
【００５２】次に再度スパッタ法により、バリア層形成
材料５としてＴｉを７０ｎｍ成膜する。これにより図９
の構造を得る。
材料５としてＴｉを７０ｎｍ成膜する。これにより図９
の構造を得る。
【００５３】次に窒化アニール処理を行う（図１０）。
条件は実施例１と同様である。これによりバリア層５１
としてＴｉＮ層を有する図１０の構造を得る。
条件は実施例１と同様である。これによりバリア層５１
としてＴｉＮ層を有する図１０の構造を得る。
【００５４】本実施例においては、ＴｉＯx 層がシリサ
イド化ストップ層となり、実施例１と同様な良好なＴｉ
ＳｉｘおよびＴｉＮ層が形成可能である。
イド化ストップ層となり、実施例１と同様な良好なＴｉ
ＳｉｘおよびＴｉＮ層が形成可能である。
【００５５】なおここで、Ｔｉ表面にＴｉＯx 層を形成
する方法として、上記大気開放する代わりに、Ｔｉを成
膜後スパッタ室に酸素ガスを導入する方法も可能であ。
また、マルチチャンバースパッタ装置において、酸素ガ
ス導入室を専用に１室設け、Ｔｉ成膜後にこの酸素ガス
導入室に基板を搬送し、酸化処理を行うことも可能であ
る。これにより、スパッタ装置で２回Ｔｉを成膜する必
要が無くなり、スループットが向上する。
する方法として、上記大気開放する代わりに、Ｔｉを成
膜後スパッタ室に酸素ガスを導入する方法も可能であ。
また、マルチチャンバースパッタ装置において、酸素ガ
ス導入室を専用に１室設け、Ｔｉ成膜後にこの酸素ガス
導入室に基板を搬送し、酸化処理を行うことも可能であ
る。これにより、スパッタ装置で２回Ｔｉを成膜する必
要が無くなり、スループットが向上する。
【００５６】
【発明の効果】本発明は、上記の如く、Ｔｉ等窒化によ
りバリア層となり得る材料を直接窒化てバリア層とする
配線形成方法において、窒化と同時に生じる反応即ち例
えばシリサイド化反応を良好に制御することが可能であ
り、しかもプロセス工程数を増加させないという効果が
もたらされる。
りバリア層となり得る材料を直接窒化てバリア層とする
配線形成方法において、窒化と同時に生じる反応即ち例
えばシリサイド化反応を良好に制御することが可能であ
り、しかもプロセス工程数を増加させないという効果が
もたらされる。
【図１】本発明の構成を示す工程図である。
【図２】実施例１の工程を順に断面図で示すものであ
る。（１）。
る。（１）。
【図３】実施例１の工程を順に断面図で示すものであ
る。（２）。
る。（２）。
【図４】実施例１の工程を順に断面図で示すものであ
る。（３）。
る。（３）。
【図５】実施例１の工程を順に断面図で示すものであ
る。（４）。
る。（４）。
【図６】実施例２の工程を示す図である。
【図７】実施例５の工程を順に断面図で示すものであ
る。（１）。
る。（１）。
【図８】実施例５の工程を順に断面図で示すものであ
る。（２）。
る。（２）。
【図９】実施例５の工程を順に断面図で示すものであ
る。（３）。
る。（３）。
【図１０】実施例５の工程を順に断面図で示すものであ
る。（４）。
る。（４）。
【図１１】従来技術（１）を示す図である。
【図１２】従来技術（２）とその問題点を示す図である
（１）。
（１）。
【図１３】従来技術（２）とその問題点を示す図であ
る。（２）。
る。（２）。
Ｉ 導電材料層（Ｔｉ等のシリサイド化供給源となる
材料等）、反応防止層（ＴｉＮ等のシリサイド化ストッ
プ層等）、バリア層形成材料（Ｔｉ等）の半導体基板上
へのこの順での形成工程 ＩＩ バリア形成用窒化処理（Ｔｉ等の窒化によるＴｉ
Ｎ化等）工程 １ 半導体基板（Ｓｉ基板） ２ 接続孔（コンタクトホール） ３ 導電材料層（Ｔｉ） ４ 反応防止（シリサイド化防止層（ＴｉＮ，ＴｉＯ
Ｎ） ５ バリア層形成材料（Ｔｉ） ５１ バリア層（ＴｉＮ） ６ Ａｌ系材料の濡れ性を向上させる層（Ｔｉ） ７ 配線（Ａｌ系配線）
材料等）、反応防止層（ＴｉＮ等のシリサイド化ストッ
プ層等）、バリア層形成材料（Ｔｉ等）の半導体基板上
へのこの順での形成工程 ＩＩ バリア形成用窒化処理（Ｔｉ等の窒化によるＴｉ
Ｎ化等）工程 １ 半導体基板（Ｓｉ基板） ２ 接続孔（コンタクトホール） ３ 導電材料層（Ｔｉ） ４ 反応防止（シリサイド化防止層（ＴｉＮ，ＴｉＯ
Ｎ） ５ バリア層形成材料（Ｔｉ） ５１ バリア層（ＴｉＮ） ６ Ａｌ系材料の濡れ性を向上させる層（Ｔｉ） ７ 配線（Ａｌ系配線）
Claims (5)
- 【請求項１】半導体基板上に、配線と、該配線とその下
地との相互作用を抑制するバリア層とを有する構造の配
線の形成方法であって、 前記バリア層は窒化によりバリア作用を示す材料となり
かつその下地と反応の可能性のあるバリア層形成材料を
窒化して形成するものである場合に、 導電材料層、反応防止層、バリア層形成材料を半導体基
板上にこの順に形成した後、 バリア層形成用窒化処理を行うことを特徴とする配線の
形成方法。 - 【請求項２】前記バリア層形成材料が、Ｔｉであること
を特徴とする請求項１に記載の配線の形成方法。 - 【請求項３】前記反応防止層がＴｉ化合物であることを
特徴とする請求項２に記載の配線の形成方法。 - 【請求項４】前記Ｔｉ化合物がＴｉＮ，ＴｉＯＮ，また
はＴｉＯｘであることを特徴とする請求項３に記載の配
線の形成方法。 - 【請求項５】前記導電材料層がシリコン基板上に形成さ
れるものであり、かつシリサイド化供給源となる材料か
ら成る層であることを特徴とする請求項１ないし４のい
ずれかに記載の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294026A JPH07130850A (ja) | 1993-10-29 | 1993-10-29 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294026A JPH07130850A (ja) | 1993-10-29 | 1993-10-29 | 配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130850A true JPH07130850A (ja) | 1995-05-19 |
Family
ID=17802304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294026A Pending JPH07130850A (ja) | 1993-10-29 | 1993-10-29 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130850A (ja) |
-
1993
- 1993-10-29 JP JP5294026A patent/JPH07130850A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JPH1174272A (ja) | 半導体素子の金属配線形成方法 | |
| JPH0529254A (ja) | 配線形成方法 | |
| US6048788A (en) | Method of fabricating metal plug | |
| JPH08288392A (ja) | コンタクトホールのプラグ形成方法 | |
| US5763948A (en) | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP2000049162A (ja) | 半導体装置の製造方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JP2001284358A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| JPH07130850A (ja) | 配線の形成方法 | |
| JP3694512B2 (ja) | 半導体装置の製造方法 | |
| JPH05144951A (ja) | 配線形成方法 | |
| JP2805663B2 (ja) | 配線形成方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JP3650561B2 (ja) | 半導体装置の製造方法 | |
| JPH04290425A (ja) | 耐熱性配線の形成方法 | |
| JPH05160068A (ja) | 半導体装置の製造方法 |