JPH07131160A - 電子部品搭載用多層基板の製造方法 - Google Patents
電子部品搭載用多層基板の製造方法Info
- Publication number
- JPH07131160A JPH07131160A JP5301170A JP30117093A JPH07131160A JP H07131160 A JPH07131160 A JP H07131160A JP 5301170 A JP5301170 A JP 5301170A JP 30117093 A JP30117093 A JP 30117093A JP H07131160 A JPH07131160 A JP H07131160A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- multilayer
- electronic component
- layer circuit
- multilayer board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 66
- 238000007747 plating Methods 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 総厚みを薄くすることができ,かつ電子部品
搭載用の搭載部の損傷がない,電子部品搭載用多層基板
の製造方法を提供すること。 【構成】 多層板7に設けられた電子部品搭載用の搭載
穴70と,多層板7の内部に設けた内層回路51と,多
層板7の外部に設けた外層回路52とを有する電子部品
搭載用多層基板10の製造方法である。まず,複数枚の
絶縁基板71〜73に内層回路51と電子部品搭載用の
開口部710〜730とを形成する。次いで,上記複数
枚の絶縁基板を積層,固定して,電子部品搭載用の搭載
穴70を有する多層板7を形成する。次いで,多層板7
の下部及び上部の最外層の開口部710,730を閉塞
部材11,12により閉塞する。次に,多層板7の表面
に外層回路52を形成する。次に,多層板7から閉塞部
材11,12を除去する。
搭載用の搭載部の損傷がない,電子部品搭載用多層基板
の製造方法を提供すること。 【構成】 多層板7に設けられた電子部品搭載用の搭載
穴70と,多層板7の内部に設けた内層回路51と,多
層板7の外部に設けた外層回路52とを有する電子部品
搭載用多層基板10の製造方法である。まず,複数枚の
絶縁基板71〜73に内層回路51と電子部品搭載用の
開口部710〜730とを形成する。次いで,上記複数
枚の絶縁基板を積層,固定して,電子部品搭載用の搭載
穴70を有する多層板7を形成する。次いで,多層板7
の下部及び上部の最外層の開口部710,730を閉塞
部材11,12により閉塞する。次に,多層板7の表面
に外層回路52を形成する。次に,多層板7から閉塞部
材11,12を除去する。
Description
【0001】
【産業上の利用分野】本発明は,総厚みを薄くすること
ができ,かつ電子部品搭載用の搭載部の損傷がない,電
子部品搭載用多層基板の製造方法に関する。
ができ,かつ電子部品搭載用の搭載部の損傷がない,電
子部品搭載用多層基板の製造方法に関する。
【0002】
【従来技術】近年,半導体チップ等と称される電子部品
は,その集積度が非常に密になってきており,これを実
装するためのプリント配線板も高密度化しなければなら
なくなってきている。このような実状に対処するために
開発されたのが,電子部品搭載用多層基板である。この
電子部品搭載用多層基板としては,従来,例えば図1
9,図20に示すものがある。
は,その集積度が非常に密になってきており,これを実
装するためのプリント配線板も高密度化しなければなら
なくなってきている。このような実状に対処するために
開発されたのが,電子部品搭載用多層基板である。この
電子部品搭載用多層基板としては,従来,例えば図1
9,図20に示すものがある。
【0003】上記電子部品搭載用多層基板900は,両
図に示すごとく,最上層絶縁基板901と絶縁基板90
2,903,904とからなる多層板9と,該多層板9
の略中央部に設けられた電子部品搭載用の搭載穴91と
を有している。最上層絶縁基板901及び各絶縁基板9
02〜904は,接着層94を交互に積層した後加圧接
着することにより多層板9を形成している。上記多層板
9の内部には内層回路95が,またその外部には外層回
路96が形成されている。
図に示すごとく,最上層絶縁基板901と絶縁基板90
2,903,904とからなる多層板9と,該多層板9
の略中央部に設けられた電子部品搭載用の搭載穴91と
を有している。最上層絶縁基板901及び各絶縁基板9
02〜904は,接着層94を交互に積層した後加圧接
着することにより多層板9を形成している。上記多層板
9の内部には内層回路95が,またその外部には外層回
路96が形成されている。
【0004】搭載穴91は,最上層絶縁基板901及び
絶縁基板902〜904に穿設された開口部921,9
22,923,924よりなる。開口部921〜924
は,上方に位置するに従って順次大きくしてある。開口
部921の上端には,搭載部91を封止する封止樹脂の
流れ止めを行うための開口段部931が形成されてい
る。最下部の開口部924は,上方のみに開口してい
る。
絶縁基板902〜904に穿設された開口部921,9
22,923,924よりなる。開口部921〜924
は,上方に位置するに従って順次大きくしてある。開口
部921の上端には,搭載部91を封止する封止樹脂の
流れ止めを行うための開口段部931が形成されてい
る。最下部の開口部924は,上方のみに開口してい
る。
【0005】次に,上記電子部品搭載用多層基板900
の製造方法について,図21〜図24を用いて,説明す
る。まず,図21に示すごとく,最上層絶縁基板90
1,及び絶縁基板902〜904を準備する。次いで,
絶縁基板902〜904の略中央部に,各々開口部92
2〜924を形成する。開口部922,923は,絶縁
基板902,903を貫通させる。開口部924は,絶
縁基板904の上方のみに開口させる。次いで,絶縁基
板902,903の表側面には内層回路95を形成す
る。基板904の表側面には内層回路95を形成し,ま
たその裏側面には銅箔960を被覆させておく。
の製造方法について,図21〜図24を用いて,説明す
る。まず,図21に示すごとく,最上層絶縁基板90
1,及び絶縁基板902〜904を準備する。次いで,
絶縁基板902〜904の略中央部に,各々開口部92
2〜924を形成する。開口部922,923は,絶縁
基板902,903を貫通させる。開口部924は,絶
縁基板904の上方のみに開口させる。次いで,絶縁基
板902,903の表側面には内層回路95を形成す
る。基板904の表側面には内層回路95を形成し,ま
たその裏側面には銅箔960を被覆させておく。
【0006】また,最上層絶縁基板901には,上記開
口部922〜924に対向する対向部分に,薄板状の開
口用凹部93を形成する。この開口用凹部93は,突起
部933と溝部932とからなる。上記突起部933
は,最上層絶縁基板901の厚みTよりも薄く,薄板状
の厚みUを有している。また,溝部932は,突起部9
33の外周に形成され,最上層絶縁基板901の表面に
向かって凹んでいる。また,最上層絶縁基板901の表
側面には銅箔960により被覆させておく。
口部922〜924に対向する対向部分に,薄板状の開
口用凹部93を形成する。この開口用凹部93は,突起
部933と溝部932とからなる。上記突起部933
は,最上層絶縁基板901の厚みTよりも薄く,薄板状
の厚みUを有している。また,溝部932は,突起部9
33の外周に形成され,最上層絶縁基板901の表面に
向かって凹んでいる。また,最上層絶縁基板901の表
側面には銅箔960により被覆させておく。
【0007】次に,上記絶縁基板902〜904を,接
着材94を介在させて積層する。次いで,最上層絶縁基
板901の裏側面に接着材94を配置する。次いで,こ
の最上層絶縁基板901を,上記開口部922〜924
に対向するように位置決めする。次いで,上記最上層絶
縁基板901,及び上記絶縁基板902〜904を加圧
し,接着する。これにより,図22に示すごとく,開口
部922〜924と開口用凹部93とからなる搭載穴9
1が形成されると共に,4枚の絶縁基板からなる多層板
9が得られる。
着材94を介在させて積層する。次いで,最上層絶縁基
板901の裏側面に接着材94を配置する。次いで,こ
の最上層絶縁基板901を,上記開口部922〜924
に対向するように位置決めする。次いで,上記最上層絶
縁基板901,及び上記絶縁基板902〜904を加圧
し,接着する。これにより,図22に示すごとく,開口
部922〜924と開口用凹部93とからなる搭載穴9
1が形成されると共に,4枚の絶縁基板からなる多層板
9が得られる。
【0008】次に,図23に示すごとく,多層板9の表
側面及び裏側面に,エッチング溶液を用いて,外層回路
96を形成する。このとき,外層回路96を形成するに
際して,最上層絶縁基板901に搭載部91を閉塞する
蓋状の突起部933が形成されている。そのため,搭載
部91はエッチング溶液により浸食されない。次に,図
24に示すごとく,開口用凹部93の周辺部を切断し
て,該開口用凹部93を除去する。これにより,図1
9,図20に示すごとく,最上層絶縁基板901に開口
部921及び開口段部931が形成される。また,搭載
穴91を多層板9の上方に開口させて,電子部品搭載用
多層基板900が得られる。
側面及び裏側面に,エッチング溶液を用いて,外層回路
96を形成する。このとき,外層回路96を形成するに
際して,最上層絶縁基板901に搭載部91を閉塞する
蓋状の突起部933が形成されている。そのため,搭載
部91はエッチング溶液により浸食されない。次に,図
24に示すごとく,開口用凹部93の周辺部を切断し
て,該開口用凹部93を除去する。これにより,図1
9,図20に示すごとく,最上層絶縁基板901に開口
部921及び開口段部931が形成される。また,搭載
穴91を多層板9の上方に開口させて,電子部品搭載用
多層基板900が得られる。
【0009】
【解決しようとする課題】しかしながら,上記電子部品
搭載用多層基板の製造方法においては,最上層絶縁基板
901は,突起部933の厚みを確保するために,板厚
を厚くする必要がある。そのため,電子部品搭載用多層
基板900の総厚みが厚くなる。それ故,最外層絶縁基
板の材料をその分多く必要とし,製造コストが高くな
る。また,近年の小型化の要望に応える電子部品搭載用
多層基板を製造することが困難である。本発明はかかる
従来の問題点に鑑み,総厚みを薄くすることができ,か
つ電子部品搭載用の搭載部の損傷がない,電子部品搭載
用多層基板の製造方法を提供しようとするものである。
搭載用多層基板の製造方法においては,最上層絶縁基板
901は,突起部933の厚みを確保するために,板厚
を厚くする必要がある。そのため,電子部品搭載用多層
基板900の総厚みが厚くなる。それ故,最外層絶縁基
板の材料をその分多く必要とし,製造コストが高くな
る。また,近年の小型化の要望に応える電子部品搭載用
多層基板を製造することが困難である。本発明はかかる
従来の問題点に鑑み,総厚みを薄くすることができ,か
つ電子部品搭載用の搭載部の損傷がない,電子部品搭載
用多層基板の製造方法を提供しようとするものである。
【0010】
【課題の解決手段】本発明は,複数の絶縁基板を積層し
てなる多層板と,該多層板に設けられた電子部品搭載用
の搭載穴と,上記多層板の内部及び外部に各々設けた内
層回路及び外層回路とを有する電子部品搭載用多層基板
を製造する方法であって,(1)複数枚の絶縁基板に必
要に応じて内層回路を形成し,電子部品搭載用の開口部
を形成し,(2)上記複数枚の絶縁基板を積層,固定し
て,電子部品搭載用の搭載穴と内層回路とを有する多層
板を形成し,(3)該多層板における上部及び下部ある
いは片側のみに位置する最外層の開口部をそれぞれ閉塞
部材により閉塞し,(4)上記多層板の表面に外層回路
を形成し,(5)その後,上記多層板上から閉塞部材を
除去することを特徴とする電子部品搭載用多層基板の製
造方法にある。
てなる多層板と,該多層板に設けられた電子部品搭載用
の搭載穴と,上記多層板の内部及び外部に各々設けた内
層回路及び外層回路とを有する電子部品搭載用多層基板
を製造する方法であって,(1)複数枚の絶縁基板に必
要に応じて内層回路を形成し,電子部品搭載用の開口部
を形成し,(2)上記複数枚の絶縁基板を積層,固定し
て,電子部品搭載用の搭載穴と内層回路とを有する多層
板を形成し,(3)該多層板における上部及び下部ある
いは片側のみに位置する最外層の開口部をそれぞれ閉塞
部材により閉塞し,(4)上記多層板の表面に外層回路
を形成し,(5)その後,上記多層板上から閉塞部材を
除去することを特徴とする電子部品搭載用多層基板の製
造方法にある。
【0011】本発明において最も注目すべきことは,上
記多層板の最外層における,上部及び下部あるいは片側
のみに位置する開口部を閉塞部材により閉塞した状態
で,多層板の表面に外層回路を形成し,その後閉塞部材
を除去することである。上記多層板の最外層とは,多層
板の搭載穴が開口している側をいう。搭載穴が多層板の
表裏両面に開口している場合には多層板の表裏両面をい
い,また搭載穴が多層板の片面側だけに開口している場
合にはその片側の表面をいう。
記多層板の最外層における,上部及び下部あるいは片側
のみに位置する開口部を閉塞部材により閉塞した状態
で,多層板の表面に外層回路を形成し,その後閉塞部材
を除去することである。上記多層板の最外層とは,多層
板の搭載穴が開口している側をいう。搭載穴が多層板の
表裏両面に開口している場合には多層板の表裏両面をい
い,また搭載穴が多層板の片面側だけに開口している場
合にはその片側の表面をいう。
【0012】上記多層板の最外層の開口部には,該開口
部の内部方向に突出した凸部を設け,該凸部の上に上記
閉塞部材を載置することもできる。上記閉塞部材は,多
層板の最外層に載置される。このとき,閉塞部材を上記
開口部の上に固定するために,接着材を用いることもで
きる。上記閉塞部材は,外層回路を形成する際のメッキ
液,エッチング液等に耐え得る材質であることが好まし
い。かかる閉塞部材としては,例えば,テープ状のフィ
ルム,或いは上記絶縁基板として用いた樹脂基板等があ
る。
部の内部方向に突出した凸部を設け,該凸部の上に上記
閉塞部材を載置することもできる。上記閉塞部材は,多
層板の最外層に載置される。このとき,閉塞部材を上記
開口部の上に固定するために,接着材を用いることもで
きる。上記閉塞部材は,外層回路を形成する際のメッキ
液,エッチング液等に耐え得る材質であることが好まし
い。かかる閉塞部材としては,例えば,テープ状のフィ
ルム,或いは上記絶縁基板として用いた樹脂基板等があ
る。
【0013】上記閉塞部材は,多層板の表面に外層回路
を形成した後に,多層板から切除或いは剥離等により除
去する。また,上記凸部を設けた開口部から閉塞部材を
除去する場合にも,最外層の上記凸部,または開口部壁
面をルーター加工等により切欠してもよい。また,開口
部壁面を切欠することなく,上記凸部のみをルーター加
工等により切断してもよい。
を形成した後に,多層板から切除或いは剥離等により除
去する。また,上記凸部を設けた開口部から閉塞部材を
除去する場合にも,最外層の上記凸部,または開口部壁
面をルーター加工等により切欠してもよい。また,開口
部壁面を切欠することなく,上記凸部のみをルーター加
工等により切断してもよい。
【0014】上記外層回路は,例えば,多層板の上面及
び下面の全体にメッキ膜を形成し,次いでエッチング処
理することにより形成する。上記絶縁基板としては,ガ
ラス・エポキシ基板,ガラスポリイミド基板,ガラスト
リアジン基板等を用いる。上記複数枚の絶縁基板を積層
固定するに当たっては,例えば,各絶縁基板の間にプリ
プレグ等の接着材を介在させて,これらを積層し,熱圧
着する。また,絶縁基板の表面に接着材を塗布又は印刷
して,各絶縁基板を接着してもよい。
び下面の全体にメッキ膜を形成し,次いでエッチング処
理することにより形成する。上記絶縁基板としては,ガ
ラス・エポキシ基板,ガラスポリイミド基板,ガラスト
リアジン基板等を用いる。上記複数枚の絶縁基板を積層
固定するに当たっては,例えば,各絶縁基板の間にプリ
プレグ等の接着材を介在させて,これらを積層し,熱圧
着する。また,絶縁基板の表面に接着材を塗布又は印刷
して,各絶縁基板を接着してもよい。
【0015】
【作用及び効果】本発明の製造方法においては,外層回
路形成後に全て除去する閉塞部材を用いて,多層板の開
口部を閉塞している。そのため,絶縁基板の厚みは,閉
塞部材の厚みに制約されることなく,極力薄くすること
ができる。従って,電子部品搭載用多層基板の総厚みを
薄くすることができる。
路形成後に全て除去する閉塞部材を用いて,多層板の開
口部を閉塞している。そのため,絶縁基板の厚みは,閉
塞部材の厚みに制約されることなく,極力薄くすること
ができる。従って,電子部品搭載用多層基板の総厚みを
薄くすることができる。
【0016】また,多層板の開口部を,閉塞部材により
閉塞した状態で,多層板の表面に外層回路を形成してい
る。そのため,電子部品搭載用の搭載部をメッキ液及び
エッチング液と接触させることなく,外層回路を形成す
ることができる。従って,搭載部の損傷を防止すること
ができる。本発明によれば,総厚みを薄くすることがで
き,かつ電子部品搭載用の搭載部の損傷がない,電子部
品搭載用多層基板の製造方法を提供することができる。
閉塞した状態で,多層板の表面に外層回路を形成してい
る。そのため,電子部品搭載用の搭載部をメッキ液及び
エッチング液と接触させることなく,外層回路を形成す
ることができる。従って,搭載部の損傷を防止すること
ができる。本発明によれば,総厚みを薄くすることがで
き,かつ電子部品搭載用の搭載部の損傷がない,電子部
品搭載用多層基板の製造方法を提供することができる。
【0017】
【実施例】実施例1 本発明の実施例につき,図1〜図10に示すごとく,電
子部品搭載用多層基板の製造方法について説明する。本
例の電子部品搭載用多層基板10は,図1に示すごと
く,複数の絶縁基板71,72,73を積層してなる多
層板7と,該多層板7に設けられた電子部品搭載用の搭
載穴70と,多層板7の内部に設けた内層回路51と,
多層板7の外部に設けた外層回路52とを有している。
子部品搭載用多層基板の製造方法について説明する。本
例の電子部品搭載用多層基板10は,図1に示すごと
く,複数の絶縁基板71,72,73を積層してなる多
層板7と,該多層板7に設けられた電子部品搭載用の搭
載穴70と,多層板7の内部に設けた内層回路51と,
多層板7の外部に設けた外層回路52とを有している。
【0018】上記搭載穴70は,絶縁基板71,72,
73に穿設された開口部710,720,730からな
り,その下部には放熱板56が設けられている。上記開
口部710の壁面は金属メッキ膜53により覆われてい
る。上記放熱板56は,開口部710の裏側面の周辺部
に,接着材62により接着されている。
73に穿設された開口部710,720,730からな
り,その下部には放熱板56が設けられている。上記開
口部710の壁面は金属メッキ膜53により覆われてい
る。上記放熱板56は,開口部710の裏側面の周辺部
に,接着材62により接着されている。
【0019】放熱板56の表側面には,電子部品3を搭
載するためのパッド55が形成されている。電子部品3
は,内層回路51及び外層回路52と,ワイヤー30に
より電気的に接続されている。上記絶縁基板71〜73
は,その間に接着材61を介して,多層板7を構成して
いる。
載するためのパッド55が形成されている。電子部品3
は,内層回路51及び外層回路52と,ワイヤー30に
より電気的に接続されている。上記絶縁基板71〜73
は,その間に接着材61を介して,多層板7を構成して
いる。
【0020】絶縁基板71〜73は,ガラスエポキシ基
板である。内層回路51及び外層回路52は,銅,ニッ
ケル,又は/及び金からなる。接着材61としては,プ
リプレグを用いている。
板である。内層回路51及び外層回路52は,銅,ニッ
ケル,又は/及び金からなる。接着材61としては,プ
リプレグを用いている。
【0021】次に,上記電子部品搭載用多層基板10の
製造方法について説明する。まず,図2に示すごとく,
最下層となる絶縁基板71に,ザグリ加工により,上方
にのみ開口した凹形状の開口部710を形成し,開口部
710の裏側面には底部715を設けておく。次に,図
3に示すごとく,絶縁基板71に金属メッキ処理及びエ
ッチング処理を行い,その表側面に内層回路51を形成
するとともに,開口部710及び底部の壁面には金属メ
ッキ膜53を被覆する。
製造方法について説明する。まず,図2に示すごとく,
最下層となる絶縁基板71に,ザグリ加工により,上方
にのみ開口した凹形状の開口部710を形成し,開口部
710の裏側面には底部715を設けておく。次に,図
3に示すごとく,絶縁基板71に金属メッキ処理及びエ
ッチング処理を行い,その表側面に内層回路51を形成
するとともに,開口部710及び底部の壁面には金属メ
ッキ膜53を被覆する。
【0022】次に,図3に示すA−A線に沿って,開口
部710の底部715を一部残した状態で,底部715
の中心部を中抜きする。これにより,図4に示すごと
く,開口部710が絶縁基板71の両面に開口するとと
もに,開口部710の内部方向に突出した凸部716が
形成される。次に,図5に示すごとく,上記凸部716
の裏側面に,開口部710とほぼ同形状の閉塞部材11
を載置し,接着固定し,開口部710の裏側面を完全に
閉塞する。閉塞部材11としては,ガラスエポキシ基板
を用いた。
部710の底部715を一部残した状態で,底部715
の中心部を中抜きする。これにより,図4に示すごと
く,開口部710が絶縁基板71の両面に開口するとと
もに,開口部710の内部方向に突出した凸部716が
形成される。次に,図5に示すごとく,上記凸部716
の裏側面に,開口部710とほぼ同形状の閉塞部材11
を載置し,接着固定し,開口部710の裏側面を完全に
閉塞する。閉塞部材11としては,ガラスエポキシ基板
を用いた。
【0023】次に,図6に示すごとく,絶縁基板73に
ついて,上記絶縁基板71と同様にして,開口部730
と凸部736とを形成する。また,凸部736の上に,
ガラスエポキシ基板からなる閉塞部材12を載置し,固
定する。また,絶縁基板72に,該絶縁基板72を貫通
する開口部720を形成する。また,絶縁基板72の表
側面に内層回路51を形成する。
ついて,上記絶縁基板71と同様にして,開口部730
と凸部736とを形成する。また,凸部736の上に,
ガラスエポキシ基板からなる閉塞部材12を載置し,固
定する。また,絶縁基板72に,該絶縁基板72を貫通
する開口部720を形成する。また,絶縁基板72の表
側面に内層回路51を形成する。
【0024】次に,上記絶縁基板71,72,73を,
接着材61を介在させて積層し,これらを熱圧着する。
これにより,図7に示すごとく,開口部710,72
0,730からなる搭載穴70と内層回路51とを有す
る多層板7が得られる。この搭載穴70は,多層板7に
おける上部の絶縁基板73と下部の絶縁基板71の開口
部730,710において,閉塞部材11,12により
閉塞される。
接着材61を介在させて積層し,これらを熱圧着する。
これにより,図7に示すごとく,開口部710,72
0,730からなる搭載穴70と内層回路51とを有す
る多層板7が得られる。この搭載穴70は,多層板7に
おける上部の絶縁基板73と下部の絶縁基板71の開口
部730,710において,閉塞部材11,12により
閉塞される。
【0025】次に,図8に示すごとく,多層板7をメッ
キ液に浸漬し,電解法又は無電解法により,多層板7の
表側面及び裏側面に金属メッキ膜5を施す。次いで,多
層板7の表面にパターン形成用のエッチングレジスト膜
を形成し,これをエッチング溶液に浸漬し,図9に示す
ごとく,上記金属メッキ膜から外層回路52を形成す
る。
キ液に浸漬し,電解法又は無電解法により,多層板7の
表側面及び裏側面に金属メッキ膜5を施す。次いで,多
層板7の表面にパターン形成用のエッチングレジスト膜
を形成し,これをエッチング溶液に浸漬し,図9に示す
ごとく,上記金属メッキ膜から外層回路52を形成す
る。
【0026】次いで,ルーター加工により,図9に示す
C−C線に沿って,上下両方向から凸部716,736
を切断する。これにより,図10に示すごとく,凸部7
16,736に固定されていた閉塞部材11,12が多
層板7から除去される。そして,多層板70の両面側に
開口した電子部品搭載用の搭載穴70が形成される。そ
の後,搭載穴70の下部周辺部に接着材を介在させて放
熱板を接着する。これにより,図1に示す電子部品搭載
用多層基板10が得られる。
C−C線に沿って,上下両方向から凸部716,736
を切断する。これにより,図10に示すごとく,凸部7
16,736に固定されていた閉塞部材11,12が多
層板7から除去される。そして,多層板70の両面側に
開口した電子部品搭載用の搭載穴70が形成される。そ
の後,搭載穴70の下部周辺部に接着材を介在させて放
熱板を接着する。これにより,図1に示す電子部品搭載
用多層基板10が得られる。
【0027】次に,本例の作用効果について説明する。
本例の電子部品搭載用多層基板10の製造方法において
は,図7に示すごとく,閉塞部材11,12によって,
多層板7の搭載穴70を形成するための開口部710〜
730を閉塞し,外層回路形成後に閉塞部材11,12
を全て除去する。そのため,絶縁基板71〜73の厚み
は,閉塞部材11,12の厚みに制約されることなく,
極力薄くすることができる。従って,電子部品搭載用多
層基板10の総厚みを薄くすることができる。
本例の電子部品搭載用多層基板10の製造方法において
は,図7に示すごとく,閉塞部材11,12によって,
多層板7の搭載穴70を形成するための開口部710〜
730を閉塞し,外層回路形成後に閉塞部材11,12
を全て除去する。そのため,絶縁基板71〜73の厚み
は,閉塞部材11,12の厚みに制約されることなく,
極力薄くすることができる。従って,電子部品搭載用多
層基板10の総厚みを薄くすることができる。
【0028】また,多層板7の搭載穴70を上記閉塞部
材により閉塞した状態で,多層板7の表面に外層回路5
2を形成している。そのため,搭載穴70をメッキ液及
びエッチング液と接触させることなく,外層回路52を
形成することができる。従って,搭載部70の損傷を防
止することができる。
材により閉塞した状態で,多層板7の表面に外層回路5
2を形成している。そのため,搭載穴70をメッキ液及
びエッチング液と接触させることなく,外層回路52を
形成することができる。従って,搭載部70の損傷を防
止することができる。
【0029】実施例2 本例に係る電子部品搭載用多層基板10においては,図
18に示すごとく,開口部710の壁面を金属メッキ膜
53が被覆している。その他の電子部品搭載用多層基板
10の構成は,実施例1と同様である。
18に示すごとく,開口部710の壁面を金属メッキ膜
53が被覆している。その他の電子部品搭載用多層基板
10の構成は,実施例1と同様である。
【0030】次に,上記電子部品搭載用多層基板10の
製造方法について,図11〜図18を用いて説明する。
まず,図11に示すごとく,最下層となる絶縁基板71
に,両面側に開口した開口部710を形成する。
製造方法について,図11〜図18を用いて説明する。
まず,図11に示すごとく,最下層となる絶縁基板71
に,両面側に開口した開口部710を形成する。
【0031】次に,図12に示すごとく,絶縁基板71
に金属メッキ処理及びエッチング処理を行い,その表側
面に内層回路51を形成するとともに,開口部710の
壁面には金属メッキ膜53を被覆させる。次に,図13
に示すごとく,上記開口部710の裏側面に,該開口部
710よりも大きい閉塞部材13を載置し,固定し,開
口部710の裏側面を完全に閉塞する。閉塞部材13と
しては,テープ状のフィルムを用いた。
に金属メッキ処理及びエッチング処理を行い,その表側
面に内層回路51を形成するとともに,開口部710の
壁面には金属メッキ膜53を被覆させる。次に,図13
に示すごとく,上記開口部710の裏側面に,該開口部
710よりも大きい閉塞部材13を載置し,固定し,開
口部710の裏側面を完全に閉塞する。閉塞部材13と
しては,テープ状のフィルムを用いた。
【0032】次に,図14に示すごとく,絶縁基板73
について,上記絶縁基板71と同様にして,開口部73
0の表側面に,テープ状のフィルムからなる閉塞部材1
4を載置し,固定する。また,絶縁基板72を貫通する
開口部720を形成する。また,絶縁基板72の表側面
に内層回路51を形成する。
について,上記絶縁基板71と同様にして,開口部73
0の表側面に,テープ状のフィルムからなる閉塞部材1
4を載置し,固定する。また,絶縁基板72を貫通する
開口部720を形成する。また,絶縁基板72の表側面
に内層回路51を形成する。
【0033】次に,上記絶縁基板71,72,73を,
接着材61を介在させて積層し,これらを熱圧着する。
これにより,図15に示すごとく,開口部710,72
0,730からなる搭載穴70と内層回路51とを有す
る多層板7が得られる。この搭載穴70は,実施例1と
同様に,その上下の開口部において,閉塞部材13,1
4により閉塞される。
接着材61を介在させて積層し,これらを熱圧着する。
これにより,図15に示すごとく,開口部710,72
0,730からなる搭載穴70と内層回路51とを有す
る多層板7が得られる。この搭載穴70は,実施例1と
同様に,その上下の開口部において,閉塞部材13,1
4により閉塞される。
【0034】次に,図16に示すごとく,多層板7をメ
ッキ液に浸漬し,電解法又は無電解法により,多層板7
の表側面及び裏側面に金属メッキ膜5を施す。次いで,
実施例1と同様に多層板7をエッチング溶液に浸漬し,
図17に示すごとく,上記金属メッキ膜から外層回路5
2を形成する。次いで,閉塞部材13,14を剥離し,
搭載穴70を多層板7の両面に開口させる。次いで,搭
載穴70の下部周辺部に接着材を介在させて放熱板を接
着する。これにより,図18に示す電子部品搭載用多層
基板10が得られる。
ッキ液に浸漬し,電解法又は無電解法により,多層板7
の表側面及び裏側面に金属メッキ膜5を施す。次いで,
実施例1と同様に多層板7をエッチング溶液に浸漬し,
図17に示すごとく,上記金属メッキ膜から外層回路5
2を形成する。次いで,閉塞部材13,14を剥離し,
搭載穴70を多層板7の両面に開口させる。次いで,搭
載穴70の下部周辺部に接着材を介在させて放熱板を接
着する。これにより,図18に示す電子部品搭載用多層
基板10が得られる。
【0035】本例においては,閉塞部材13,14とし
て,テープ状のフィルムを用いている。そのため,閉塞
部材13,14を多層板7から除去するに当たって,ル
ーター加工等のような機械的操作を必要とせず,容易に
剥がし取ることができる。その他は,実施例1と同様の
効果を得ることができる。
て,テープ状のフィルムを用いている。そのため,閉塞
部材13,14を多層板7から除去するに当たって,ル
ーター加工等のような機械的操作を必要とせず,容易に
剥がし取ることができる。その他は,実施例1と同様の
効果を得ることができる。
【図1】実施例1の電子部品搭載用多層基板の断面図。
【図2】実施例1の,最下層としての絶縁基板の製造方
法を示す説明図。
法を示す説明図。
【図3】図2に続く,最下層としての絶縁基板の製造方
法を示す説明図。
法を示す説明図。
【図4】図3に続く,最下層としての絶縁基板の製造方
法を示す説明図。
法を示す説明図。
【図5】図4に続く,閉塞部材を接着した最下層として
の絶縁基板の製造方法を示す説明図。
の絶縁基板の製造方法を示す説明図。
【図6】実施例1の,各絶縁基板の積層状態を示す説明
図。
図。
【図7】実施例1の多層板の断面図。
【図8】実施例1の,金属メッキ膜が施された多層板の
説明図。
説明図。
【図9】実施例1の,外層回路を形成した多層板の説明
図。
図。
【図10】実施例1の,閉塞部材が除去されて得られ
た,電子部品搭載用基板の説明図。
た,電子部品搭載用基板の説明図。
【図11】実施例2の,最下層としての絶縁基板の製造
方法を示す説明図。
方法を示す説明図。
【図12】図11に続く,最下層としての絶縁基板の製
造方法を示す説明図。
造方法を示す説明図。
【図13】図12に続く,閉塞部材を接着した最下層と
しての絶縁基板の製造方法を示す説明図。
しての絶縁基板の製造方法を示す説明図。
【図14】実施例2の,各絶縁基板の積層状態を示す説
明図。
明図。
【図15】実施例2の多層板の断面図。
【図16】実施例2の,金属メッキ膜が施された多層板
の説明図。
の説明図。
【図17】実施例2の,外層回路を形成した多層板の説
明図。
明図。
【図18】実施例2の電子部品搭載用多層基板の断面
図。
図。
【図19】従来例の電子部品搭載用多層基板の斜視図。
【図20】図19の,E−E線矢視断面図。
【図21】従来例の電子部品搭載用多層基板の製造方法
を示す説明図。
を示す説明図。
【図22】図21に続く,製造工程説明図。
【図23】図22に続く,製造工程説明図。
【図24】図23に続く,製造工程説明図。
10...電子部品搭載用多層基板, 11〜14...閉塞部材, 3...電子部品, 51...内層回路, 52...外層回路, 61,62...接着材, 7...多層板, 70...搭載穴, 71〜73...絶縁基板, 710〜730...開口部, 716,736...凸部,
Claims (4)
- 【請求項1】 複数の絶縁基板を積層してなる多層板
と,該多層板に設けられた電子部品搭載用の搭載穴と,
上記多層板の内部及び外部に各々設けた内層回路及び外
層回路とを有する電子部品搭載用多層基板を製造する方
法であって, (1)複数枚の絶縁基板に必要に応じて内層回路を形成
し,電子部品搭載用の開口部を形成し, (2)上記複数枚の絶縁基板を積層,固定して,電子部
品搭載用の搭載穴と内層回路とを有する多層板を形成
し, (3)該多層板における上部及び下部あるいは片側のみ
に位置する最外層の開口部をそれぞれ閉塞部材により閉
塞し, (4)上記多層板の表面に外層回路を形成し, (5)その後,上記多層板上から閉塞部材を除去するこ
とを特徴とする電子部品搭載用多層基板の製造方法。 - 【請求項2】 請求項1において,上記多層板の最外層
の開口部は,該開口部の内周方向に突出した凸部を有
し,該凸部に上記閉塞部材が配置されていることを特徴
とする電子部品搭載用多層基板の製造方法。 - 【請求項3】 請求項1において,上記閉塞部材は,テ
ープ状のフィルム,又は樹脂基板であることを特徴とす
る電子部品搭載用多層基板の製造方法。 - 【請求項4】 請求項1において,上記閉塞部材は,多
層板上からルーター加工により除去することを特徴とす
る電子部品搭載用多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301170A JPH07131160A (ja) | 1993-11-05 | 1993-11-05 | 電子部品搭載用多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301170A JPH07131160A (ja) | 1993-11-05 | 1993-11-05 | 電子部品搭載用多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131160A true JPH07131160A (ja) | 1995-05-19 |
Family
ID=17893643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301170A Pending JPH07131160A (ja) | 1993-11-05 | 1993-11-05 | 電子部品搭載用多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131160A (ja) |
-
1993
- 1993-11-05 JP JP5301170A patent/JPH07131160A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7935891B2 (en) | Wiring board manufacturing method | |
| US20030137057A1 (en) | Flip chip type semiconductor device and method of manufacturing the same | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH01282892A (ja) | 多層印刷配線板の製造方法 | |
| JP2001185854A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH08130372A (ja) | 多層プリント配線板の製造方法 | |
| JPS62216250A (ja) | プリント基板型pgaパツケ−ジの製造方法 | |
| JP2000252411A (ja) | スタックド半導体装置及びその製造方法 | |
| JPH05183272A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH08130376A (ja) | 多層プリント配線板の製造方法 | |
| JPH0897560A (ja) | 多層プリント配線板の製造方法 | |
| TWI925133B (zh) | 側邊外露的內埋線路封裝基板及其製作方法 | |
| JPH09260840A (ja) | 多層プリント配線板の製造方法 | |
| JP2000150696A (ja) | 半導体パッケージの製造方法 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JPH1013037A (ja) | Ic搭載用多層プリント配線板の製造方法 | |
| JPH1051149A (ja) | 多層プリント配線板の製造方法 | |
| JPH08181452A (ja) | 多層プリント配線板の製造方法 | |
| JPH1013035A (ja) | 多層プリント配線板の製造方法 | |
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 | |
| JPH07105601B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH1013027A (ja) | 多層プリント配線板の製造方法 | |
| JPH08186192A (ja) | 多層プリント配線板の製造方法 | |
| JPH05226839A (ja) | 多層電子部品搭載用基板の製造方法 |