JPH07134571A

JPH07134571A - 液晶駆動回路

Info

Publication number: JPH07134571A
Application number: JP28134793A
Authority: JP
Inventors: Hideyuki Yasuda; 秀幸安田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-11-10
Filing date: 1993-11-10
Publication date: 1995-05-23
Anticipated expiration: 2016-10-09
Also published as: JP3217559B2

Abstract

(57)【要約】【目的】パネルアンダースキャンを回避し、液晶パネ
ルを保護する。【構成】入力される垂直同期信号（ＶＤ）に基づく信
号（ＶＲＴ）によりリセットされ、水平同期信号に基づ
く信号（ＨＲＴ）によりカウントアップするラインカウ
ンタ（３３）とラインカウンタ（３３）の値ｎとあらか
じめ設定された、液晶パネル駆動ライン数ｍの値を比較
する比較器（３９）とを備え、ｍ＞ｎのアンダースキャ
ン状態が回避されるまで垂直同期信号に基づく信号（Ｖ
ＲＴ）によるリセットを禁止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】液晶ＴＶ、液晶プロジェクション
等液晶表示パネルを使用する機器に用いられる液晶駆動
回路に関する。

【０００２】

【従来の技術】一般的に、アクティブマトリクス方式の
液晶パネルを駆動する液晶駆動回路は、水平同期信号及
び垂直同期信号に基づき水平系クロック、垂直系クロッ
ク及びシステム系クロックを発生するクロック発生回路
と、映像信号からシステム系クロックに基づき液晶駆動
信号を作成する駆動信号作成回路と、液晶駆動信号を水
平系、垂直系クロックの制御のもとに所定の方式にて液
晶パネルに印可する駆動回路とからなる。

【０００３】これらの回路部分のうち、クロック発生回
路の一例の構成を図１２に示す。

【０００４】クロック発生回路２７は、水平同期信号に
同期しＮ逓倍の周波数を有するクロック信号ｆ_VCO、水
平同期信号と同期し同一の周波数を有する水平基準信号
ＨＰＬ、及び垂直同期信号ＶＤが入力され、これらに基
づき夫々複数の水平系クロック、垂直系クロック、及び
システム系クロックを出力するものである。水平系クロ
ックは液晶パネルの水平走査のためのクロック、垂直系
クロックは液晶パネルの垂直走査のためのクロックで、
夫々水平駆動回路、垂直駆動回路に供給される。一方、
システム系クロックは、映像信号から液晶駆動信号を作
成するために用いられるクロックで、駆動信号作成回路
に供給されるものである。

【０００５】クロック発生回路２７は、クロック信号ｆ
_VCOをダウンカウントする水平系ダウンカウンタ２９、
クロック信号ｆ_VCOをカウントする水平系カウンタ３
０、水平系カウンタからの出力をデコードし水平系クロ
ックとする水平系デコーダ３１、水平基準信号をダウン
カウントする垂直系ダウンカウンタ３２、水平系ダウン
カウンタ２９からの出力（ＨＲＴ信号）をカウントする
垂直系カウンタ３３、垂直系カウンタ３３からの出力を
デコードし垂直系クロックとする垂直系デコーダ３４、
及びｆ_VCO信号、水平基準信号ＨＰＬ、垂直同期信号Ｖ
Ｄ、垂直系ダウンカウンタの出力（ＶＲＴ信号）、水平
系ダウンカウンタの出力（ＨＲＴ信号）が入力され、シ
ステム系クロックを発生するシステム系クロック発生回
路３５から構成される。

【０００６】水平系ダウンカウンタ２９は、映像の水平
同期信号に対する表示開始水平位置を調節するためのも
のであり、外部から図示しない手段により初期値がプリ
セットされ、水平基準信号によりリセット（ダウンカウ
ント開始）される。また、水平系カウンタ３０は、現在
の表示水平位置を示すためのもので、水平系ダウンカウ
ンタの出力（ＨＲＴ信号）によってリセット（カウント
開始）される。

【０００７】一方、垂直ダウンカウンタ３２は、映像の
垂直同期信号に対する表示開始垂直位置を調節するため
のものであり、外部から図示しない手段により初期値が
プリセットされ、垂直同期信号によりリセット（ダウン
カウント開始）される。また、垂直カウンタ３３は、現
在の表示垂直位置（ライン数）を示すためのもので、垂
直系ダウンカウンタ３２の出力（ＶＲＴ信号）によって
リセット（カウント開始）される。

【０００８】垂直系ダウンカウンタの出力（ＶＲＴ信
号）は、液晶パネルの交流駆動の切り替えタイミング信
号として、外部に出力されている。

【０００９】上記の構成によれば、先ず水平系ダウンカ
ウンタ２９はクロック信号ｆ_VCOを水平基準信号ＨＰＬ
に基づいたタイミングでダウンカウントし、カウント値
が０となったタイミングでＨＲＴ信号を出力し次段の水
平系カウンタ３０を駆動する。そして、水平系カウンタ
３０はＨＲＴ信号に基づいたタイミングでクロック信号
ｆ_VCOをカウント出力し、その出力は水平系デコーダ３
１により論理デコードされ水平系クロックとして出力さ
れる。

【００１０】同様に、垂直系ダウンカウンタ３２は水平
基準信号ＨＰＬを垂直同期信号ＶＤに基づいたタイミン
グでダウンカウントし、カウント値が０となったタイミ
ングでＶＲＴ信号を出力し次段の垂直系カウンタ３３を
駆動する。そして、垂直系カウンタ３３は水平系ダウン
カウンタ２９の出力ＨＲＴ信号をＶＲＴ信号に基づいた
タイミングでカウント出力し、その出力は垂直系デコー
ダ３４により論理デコードされ垂直系クロックとして出
力される。

【００１１】そして、システム系クロック発生回路３５
はクロック信号ｆ_VCOと水平基準信号ＨＰＬと垂直同期
信号ＶＤと共に、水平、垂直系ダウンカウンタ２９、３
２の出力を受けてシステム系クロックを出力するように
なっている。

【００１２】

【発明が解決しようとする課題】ところがこのような従
来の液晶駆動回路では、垂直系カウンタのリセット間隔
（ＶＲＴ信号の出力間隔）がそのままＬＣＤパネルの駆
動ライン数を決定してしまう為、ＬＣＤパネルの駆動ラ
イン数（ｍ）よりも少ない走査線数（ｎ）の信号が入力
された場合ＬＣＤパネルの下方に未駆動ライン部分が出
来てしまい、ＬＣＤ素子にダメージを与えるおそれがあ
った。

【００１３】そこで、本発明は、ＬＣＤパネルの駆動ラ
イン数（ｍ）よりも少ない走査線数（ｎ）の信号が入力
された場合でもＬＣＤパネルのすべての駆動ラインを走
査し、ＬＣＤ素子へのダメージを未然に防ぐことが可能
な液晶駆動回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的は、本発明によ
れば、液晶表示パネルを映像信号でフィールド毎に交流
駆動する液晶駆動回路であって、１フィールド間の現在
の駆動水平ライン数ｎをもとめるべく入力される映像信
号の垂直同期信号を基準に、水平同期信号数を計数する
手段と、該液晶パネルの駆動ライン総数ｍとの間に、ｍ
＞ｎの関係を検出する手段と、ｍ＞ｎの間は垂直同期信
号に基づく計数手段のリセット信号の入力をマスクする
手段とを具備することを特徴とする液晶駆動回路によっ
て達成される。

【００１５】上記構成においては、液晶パネルの最終ラ
インを駆動終了後すぐにリセット信号入力のマスクを解
除することが望ましく、また、垂直同期信号ＶＤが消失
しても前記計数手段のオーバーフロー信号にて、仮のフ
ィールド情報とし、すべての駆動ラインをくまなく走査
できるように構成することが望ましい。

【００１６】

【作用】計数手段により、入力される映像信号の垂直同
期信号を基準に、水平同期信号数を計数することによ
り、現在の駆動水平ライン数ｎがもとめられ、これと、
液晶パネルの駆動ライン総数ｍとを比較し、ｍ＞ｎの間
は垂直同期信号に基づく計数手段のリセット信号の入力
がマスクされる。これにより液晶パネルの表示ライン数
ｍよりライン数ｎ1 の少ない信号が入力された場合に
は、次のフィールドの垂直同期信号をマスクし、疑似的
な液晶パネル全ラインの駆動を行う。疑似的駆動の後、
表示ライン数ｍより多いライン数ｎ2 なる信号が入力さ
れた場合、垂直同期信号のマスク時間を必要最小限とし
ている為、即座に正常な駆動に復帰することができる。

【００１７】

【実施例】以下、本発明の好適な一実施例を図面に基づ
き詳述する。

【００１８】図４は、赤色、緑色、青色用の各液晶表示
パネルで変調された赤色、緑色、青色光を合成してスク
リーン上に拡大投射することでカラー映像を再現する液
晶表示装置（液晶プロジェクター）の構成を示す（ここ
では、説明の都合上赤色用の液晶表示パネルについての
み示す）。

【００１９】図中、１で表される液晶パネルを除いた部
分が液晶駆動回路である。液晶パネル１は水平、垂直方
向に複数の画素がマトリクス状に配列されたＴＦＴアク
ティブマトリクス方式のもので、入射された赤色光を映
像信号（この場合、三原色信号中の赤色信号）に応じて
変調するライトバルブとして働くようになっている。

【００２０】より具体的には、この液晶表示パネル１は
図５に示すように、第１の絶縁基板（図示せず）側に複
数の信号電極２、走査電極３、ＴＦＴ４並びに画素電極
５をマトリクス状に形成すると共に、第２の絶縁基板
（図示せず）側に共通電極６を形成し、共通電極６と各
画素電極５との間に介在する液晶層とで構成される各画
素による表示を、各信号電極２と走査電極３とによる線
順次走査によって行わせるようにしている。

【００２１】ここで、７は各画素と並列に設けられた補
助容量で、各ＴＦＴ４はそのソースが信号電極２側に、
ドレインが画素電極５側に、またゲートが走査電極３側
に夫々接続されており、例えば１行目の走査電極３に走
査電圧が印加されると、それに接続された１行目の各Ｔ
ＦＴ４が夫々導通状態となって１行目の各画素電極５に
各信号電極２が夫々接続され、１行目の各画素に信号電
圧（即ち、映像信号）が夫々印加されることになる。

【００２２】従って、このような印加動作を１行目から
順次各行毎に水平周期で繰り返すことで液晶表示パネル
１にて１フィールド分の映像信号を表示することが出
来、更にこの印加動作をフィールド毎に、即ち垂直周期
で繰り返すことにより、映像が再現されることになる。

【００２３】図４中、８，９並びに１０，１１は液晶表
示パネル１の左右並びに上下に夫々配された左側、右側
垂直走査用駆動回路並びに上側、下側水平走査用駆動回
路で、左側、右側垂直走査用駆動回路８，９は各走査電
極３に１行毎交互に走査電圧を印加し、上側、下側水平
走査用駆動回路１０，１１は信号電極２に１列毎（１画
素毎）交互に映像信号を印加するようになっている。

【００２４】より具体的には、上側、下側水平走査用駆
動回路１０，１１は水平系クロックであるサンプリング
スタートクロックＳＰＤＵ，ＳＰＤＬに基づいて作動さ
れサンプリングクロックＣＬＤＵ，ＣＬＤＬのタイミン
グで各信号電極２に１画素毎、交互に映像信号を順次出
力し、左側、右側垂直走査用駆動回路８，９は垂直系ク
ロックであるサンプリングスタートクロックＳＰＳＬ，
ＳＰＳＲに基づいて作動されサンプリング（取り込み）
クロックＣＬＳＬ，ＣＬＳＲのタイミングで各走査電極
３に１行毎交互に走査電圧を順次出力して１行単位の映
像信号を取り込むようになっている。尚、液晶表示パネ
ル１に供給される映像信号は図６に示すようにその極性
が垂直周期毎に反転されて液晶表示パネル１を交流駆動
するものとする。

【００２５】２１は垂直同期信号ＶＤが入力される垂直
同期入力端子、２２は水平同期信号ＨＤが入力される水
平同期入力端子、２３は電圧制御発振器（以下、「ＶＣ
Ｏ」という）２４と、分周期２５と、位相比較器２６と
により構成される位相同期回路（以下、「ＰＬＬ（ＰＨ
ＡＳＥＬＯＣＫＥＤＬＯＯＰ）」という）で、該Ｐ
ＬＬ回路２３はＶＣＯ２４の発振出力周波数ｆ_VCOを１
／Ｎの周波数ｆ_HPLに分周した分周器２５の分周出力と
水平同期信号ＨＤとを位相比較器２６で位相比較した
後、その位相比較器２６から位相差に応じて出力される
差信号電圧を制御電圧としてＶＣＯ２４に供給してその
発振出力を制御し、位相差がなくなるまでこの動作を繰
り返すことで水平同期信号ＨＤに位相同期したＮ逓倍の
発振出力を得るようにしている。即ち、ＰＬＬ回路２３
のロック状態では水平同期信号ＨＤの周波数をｆ_HDとす
ると、ｆ_HD＝ｆ_HPL＝ｆ_VCO・（１／Ｎ）となる。

【００２６】また、２７は発振出力と、水平基準信号Ｈ
ＰＬとしての分周出力と、垂直基準信号ＶＤに基づいて
液晶表示パネル１の駆動に必要な水平系クロック（ＣＬ
ＤＵ，ＣＬＤＬ，ＳＰＤＵ，ＳＰＤＬ）、垂直系クロッ
ク（ＣＬＳＬ，ＣＬＳＲ，ＳＰＳＬ，ＳＰＳＲ）、シス
テム系クロック（ＡＤＣＫ，ＳＳＣＫ，ＨＵＣＫ，ＨＬ
ＣＫ）を生成して出力するクロック発生回路である。

【００２７】その水平系クロックは図７に示すようにＶ
ＣＯ２４の発振出力（同図（ｃ）参照）を水平同期信号
ＨＤ（同図（ａ）参照）に位相同期した水平基準信号Ｈ
ＰＬ（同図（ｂ）参照）に基づいたタイミングでカウン
トダウンして作られ、同図（ｄ）（ｅ）に示す上側、下
側のサンプリングクロックＣＬＤＵ，ＣＬＤＬは上側、
下側水平走査用駆動回路１０，１１が１画素毎交互に映
像信号を出力するように互いに１８０°位相がシフトさ
れており、また同図（ｆ）（ｇ）に示すサンプリングス
タートクロックＳＰＤＵ，ＳＰＤＬはサンプリングクロ
ックの半クロック分（１画素分）位相がシフトされてお
り、これら各クロックは総て水平同期信号ＨＤに位相同
期している。

【００２８】また、垂直系クロックは図８に示すように
水平基準信号ＨＰＬ（同図（ｂ）参照）に基づく信号を
垂直基準信号ＶＤ（同図（ａ）参照）に基づいたタイミ
ングでカウントダウンして作られ、同図（ｃ）（ｄ）に
示す左側、右側の取り込みクロックＣＬＳＬ，ＣＬＳＲ
は左側、右側垂直走査用駆動回路８，９が１行毎交互に
映像信号を取り込むように互いに１８０°位相がシフト
されており、また同図（ｅ）（ｆ）に示すサンプリング
スタートパルスＳＰＳＬ，ＳＰＳＲは取り込みクロック
の半クロック分（１行分）位相がシフトされており、こ
れら各クロックは結果的に総て水平同期信号ＨＤに位相
同期している。

【００２９】そして、システム系クロックは図９に示す
ようになり、同図（ａ）〜（ｄ）は夫々信号処理に用い
られるクロックＡＤＣＫ，ＳＳＣＫ，ＨＵＣＫ，ＨＬＣ
Ｋを示し、同様にこれら各クロックは総て水平同期信号
ＨＤに位相同期しており、入力映像信号に同期した信号
処理が行えることになる。クロック発生回路２７につい
ては、後に再度詳述する。１２は映像信号（この場合、
三原色信号中の赤色信号）が入力される映像入力端子、
１３は入力された映像信号をシステム系クロックＡＤＣ
Ｋによりサンプリングしてアナログ信号からデジタル信
号に変換するＡ／Ｄコンバータ、１４はＡ／Ｄコンバー
タ１３からのデジタル信号をシステム系クロックＳＳＣ
Ｋに基づいてデジタル信号処理する信号処理回路、１
５，１６は処理された信号を夫々システム系クロックＨ
ＵＣＫ，ＨＬＣＫのタイミングで交互にラッチして上
側、下側水平走査用駆動回路１０，１１に夫々供給され
る上側、下側の映像信号として分割する上側、下側ラッ
チ回路、１７，１８はラッチ回路１５，１６からの信号
を夫々システム系クロックＨＵＣＫ，ＨＬＣＫのタイミ
ングで元のアナログ信号に変換する上側、下側Ｄ／Ａコ
ンバータ、１９，２０は変換されたアナログの映像信号
を液晶表示パネル１の駆動に必要なレベルと極性にして
上側、下側水平走査用駆動回路１０，１１に夫々出力す
る上側、下側駆動回路、２８はクロック発生回路２７か
ら出力される垂直同期信号ＶＤに位相同期した垂直表示
位置基準信号ＶＲＴをトグルカウントしてその出力を反
転信号として上側、下側水平走査用駆動回路１０，１１
に夫々供給する水平２進カウンタ（トグルフリップフロ
ップ）で、上側、下側駆動回路１９，２０より出力され
る映像信号の極性を垂直周期で反転させる。

【００３０】具体的には、上側、下側駆動回路１９，２
０は図１０のような構成で映像信号の極性を垂直周期で
反転出力するようになっており（ここでは、上側、下側
駆動回路１９，２０とも同構成であるため、上側のみを
図示し説明する）、まず、上側Ｄ／Ａコンバータ１７か
らのアナログに変換された映像信号は、反転増幅器４１
にて液晶表示パネル１の駆動に必要な信号レベルまでそ
の極性を反転して増幅されると共に、非反転増幅器４２
にて液晶表示パネル１の駆動に必要な信号レベルまでそ
の極性を反転せずに増幅されて、夫々極性切換回路４３
の端子ａ，ｂに供給されることになる。そして、その極
性切換回路４３はその端子ｃが反転信号に基づいて端子
ａ，ｂに水平周期で交互に接続されて、反転、非反転の
映像信号を交互に上側水平走査用駆動回路１０に供給す
ることになる。

【００３１】例えば、図１１は１フィールドの水平走査
線数を現行ＮＴＳＣ放送方式の２倍（５２５本）にした
ＮＴＳＣ−ＨＤコンバータ方式における上側駆動回路１
９の動作タイミング（２フィールド期間の１部）を示
し、垂直表示位置基準信号ＶＲＴ（同図（ａ）参照）の
立ち上がりが各フィールドのスタートと考えると、ＶＲ
Ｔをトグルカウントして得た反転信号は同図（ｂ）の様
に垂直周期で正・負が反転し、反転信号が正の時は極性
切換回路４３の端子ｂ−ｃ間がＯＮになり、反転信号が
負の時は極性切換回路４３の端子ａ−ｃ間がＯＮにな
り、上側駆動回路１９に供給された映像信号（同図
（ｃ）参照）は同図（ｄ）の様にその極性が垂直周期で
交互に反転して出力されることになる。つまり、この場
合液晶表示パネル１に供給される映像信号はフィールド
毎に極性反転することになり、液晶表示パネル１は累積
加算電圧を零とする交流駆動になる。

【００３２】次にクロック発生回路を図１に示したブロ
ック図を用いてより詳細に説明する。

【００３３】クロック発生回路２７は、図１２に基づき
詳述した従来のクロック発生回路同様、ＶＣＯ２４から
のクロック信号ｆ_VCOをダウンカウントする水平系ダウ
ンカウンタ２９、信号ｆ_VCOをカウントする水平系カウ
ンタ３０、水平系カウンタからの出力をデコードし水平
系クロックとする水平系デコーダ３１、水平基準信号を
ダウンカウントする垂直系ダウンカウンタ３２、水平系
ダウンカウンタ２９からの出力（ＨＲＴ信号）をカウン
トする垂直系カウンタ３３、垂直系カウンタ３３からの
出力をデコードし垂直系クロックとする垂直系デコーダ
３４、及びクロック信号ｆ_VCO、水平基準信号ＨＰＬ、
垂直同期信号ＶＤ、ＶＲＴ信号、水平系ダウンカウンタ
の出力（ＨＲＴ信号）が入力され、システム系クロック
を発生するシステム系クロック発生回路３５を備える。

【００３４】ここで、水平系ダウンカウンタ２９は、映
像の水平同期信号に対する表示開始水平位置を調節する
ためのものであり、外部から図示しない手段により初期
値がプリセットされ、水平基準信号によりリセット（ダ
ウンカウント開始）される。また、水平系カウンタ３０
は、現在の表示水平位置を示すためのもので、水平系ダ
ウンカウンタの出力（ＨＲＴ信号）によってリセット
（カウント開始）される。

【００３５】一方、垂直ダウンカウンタ３２は、映像の
垂直同期信号に対する表示開始垂直位置を調節するため
のものであり、外部から図示しない手段により初期値が
プリセットされ、垂直同期信号によりリセット（ダウン
カウント開始）される。垂直カウンタ３３は、現在の表
示垂直位置（ライン数）を示すためのものである。

【００３６】クロック発生回路２７はさらに、液晶表示
パネルの駆動ライン数を記憶しておくためのレジスタ３
６、ＶＤが消失した際に、垂直系ダウンカウンタ３２か
らの出力ＶＳに替わって垂直系カウンタ３３のオーバー
フロー信号（ＲＣＯ信号）を、垂直系カウンタのリセッ
ト信号として用いるべく、垂直系ダウンカウンタ３２か
らの出力ＶＳと垂直系カウンタ３３のオーバーフロー信
号が入力されるＯＲゲート３７、ＯＲゲート３７からの
出力信号ＶＳＲをマスクするためのＡＮＤゲート３８、
レジスタに記憶されている液晶表示パネルの駆動ライン
数（ｍ）と垂直系カウンタ３３の出力（ｎ）とを比較
し、ＡＮＤゲート３８の開閉を制御すべく、その出力Ｃ
ＯＭＰをＡＮＤゲート３８に供給する比較器３９、及び
レジスタ３６に液晶表示パネルの駆動ライン数をプリセ
ットするためのスイッチ群４０を備える。

【００３７】ここで、ＡＮＤゲート３８の出力が垂直位
置基準信号ＶＲＴとして垂直系カウンタ３３のリセット
入力及びシステムクロック発生回路３５に供給されると
ともに、交流駆動の切り替えタイミング信号として外部
に出力される。

【００３８】上記構成によれば、先ずクロック信号ｆ
_VCOは水平系ダウンカウンタ２９により水平基準信号Ｈ
ＰＬに基づいたタイミングでダウンカウントされ、カウ
ント値が０となったタイミングでＨＲＴ信号を出力し次
段の水平系カウンタ３０を駆動する。そして、水平系カ
ウンタ３０はＨＲＴ信号に基づいたタイミングでクロッ
ク信号ｆ_VCOをカウント出力し、その出力は水平系デコ
ーダ３１により論理デコードされ水平系クロックとして
出力される。

【００３９】一方、レジスタ３６はＳＷ群４０（ＳＷ
Ｏ，ＳＷ１，ＳＷ２，…，ＳＷ９）によってプリセット
された値ｍ（液晶表示パネル駆動ライン数）を記憶保持
する。垂直系ダウンカウンタ３２は、従来例と同様に入
力される信号ＶＤに基づいたタイミングで水平基準信号
ＨＰＬをダウンカウントし、カウント値が０となったタ
イミングで信号ＶＳを発生する。つまりＶＤとＶＳは位
相シフトした同周期の正極性信号である。

【００４０】ＶＳ信号は、垂直系カウンタ３２のオーバ
ーフロー信号であるＲＣＯ信号と共にＯＲゲート３７へ
入力される。ＯＲゲート３７の出力信号ＶＳＲは，比較
器３９より出力されるＣＯＭＰ信号と共にＡＮＤゲート
３８へ入力される。ＡＮＤゲート３８の出力信号はＶＲ
Ｔ信号となり、垂直系カウンタ３３をリセットし、また
Ｔ−ＦＦ２８を駆動する。さらに垂直系カウンタ３３は
水平基準信号ＨＰＬに基づいたタイミングでダウンカウ
ントされた信号ＨＲＴによりカウントアップし、その値
ｎを比較器３９と垂直系デコーダ３４へ出力する。つま
り該値ｎは液晶パネル上現在の駆動ラインＮｏ．を表す
事になる。比較器３９はレジスタ３６からの値ｍと、垂
直系カウンタ３３からの値ｎが入力され、それら２値の
関係により表１に示す様なＣＯＭＰ信号を出力する。

【００４１】

【表１】

【００４２】これら各信号の動作を図２へ示す。又，図
３へそれぞれの表示状態を示す。

【００４３】・入力信号のライン数ｎがパネル駆動ライ
ンｍよりも多い場合（ｎ＞ｍオーバースキャン）図２に示す様に比較器３８
の出力信号ＣＯＭＰは，垂直系カウンタのカウントアッ
プにより５００カウント後「Ｈ」レベルになる。なお本
説明において，説明の便宜上からパネル駆動ライン数：
ｍ＝５００としている。入力信号のライン数ｎ／フィー
ルド＝５２５とすると、ＶＳ信号はＡＮＤゲート３７に
よりマスクされず、５２５／フィールド周期でＶＲＴ信
号として、垂直系カウンタ３２をリセットする。よって
図３（ａ）に示す様に全駆動ラインを駆動出来る。

【００４４】・入力信号ライン数ｎがパネル駆動ライン
ｍより少ない場合（ｎ＜ｍアンダースキャン）図２に示す様に、例えば入
力信号ライン数ｎ／フィールド＝３５０とすると、次の
フィールドのＶＳ信号はパネル駆動必要最少ライン数ｍ
＝５００に達しない為，ＡＮＤゲート３７によりマスク
され、垂直系カウンタ３２は引続きカウントアップさ
れ、５００カウント後ＣＯＭＰ信号は「Ｌ」から「Ｈ」
になり不足分１５０ラインを擬似的に駆動する。ＣＯＭ
Ｐ信号が「Ｈ」レベルの為、次のフィールドのＶＳ信号
は、マスクされず再び垂直系カウンタ３２へリセットが
かかり、パネルの最初のラインより駆動を開始できる。
この様子を図３（ｂ）に示す。

【００４５】・ＶＤ信号消失入力信号ＶＤが消失した場合、パネル駆動システムとし
てはフィールド順番を失ってしまう事になるが、図２に
示す様に垂直系カウンタ３２のオーバーフロー信号であ
るＲＣＯ信号（例９ｂｉｔ：５１２，１０ｂｉｔ：１０
２４）が出力され、ＶＳ信号にとりかわってＯＲゲート
３６から出力される為、垂直系カウンタ３３は、ＲＣＯ
信号の周期でリセットされる。該周期は垂直系カウンタ
３３のビット数によって決定されるか、該カウンタをプ
リセッタブル式のカウンタにおきかえれば任意の周期に
て動作できるのは言うまでもない。図３（ｃ）にその様
子を示す。

【００４６】以上すべての場合において、ＶＲＴ信号を
トグルカウントするＴ−ＦＦ２８から発生される反転信
号によりフィールド毎に映像は反転される。

【００４７】

【発明の効果】以上の説明の様に本発明の液晶駆動回路
は、入力信号ライン数ｎと液晶表示パネル駆動必要最低
ライン数ｍの関係がいかなる時もパネル全駆動ラインを
くまなく駆動し、液晶を交流駆動できる。又、ＶＤが消
失、フィールド情報が欠落しても同様に対応出来る。加
えて、ＶＤ信号をマスクする事により考えられる垂直同
期再引込み時間の増加は、ＶＤマスク期間を必要最小限
におさえている為、問題とはならない。

【図面の簡単な説明】

【図１】本発明の液晶駆動回路に用いられるクロック発
生回路の一実施例の回路ブロック図である。。

【図２】図１に示したクロック発生回路の動作を説明す
る波形図である。

【図３】図１に示したクロック発生回路を用いた場合の
表示状態を模式的に示した図である。

【図４】本発明の液晶駆動回路の一実施例の回路ブロッ
ク図である。

【図５】液晶パネル構成を模式的に示す図である。

【図６】映像信号反転交流駆動の例を模式的に示す図で
ある。

【図７】水平系クロックを示すタイミング図である。

【図８】垂直系クロックを示すタイミング図である。

【図９】システムクロックを示すタイミング図である。

【図１０】駆動回路の回路ブロック図である。

【図１１】フィールド交流反転駆動を示す模式図であ
る。

【図１２】従来例のクロック発生回路の回路ブロック図
である。

【符号の説明】

１液晶パネル８、９垂直走査用駆動回路１０、１１水平走査用駆動回路１２映像入力端子１３Ａ／Ｄコンバータ１４信号処理回路１５、１６ラッチ１７、１８Ｄ／Ａコンバータ１９、２０駆動回路２１垂直同期信号入力端子２２水平同期信号入力端子２３ＰＬＬ２７クロック発生回路２８水平２進カウンタ２９水平系ダウンカウンタ３０水平系カウンタ３１水平系デコーダ３２垂直系ダウンカウンタ３３垂直系カウンタ３４垂直系デコーダ３５システム系クロック発生回路３６レジスタ３７ＯＲゲート３８ＡＮＤゲート３９比較器４０スイッチ群

Claims

【特許請求の範囲】

【請求項１】液晶表示パネルを映像信号でフィールド
毎に交流駆動する液晶駆動回路であって、１フィールド間の現在の駆動水平ライン数ｎをもとめる
べく入力される映像信号の垂直同期信号を基準に、水平
同期信号数を計数する手段と、該液晶パネルの駆動ライン総数ｍとの間に、ｍ＞ｎの関
係を検出する手段と、ｍ＞ｎの間は垂直同期信号に基づく計数手段のリセット
信号の入力をマスクする手段とを具備することを特徴と
する液晶駆動回路。
【請求項２】液晶パネルの最終ラインを駆動終了後す
ぐにリセット信号入力のマスクを解除することを特徴と
する請求項１に記載の液晶駆動回路。
【請求項３】垂直同期信号ＶＤが消失しても前記計数
手段のオーバーフロー信号にて、仮のフィールド情報と
し、すべての駆動ラインをくまなく走査できることを特
徴とする請求項１に記載の液晶駆動回路。