JPH07140454A - シリコンデバイス用ガラスパネルの製造方法 - Google Patents
シリコンデバイス用ガラスパネルの製造方法Info
- Publication number
- JPH07140454A JPH07140454A JP6148820A JP14882094A JPH07140454A JP H07140454 A JPH07140454 A JP H07140454A JP 6148820 A JP6148820 A JP 6148820A JP 14882094 A JP14882094 A JP 14882094A JP H07140454 A JPH07140454 A JP H07140454A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- silicon
- silicon film
- film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3456—Polycrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Surface Treatment Of Glass (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 シリコンデバイス用ガラスパネルを製造する
方法において、パネルの圧密とシリコンの結晶化を一体
的な操作で行なう。 【構成】 560 ℃より高い歪点を有するガラスの基体上
に少なくとも１つの非結晶性、または混合相のシリコン
フイルムを形成する。このシリコンフイルムのシリコン
を多結晶性シリコンに転化してガラスを圧密させるのに
十分な時間に亘り、少なくとも550 ℃の温度で加熱する
ことを含む熱処理をシリコンフイルムが形成されたガラ
スの基体に施す。
方法において、パネルの圧密とシリコンの結晶化を一体
的な操作で行なう。 【構成】 560 ℃より高い歪点を有するガラスの基体上
に少なくとも１つの非結晶性、または混合相のシリコン
フイルムを形成する。このシリコンフイルムのシリコン
を多結晶性シリコンに転化してガラスを圧密させるのに
十分な時間に亘り、少なくとも550 ℃の温度で加熱する
ことを含む熱処理をシリコンフイルムが形成されたガラ
スの基体に施す。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンデバイス、例
えば、液晶表示デバイス（ＬＣＤ device）のためのガ
ラスパネルを製造する方法に関するものである。
えば、液晶表示デバイス（ＬＣＤ device）のためのガ
ラスパネルを製造する方法に関するものである。
【０００２】
【従来の技術】シリコンは電子デバイス（electronic d
evice ）、例えば、薄膜トランジスタ（ＴＦＴ）、また
は液晶表示デバイスに広く使用されている。
evice ）、例えば、薄膜トランジスタ（ＴＦＴ）、また
は液晶表示デバイスに広く使用されている。
【０００３】無定形シリコン（ａ−Ｓｉ）薄膜トランジ
スタ（ＴＦＴ）を多結晶性シリコン（ポリ−Ｓｉ）のも
ので代替することにより高性能なものとし、その結果、
オン−電流（on-current）が大きくなり、周波数応答が
良好になり、表示画面が大きくなり、そして寿命が潜在
的に長くなるようにすることが、シリコンデバイス工
業、および特に活性マトリックス液晶デバイス（active
matrix liquid crystaldevice ：ＡＭＬＣＤ）の製造
にとっての目標である。ガラス基体上に周辺回路、並び
にピクセルスイッチを設けることが可能である。このよ
うにすることで、基体上への外部接続の数を大幅に減少
でき、したがって、信頼性を高め、そしてコストを減少
させることができる。
スタ（ＴＦＴ）を多結晶性シリコン（ポリ−Ｓｉ）のも
ので代替することにより高性能なものとし、その結果、
オン−電流（on-current）が大きくなり、周波数応答が
良好になり、表示画面が大きくなり、そして寿命が潜在
的に長くなるようにすることが、シリコンデバイス工
業、および特に活性マトリックス液晶デバイス（active
matrix liquid crystaldevice ：ＡＭＬＣＤ）の製造
にとっての目標である。ガラス基体上に周辺回路、並び
にピクセルスイッチを設けることが可能である。このよ
うにすることで、基体上への外部接続の数を大幅に減少
でき、したがって、信頼性を高め、そしてコストを減少
させることができる。
【０００４】ポリ−Ｓｉ ＴＦＴは上記理由により大変
魅力的である。ＴＦＴの製造に必要なポリ−Ｓｉフイル
ムは、例えば、米国特許第5,116,787 号および第5,116,
789号に提案されているような歪点（strain point）の
高いガラスの平らな基体上に直接形成できる。
魅力的である。ＴＦＴの製造に必要なポリ−Ｓｉフイル
ムは、例えば、米国特許第5,116,787 号および第5,116,
789号に提案されているような歪点（strain point）の
高いガラスの平らな基体上に直接形成できる。
【０００５】あるいは、非結晶性フイルム、または混合
相（mixed-phase ）フイルムを付着させ、次いで熱処理
して多結晶性フイルムを形成することもできる。1993年
の情報表示デバイス学会の会報の724 −727 頁に載って
いる、Ｍ．Ｋ．ハタリス等の「コーニングコード１７３
４および１７３５ガラスの基体上に配された低温ポリシ
リコン薄膜トランジスタ」を参照のこと。ここで、「混
合相」は非結晶性領域と結晶性領域の混合物からなる。
この混合相は後に続く熱処理により完全な多結晶性とな
り、より大きい電子移動度の達成に有利な大きい粒径
と、後のゲート誘電付着（gate dielectric depositio
n）に適した滑らかな表面を有するフイルムが製造でき
る。
相（mixed-phase ）フイルムを付着させ、次いで熱処理
して多結晶性フイルムを形成することもできる。1993年
の情報表示デバイス学会の会報の724 −727 頁に載って
いる、Ｍ．Ｋ．ハタリス等の「コーニングコード１７３
４および１７３５ガラスの基体上に配された低温ポリシ
リコン薄膜トランジスタ」を参照のこと。ここで、「混
合相」は非結晶性領域と結晶性領域の混合物からなる。
この混合相は後に続く熱処理により完全な多結晶性とな
り、より大きい電子移動度の達成に有利な大きい粒径
と、後のゲート誘電付着（gate dielectric depositio
n）に適した滑らかな表面を有するフイルムが製造でき
る。
【０００６】ここでも、歪点の高いガラスが必要とされ
る。しかしながら、損傷を与えないアニール工程と結晶
化工程を組み合わせた工程によりガラスを圧密する場合
には、公称593 ℃の歪点を示すコーニングコード７０５
９ガラスのようないくぶん低い歪点を示すガラスを用い
ることもできる。高温、すなわち、ガラスの歪点未満で
ありかつその温度から約10℃以内の温度（例えば、580
°−590 ℃）で熱処理した結果、同時に行なわれる圧密
と結晶化の工程に要する時間が短くなる。時間と温度の
関係は、非結晶性固体のジャーナル、11、242 −246 頁
（1972）に載っているＮ．Ａ．ブラムおよびＣ．フェル
ドマンの、「無定形シリコンフイルムの結晶化」に記載
されている。
る。しかしながら、損傷を与えないアニール工程と結晶
化工程を組み合わせた工程によりガラスを圧密する場合
には、公称593 ℃の歪点を示すコーニングコード７０５
９ガラスのようないくぶん低い歪点を示すガラスを用い
ることもできる。高温、すなわち、ガラスの歪点未満で
ありかつその温度から約10℃以内の温度（例えば、580
°−590 ℃）で熱処理した結果、同時に行なわれる圧密
と結晶化の工程に要する時間が短くなる。時間と温度の
関係は、非結晶性固体のジャーナル、11、242 −246 頁
（1972）に載っているＮ．Ａ．ブラムおよびＣ．フェル
ドマンの、「無定形シリコンフイルムの結晶化」に記載
されている。
【０００７】
【発明が解決しようとする課題】活性（active）ＬＣＤ
は次のような要件を有する。すなわち、パネルは後に続
く加工段階において精密な寸法を保持しなければならな
い。ガラスの寸法が伸びてしまったり（dimentional re
laxation）および／または構造が変わってしまうことが
あり得ることを考慮して、パネルの形成後でありかつさ
らなる熱加工の前に、ガラスの軟化点より低いが後に続
く加工段階において達する最高温度以上の温度まで再加
熱することにより、パネルを圧密することが通常必要で
ある。このとき、再加熱の時間と温度との関係は、温度
を高くすれば時間が短くなり、温度を低くすれば時間が
長くなる。
は次のような要件を有する。すなわち、パネルは後に続
く加工段階において精密な寸法を保持しなければならな
い。ガラスの寸法が伸びてしまったり（dimentional re
laxation）および／または構造が変わってしまうことが
あり得ることを考慮して、パネルの形成後でありかつさ
らなる熱加工の前に、ガラスの軟化点より低いが後に続
く加工段階において達する最高温度以上の温度まで再加
熱することにより、パネルを圧密することが通常必要で
ある。このとき、再加熱の時間と温度との関係は、温度
を高くすれば時間が短くなり、温度を低くすれば時間が
長くなる。
【０００８】ガラスシートを積重して圧密することが経
済的に有利である。しかしながら、そのような圧密に
は、互いに付着するのを防ぐために隣接するシートの間
に離型物質を介在させるか、または離型物質を用いてそ
れらのシートを分離する必要がある。同時に、シートを
きわめて平らに保持する必要があり、光学的品質を満足
する表面仕上げを必要としている。
済的に有利である。しかしながら、そのような圧密に
は、互いに付着するのを防ぐために隣接するシートの間
に離型物質を介在させるか、または離型物質を用いてそ
れらのシートを分離する必要がある。同時に、シートを
きわめて平らに保持する必要があり、光学的品質を満足
する表面仕上げを必要としている。
【０００９】ＬＣＤパネルにおいて必要な光学的品質を
一貫して達成するために、例えば、一体的な操作でガラ
ス基体を圧密しシリコンフイルムを結晶化されるように
して、別々の加工段階を用いるのをできるだけ避けるこ
とが望ましい。
一貫して達成するために、例えば、一体的な操作でガラ
ス基体を圧密しシリコンフイルムを結晶化されるように
して、別々の加工段階を用いるのをできるだけ避けるこ
とが望ましい。
【００１０】本発明の主な目的は、これらの所望の利点
を与える方法を提供することにある。
を与える方法を提供することにある。
【００１１】
【課題を解決するための手段】これらと他の目的を達成
するために、本発明は、シリコンデバイスを製造するた
めのガラスパネルを製造する方法であって、560 ℃より
高い歪点を有するガラスの基体上に非結晶性または混合
相のシリコンフイルムを形成し、該シリコンフイルムを
形成した前記ガラスの基体に、該シリコンフイルムのシ
リコンを多結晶性シリコンに転化し前記ガラス基体を圧
密するのに十分な時間に亘り少なくとも550 ℃の温度で
加熱することを含む熱処理を施す各工程からなることを
特徴とする方法を提供する。要する時間の対数は用いた
絶対温度の逆数に依存する。
するために、本発明は、シリコンデバイスを製造するた
めのガラスパネルを製造する方法であって、560 ℃より
高い歪点を有するガラスの基体上に非結晶性または混合
相のシリコンフイルムを形成し、該シリコンフイルムを
形成した前記ガラスの基体に、該シリコンフイルムのシ
リコンを多結晶性シリコンに転化し前記ガラス基体を圧
密するのに十分な時間に亘り少なくとも550 ℃の温度で
加熱することを含む熱処理を施す各工程からなることを
特徴とする方法を提供する。要する時間の対数は用いた
絶対温度の逆数に依存する。
【００１２】本発明の好ましい実施方法は、ガラスの圧
密と実質的に同時にシリコンフイルムの結晶化を行なう
ことを意図するものである。しかしながら、経済的に実
用的ではないけれども、２つの方法を連続的に行なって
もよいことが理解されよう。このことを説明するため
に、コーニングコード７０５９ガラスの試料を、該試料
を圧密するために約５９３℃の歪点未満でありかつこの
歪点から約10℃以内の温度で所定の時間に亘り加熱する
ことにより圧密し得る。その後、シリコンフイルムを試
料上に蒸着し、続いて試料を所定の時間に亘り少なくと
も550 ℃であるが590 ℃未満の温度まで加熱し、シリコ
ンフイルムを結晶化させ得る。シリコンフイルムの結晶
化は590 ℃より高い温度で行なうこともあり得る。その
ような温度では、実際は、圧密と結晶化が同時に行なわ
れるように、事実上ガラスを「再圧密」する。
密と実質的に同時にシリコンフイルムの結晶化を行なう
ことを意図するものである。しかしながら、経済的に実
用的ではないけれども、２つの方法を連続的に行なって
もよいことが理解されよう。このことを説明するため
に、コーニングコード７０５９ガラスの試料を、該試料
を圧密するために約５９３℃の歪点未満でありかつこの
歪点から約10℃以内の温度で所定の時間に亘り加熱する
ことにより圧密し得る。その後、シリコンフイルムを試
料上に蒸着し、続いて試料を所定の時間に亘り少なくと
も550 ℃であるが590 ℃未満の温度まで加熱し、シリコ
ンフイルムを結晶化させ得る。シリコンフイルムの結晶
化は590 ℃より高い温度で行なうこともあり得る。その
ような温度では、実際は、圧密と結晶化が同時に行なわ
れるように、事実上ガラスを「再圧密」する。
【００１３】
【実施例】以下、図面に示す実施例に基づいて本発明を
詳細に説明する。
詳細に説明する。
【００１４】図１は本発明の好ましい実施態様によるフ
イルムの配列を示している。560 ℃より高い歪点を有す
るガラス基体10上にフイルムの積重体が蒸着されてい
る。そのようなガラスの例としては、例えば、前述した
米国特許第5,116,787 号および第5,116,789 号に開示さ
れているようにコーニングコード７０５９のガラスが挙
げられる。
イルムの配列を示している。560 ℃より高い歪点を有す
るガラス基体10上にフイルムの積重体が蒸着されてい
る。そのようなガラスの例としては、例えば、前述した
米国特許第5,116,787 号および第5,116,789 号に開示さ
れているようにコーニングコード７０５９のガラスが挙
げられる。
【００１５】好ましいフイルム積重体の第１の部材はバ
リア層12である。このバリア層12は、ナトリウムイオン
が移動し、シリコン層とガラスとが反応するのを防ぐ。
バリア層12は、例えば、100 ｎｍ厚のシリカの層であ
る。また、シリカのバリア層をオンラインの形式で蒸着
してもよい。すなわち、シリカのバリア層は、パネル用
のガラスが引かれるときに大気圧（ＡＰ）化学蒸着（Ｃ
ＶＤ）を用いて蒸着してもよい。あるいは、バリア層
は、連続してフイルムを蒸着する前に、別々の工程にお
いてオフラインの形式で蒸着してもよい。次いで、フイ
ルムは、大気圧または低圧（ＬＰ）の、プラズマ放電
（plasma enhanced ：ＰＥ）化学的析出、またはスパッ
タリングのような物理蒸着（ＰＶＤ）を用いて付着して
もよい。ナトリウムイオンの移動に対する保護を厳重に
する場合、第２のバリア層、例えば、シリカの付着する
前にアルミナまたは窒化ケイ素をガラス上に付着させて
てもよい。
リア層12である。このバリア層12は、ナトリウムイオン
が移動し、シリコン層とガラスとが反応するのを防ぐ。
バリア層12は、例えば、100 ｎｍ厚のシリカの層であ
る。また、シリカのバリア層をオンラインの形式で蒸着
してもよい。すなわち、シリカのバリア層は、パネル用
のガラスが引かれるときに大気圧（ＡＰ）化学蒸着（Ｃ
ＶＤ）を用いて蒸着してもよい。あるいは、バリア層
は、連続してフイルムを蒸着する前に、別々の工程にお
いてオフラインの形式で蒸着してもよい。次いで、フイ
ルムは、大気圧または低圧（ＬＰ）の、プラズマ放電
（plasma enhanced ：ＰＥ）化学的析出、またはスパッ
タリングのような物理蒸着（ＰＶＤ）を用いて付着して
もよい。ナトリウムイオンの移動に対する保護を厳重に
する場合、第２のバリア層、例えば、シリカの付着する
前にアルミナまたは窒化ケイ素をガラス上に付着させて
てもよい。
【００１６】次に、シリコン層14がバリア層12の全体に
亘って付着されている。この層は一般的に、約300 ℃−
560 ℃の間の範囲の温度で付着させる。付着したときに
は、層14は、好ましくは約100 ｎｍ−200 ｎｍ厚であ
る、非結晶性、または混合相のフイルムである。このシ
リコン層が有する水素の含有量は最小限であるべきであ
る。このようにすることにより、続いての熱処理中に気
泡が形成されるのを防ぐ。シリコン層14は、「懸垂」シ
リコン結合を不動態化するのに助剤としてフッ素を含有
してもよい。
亘って付着されている。この層は一般的に、約300 ℃−
560 ℃の間の範囲の温度で付着させる。付着したときに
は、層14は、好ましくは約100 ｎｍ−200 ｎｍ厚であ
る、非結晶性、または混合相のフイルムである。このシ
リコン層が有する水素の含有量は最小限であるべきであ
る。このようにすることにより、続いての熱処理中に気
泡が形成されるのを防ぐ。シリコン層14は、「懸垂」シ
リコン結合を不動態化するのに助剤としてフッ素を含有
してもよい。
【００１７】次いでシリカのキャッピング（capping ）
層16を付着させてもよい。この層を設けることにより、
結晶化中にシリコン層14を安定化させ、また汚染を防ぐ
のに役立つ。しかしながら、最後には、トランジスタの
製造の前にキャッピング層16を除去してもよい。キャッ
ピング層16は、例えば、100 ｎｍ厚である。
層16を付着させてもよい。この層を設けることにより、
結晶化中にシリコン層14を安定化させ、また汚染を防ぐ
のに役立つ。しかしながら、最後には、トランジスタの
製造の前にキャッピング層16を除去してもよい。キャッ
ピング層16は、例えば、100 ｎｍ厚である。
【００１８】フイルムの厚さを変えてもよいことが理解
されよう。記載した厚さは、本発明の実施において好ま
しいことが明らかであった。シリコン層およびキャッピ
ング層は、化学的析出または物理蒸着のいずれにより付
着させてもよい。
されよう。記載した厚さは、本発明の実施において好ま
しいことが明らかであった。シリコン層およびキャッピ
ング層は、化学的析出または物理蒸着のいずれにより付
着させてもよい。
【００１９】本発明は主にシリコン層14に関するもので
ある。バリア層12および保護的なキャッピング層16は非
常に望ましいものであり、これらの層が存在することは
本発明の好ましい実施態様を示している。しかしなが
ら、これらの層は任意のものである。
ある。バリア層12および保護的なキャッピング層16は非
常に望ましいものであり、これらの層が存在することは
本発明の好ましい実施態様を示している。しかしなが
ら、これらの層は任意のものである。
【００２０】本発明は、560 ℃より高い歪点を有するガ
ラス上に蒸着された非結晶性、または混合相のシリコン
フイルムが、所望の結晶サイズを有する多結晶性シリコ
ンフイルムに転化され得るという発見に基づくものであ
る。本発明はまた、続いての加工におけるガラスの収縮
が100 ｐｐｍ未満であるようにガラスを圧密するのに効
果的な時間−温度サイクルに上述した転化が生じ得ると
いう発見に基づくものである。圧密については、前述し
た同時系属出願において詳細に記載している。
ラス上に蒸着された非結晶性、または混合相のシリコン
フイルムが、所望の結晶サイズを有する多結晶性シリコ
ンフイルムに転化され得るという発見に基づくものであ
る。本発明はまた、続いての加工におけるガラスの収縮
が100 ｐｐｍ未満であるようにガラスを圧密するのに効
果的な時間−温度サイクルに上述した転化が生じ得ると
いう発見に基づくものである。圧密については、前述し
た同時系属出願において詳細に記載している。
【００２１】例えば、645 ℃での70時間に亘るコーニン
グコード１７３５ガラスの熱処理により、ガラスを効果
的に圧密でき、一方非結晶性のシリコンフイルムを約0.
5 ミクロンである所望の結晶粒径を有する多結晶性フイ
ルムに転化できるということが明らかとなった。したが
って、本発明により、非結晶性シリコンフイルムの結晶
化とガラスの圧密を単一で同時の熱処理工程において組
み合わせることを可能にしている。
グコード１７３５ガラスの熱処理により、ガラスを効果
的に圧密でき、一方非結晶性のシリコンフイルムを約0.
5 ミクロンである所望の結晶粒径を有する多結晶性フイ
ルムに転化できるということが明らかとなった。したが
って、本発明により、非結晶性シリコンフイルムの結晶
化とガラスの圧密を単一で同時の熱処理工程において組
み合わせることを可能にしている。
【００２２】プラズマ放電化学的析出装置により300 ℃
によりガラス基体上に付着した非結晶性シリコンフイル
ムについて予備試験を行なった。
によりガラス基体上に付着した非結晶性シリコンフイル
ムについて予備試験を行なった。
【００２３】続いて、歪点の高い、実質的にアルカリを
含有しないガラス上に0.5 ミクロン厚のシリコンフイル
ムを蒸着した。この試験片を約640 ℃で24時間に亘り熱
処理した。処理した試験片へのＸ線回折測定により、結
晶の成長を示す３つのピークが示された。フッ化物を添
加したシリコンフイルムに同様な処理を施した。Ｘ線回
折測定により同様な３つのピークが示された。
含有しないガラス上に0.5 ミクロン厚のシリコンフイル
ムを蒸着した。この試験片を約640 ℃で24時間に亘り熱
処理した。処理した試験片へのＸ線回折測定により、結
晶の成長を示す３つのピークが示された。フッ化物を添
加したシリコンフイルムに同様な処理を施した。Ｘ線回
折測定により同様な３つのピークが示された。
【００２４】最終的に、0.5 ミクロン厚のフイルムを、
歪点の高いガラス上に蒸着した。この試験片を、約730
℃の空気中で２時間に亘り熱処理した。Ｘ線回折測定に
より、以前に観察したものと同様な３つのピークが示さ
れた。
歪点の高いガラス上に蒸着した。この試験片を、約730
℃の空気中で２時間に亘り熱処理した。Ｘ線回折測定に
より、以前に観察したものと同様な３つのピークが示さ
れた。
【００２５】これらの最初の結果は、プラズマ放電化学
蒸着シリコンフイルムが再結晶化したことを示した。し
かしながら、バリア層がないとガラスからの汚染物がシ
リコンフイルムに侵入し得るので、このフイルムはデバ
イスの製造には適さない。シリコンの粒径が正確である
かどうかも知られていない。
蒸着シリコンフイルムが再結晶化したことを示した。し
かしながら、バリア層がないとガラスからの汚染物がシ
リコンフイルムに侵入し得るので、このフイルムはデバ
イスの製造には適さない。シリコンの粒径が正確である
かどうかも知られていない。
【００２６】文献は、以下の交換条件に基づいて理想的
な粒径があることを指摘している。粒径が大きいほど結
晶粒界が小さくなり、したがって、捕獲される電子が少
なくなり、担体の移動度が減少する。一方で、ＴＦＴの
配列における全てのＴＦＴは同様な様式で機能しなけれ
ばならない。したがって、各々のＴＦＴはゲート領域に
おいて同一の平均結晶粒界数を有するべきである。
な粒径があることを指摘している。粒径が大きいほど結
晶粒界が小さくなり、したがって、捕獲される電子が少
なくなり、担体の移動度が減少する。一方で、ＴＦＴの
配列における全てのＴＦＴは同様な様式で機能しなけれ
ばならない。したがって、各々のＴＦＴはゲート領域に
おいて同一の平均結晶粒界数を有するべきである。
【００２７】これらの２つの矛盾する要望は、各々のＴ
ＦＴゲート領域において５から10の結晶粒界を有するこ
とにより満たされる。したがって、シリコンの粒径は、
結晶の数で割ったゲート領域の長さである。５から10ミ
クロンのゲート長さがしばしば用いられる。その場合に
は、シリコンの粒径は約0.5 −1.0 ミクロンである。し
かしながら、より小さな粒径、例えば、0.2 ミクロン
も、より短いゲート長さには適している。
ＦＴゲート領域において５から10の結晶粒界を有するこ
とにより満たされる。したがって、シリコンの粒径は、
結晶の数で割ったゲート領域の長さである。５から10ミ
クロンのゲート長さがしばしば用いられる。その場合に
は、シリコンの粒径は約0.5 −1.0 ミクロンである。し
かしながら、より小さな粒径、例えば、0.2 ミクロン
も、より短いゲート長さには適している。
【００２８】次の工程は、図面に示したようなフイルム
の積重体を調製することであった。フイルムの積重体を
３つの異なる種類のガラス基体上に調製した。このガラ
ス基体は、フイルムの蒸着前に注意深く洗浄した。使用
した３つのガラスは下記の表に示す組成およびその含有
比率を有した。組成は酸化物基準のバッチから重量パー
セントで計算したものであり、清澄剤および不純物は除
外している。コーニングコード０２１５ガラスはコーニ
ング社により市販されているソーダ石灰ガラスである。
の積重体を調製することであった。フイルムの積重体を
３つの異なる種類のガラス基体上に調製した。このガラ
ス基体は、フイルムの蒸着前に注意深く洗浄した。使用
した３つのガラスは下記の表に示す組成およびその含有
比率を有した。組成は酸化物基準のバッチから重量パー
セントで計算したものであり、清澄剤および不純物は除
外している。コーニングコード０２１５ガラスはコーニ
ング社により市販されているソーダ石灰ガラスである。
【００２９】
【表１】
【００３０】下記の条件下で操作した表面技術システム
マルチプレックス（Surface Technology System Multip
lex ）ＰＥＣＶＤ装置を用いてフイルムを蒸着した：共通の加工条件 ＲＦパワー 400Ｗ 圧力 550ｍＴ 温度 300℃気体流動速度（ｓｃｃｍ） ＳｉＯ2 ：Ａｒ中の５％のＳｉＨ4 1000 Ｎ2 Ｏ 1500 Ｓｉ：Ａｒ中の５％のＳｉＨ4 2000 Ｆ添加Ｓｉ／Ｆ：Ａｒ中の５％のＳｉＨ4 2000 ＳｉＨ4 200 シリコンフイルム中の水素の含有量を最小限にするため
にシランの担体ガスとして水素の代わりにアルゴンを用
いた。Ｓｉのフッ化物添加は、バリア層とシリコンの界
面およびシリコン「懸垂」結合の端部であるシリコン結
晶粒界の両者の不動態化を補助することを目的とした。
マルチプレックス（Surface Technology System Multip
lex ）ＰＥＣＶＤ装置を用いてフイルムを蒸着した：共通の加工条件 ＲＦパワー 400Ｗ 圧力 550ｍＴ 温度 300℃気体流動速度（ｓｃｃｍ） ＳｉＯ2 ：Ａｒ中の５％のＳｉＨ4 1000 Ｎ2 Ｏ 1500 Ｓｉ：Ａｒ中の５％のＳｉＨ4 2000 Ｆ添加Ｓｉ／Ｆ：Ａｒ中の５％のＳｉＨ4 2000 ＳｉＨ4 200 シリコンフイルム中の水素の含有量を最小限にするため
にシランの担体ガスとして水素の代わりにアルゴンを用
いた。Ｓｉのフッ化物添加は、バリア層とシリコンの界
面およびシリコン「懸垂」結合の端部であるシリコン結
晶粒界の両者の不動態化を補助することを目的とした。
【００３１】
【表２】
【００３２】トランスミッションにおけるフイルム積重
体の色はブラウン−オレンジであった。
体の色はブラウン−オレンジであった。
【００３３】コード１７３５の一連の試料の熱処理は、
上述した予備実験と比較して温度制御の改善された箱型
炉（box furnace ）中で行なった。一式は各々のシリコ
ンの試験体からの１つの試料からなるものであった。試
料は１”×１”（2.5 ｃｍ×2.5 ｃｍ）の大きさに切断
して洗浄した。それらの試料を、ステンレススチールホ
ルダー中にフイルムの側を上にして４重に積重した。こ
のホルダーを耐火性ブロック上に放置した。空気中にお
いて645 ℃で70時間に亘る熱処理を行なった。相対湿度
は低く、約20％であった。
上述した予備実験と比較して温度制御の改善された箱型
炉（box furnace ）中で行なった。一式は各々のシリコ
ンの試験体からの１つの試料からなるものであった。試
料は１”×１”（2.5 ｃｍ×2.5 ｃｍ）の大きさに切断
して洗浄した。それらの試料を、ステンレススチールホ
ルダー中にフイルムの側を上にして４重に積重した。こ
のホルダーを耐火性ブロック上に放置した。空気中にお
いて645 ℃で70時間に亘る熱処理を行なった。相対湿度
は低く、約20％であった。
【００３４】フイルム積重体の色は熱処理後にライトレ
モンイエローに変わった。この色は、再結晶化シリコン
フイルムの特徴である。しかしながら、熱処理中に形成
された結晶のサイズを知る必要があった。この目的のた
めに、Ｘ線回折、原子力顕微鏡検査法、および透過電子
顕微鏡検査法を用いた。結晶化の色表示はＸ線回折によ
り確認した。実質的に任意の配向（orientation ）の
（111 ）、（220 ）、および（311 ）の粒子が発見され
た。粒径はＺ方向で約100 ｎｍであった。原子力顕微鏡
検査法および透過電子顕微鏡検査法により、Ｘ−Ｙの寸
法が200 から500ｎｍに変化することが示された。気泡
は結晶化フイルム中には観察されなかった。
モンイエローに変わった。この色は、再結晶化シリコン
フイルムの特徴である。しかしながら、熱処理中に形成
された結晶のサイズを知る必要があった。この目的のた
めに、Ｘ線回折、原子力顕微鏡検査法、および透過電子
顕微鏡検査法を用いた。結晶化の色表示はＸ線回折によ
り確認した。実質的に任意の配向（orientation ）の
（111 ）、（220 ）、および（311 ）の粒子が発見され
た。粒径はＺ方向で約100 ｎｍであった。原子力顕微鏡
検査法および透過電子顕微鏡検査法により、Ｘ−Ｙの寸
法が200 から500ｎｍに変化することが示された。気泡
は結晶化フイルム中には観察されなかった。
【００３５】フイルムの側を上にして積重し645 ℃で70
時間に亘り空気中で熱処理した場合、被覆試料が接着せ
ず、したがって、損傷なく圧密が達成されたことが示さ
れた。
時間に亘り空気中で熱処理した場合、被覆試料が接着せ
ず、したがって、損傷なく圧密が達成されたことが示さ
れた。
【００３６】上述のように調製した試料の群をさらに試
験するのに、ガラス基体による様々な時間−温度条件を
用いた熱処理を行なった。シリコンフイルムを完全に結
晶化するために、非結晶性シリコンフイルムの多結晶性
シリコンフイルムへの転化について記載したブラムとフ
ェルドマンの論文に報告された時間より長い時間がかか
った。
験するのに、ガラス基体による様々な時間−温度条件を
用いた熱処理を行なった。シリコンフイルムを完全に結
晶化するために、非結晶性シリコンフイルムの多結晶性
シリコンフイルムへの転化について記載したブラムとフ
ェルドマンの論文に報告された時間より長い時間がかか
った。
【００３７】コーニングコード０２１５ガラスの試料
を、約50％の相対湿度を有する研究所の雰囲気に暴露し
て573 ℃で15日間に亘り加工した。この温度はガラスの
歪点より62℃高い。結果として、ガラスは流動し、フイ
ルムの表面にしわが寄った。このため、４つの試料が互
いに接着した。Ｘ線回折により、シリコンフイルムが結
晶化されたことが示された。組合せ圧密結晶化工程はソ
ーダ石灰ガラスには機能しないことが判明した。
を、約50％の相対湿度を有する研究所の雰囲気に暴露し
て573 ℃で15日間に亘り加工した。この温度はガラスの
歪点より62℃高い。結果として、ガラスは流動し、フイ
ルムの表面にしわが寄った。このため、４つの試料が互
いに接着した。Ｘ線回折により、シリコンフイルムが結
晶化されたことが示された。組合せ圧密結晶化工程はソ
ーダ石灰ガラスには機能しないことが判明した。
【００３８】コーニングコード７０５９ガラスの試料の
熱処理を、約40％の相対湿度を有する研究所の雰囲気
中、622 ℃で48時間に亘り行なった。どの試料も互いに
くっつかず、シリコンフイルムは転化によりレモンイエ
ローとなった。Ｘ線回折により、４つの試料全てが結晶
化されたことが示された。より薄いシリコンフイルムに
ついての（111 ）ラインのピーク高さは、より厚いシリ
コンフイルムのピーク高さの約半分であった。
熱処理を、約40％の相対湿度を有する研究所の雰囲気
中、622 ℃で48時間に亘り行なった。どの試料も互いに
くっつかず、シリコンフイルムは転化によりレモンイエ
ローとなった。Ｘ線回折により、４つの試料全てが結晶
化されたことが示された。より薄いシリコンフイルムに
ついての（111 ）ラインのピーク高さは、より厚いシリ
コンフイルムのピーク高さの約半分であった。
【００３９】コーニングコード１７３５ガラスの試料の
第２の群を、約40％の相対湿度を有する研究所の雰囲気
中、645 ℃で１時間、さらに661 ℃で３時間に亘り熱処
理した。どの試料も互いにくっつかなかった。フッ素を
含有しないそれら試料中のほとんどのフイルム区域はレ
モンイエローであり、Ｘ線回折により結晶化されたこと
が示された。フッ素含有試料は非結晶性であり、フッ素
は結晶化の速度を遅くすることを示している。しかしな
がら、上述したように、フッ素含有試料も結局は結晶化
する。
第２の群を、約40％の相対湿度を有する研究所の雰囲気
中、645 ℃で１時間、さらに661 ℃で３時間に亘り熱処
理した。どの試料も互いにくっつかなかった。フッ素を
含有しないそれら試料中のほとんどのフイルム区域はレ
モンイエローであり、Ｘ線回折により結晶化されたこと
が示された。フッ素含有試料は非結晶性であり、フッ素
は結晶化の速度を遅くすることを示している。しかしな
がら、上述したように、フッ素含有試料も結局は結晶化
する。
【００４０】ガラス基体を圧密する熱処理工程を行なっ
た結果、シリコンフイルムが結晶化することが判明し
た。したがって、両工程を一度の熱処理で同時に行なえ
る。
た結果、シリコンフイルムが結晶化することが判明し
た。したがって、両工程を一度の熱処理で同時に行なえ
る。
【図１】本発明の一実施例を示すパネルの断面図
10 ガラス基体 12 バリア層 14 シリコン層 16 キャッピング層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール アーサー サチェニク アメリカ合衆国 ニューヨーク州 14830 コーニング ボックス 36イー アール ディーナンバー １
Claims (10)
- 【請求項１】 シリコンデバイス用ガラスパネルの製造
方法であって、560℃より高い歪点を有するガラスの基
体上に少なくとも１つの非結晶性、または混合相のシリ
コンフイルムを形成し、該シリコンフイルムのシリコン
を多結晶性シリコンに転化してガラスを圧密させるのに
十分な時間に亘り、少なくとも550 ℃の温度で加熱する
ことを含む熱処理を、前記シリコンフイルムを形成した
ガラスの基体に施す各工程からなることを特徴とする方
法。 - 【請求項２】 前記シリコンフイルムの厚さが50ｎｍ−
200 ｎｍの範囲内にあることを特徴とする請求項１記載
の方法。 - 【請求項３】 複数のフイルムが連続的に積重体として
付着され、該積重体がナトリウムイオンの移動を防ぐバ
リア層および保護シリカ層からなることを特徴とする請
求項１記載の方法。 - 【請求項４】 前記積重体の前記フイルムが300 ℃−56
0 ℃の温度範囲内でプラズマ放電化学的析出により付着
されることを特徴とする請求項１、２または３いずれか
１項記載の方法。 - 【請求項５】 前記フイルムにフッ素が添加されている
ことを特徴とする請求項１から４いずれか１項記載の方
法。 - 【請求項６】 イオン、特にナトリウムイオンの移動を
防ぐバリア層が前記少なくとも１つのシリコンフイルム
と前記ガラスとの間に付着されており、前記バリア層が
必要に応じてオンラインで施されることを特徴とする請
求項１から５いずれか１項記載の方法。 - 【請求項７】 シリカの保護層が前記少なくとも１つの
シリコンフイルムの全体に亘って付着されていることを
特徴とする請求項１記載の方法。 - 【請求項８】 前記バリア層、および／または保護層が
シリカからなることを特徴とする請求項６記載の方法。 - 【請求項９】 前記熱処理に用いられる温度が、前記ガ
ラスの歪点未満かつ該歪点から約10℃以内の範囲にある
か、または200 ｎｍ−1000ｎｍの範囲の大きさを有する
結晶を成長させるのに十分なものであることを特徴とす
る請求項１から８いずれか１項記載の方法。 - 【請求項１０】 前記シリコンデバイスが、前記ガラス
の圧密基体または非圧密基体上に前記少なくとも１つの
シリコンフイルムを形成してなるＬＣＤデバイスであ
り、前記圧密と前記シリコンフイルムの結晶化が一体的
な操作として行なわれることを特徴とする請求項１から
９いずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/086,661 US5372860A (en) | 1993-07-06 | 1993-07-06 | Silicon device production |
| US086661 | 1993-07-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07140454A true JPH07140454A (ja) | 1995-06-02 |
Family
ID=22200050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6148820A Withdrawn JPH07140454A (ja) | 1993-07-06 | 1994-06-30 | シリコンデバイス用ガラスパネルの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5372860A (ja) |
| EP (1) | EP0633604A1 (ja) |
| JP (1) | JPH07140454A (ja) |
| KR (1) | KR950003206A (ja) |
| CA (1) | CA2123189A1 (ja) |
| IL (1) | IL110194A (ja) |
| TW (1) | TW349080B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6180439B1 (en) | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US5665611A (en) * | 1996-01-31 | 1997-09-09 | Micron Technology, Inc. | Method of forming a thin film transistor using fluorine passivation |
| US6100562A (en) * | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| AUPO347196A0 (en) * | 1996-11-06 | 1996-12-05 | Pacific Solar Pty Limited | Improved method of forming polycrystalline-silicon films on glass |
| US5985700A (en) * | 1996-11-26 | 1999-11-16 | Corning Incorporated | TFT fabrication on leached glass surface |
| CN1262508C (zh) * | 2000-08-28 | 2006-07-05 | 应用材料有限公司 | 玻璃衬底的预多晶硅被覆 |
| US6825134B2 (en) * | 2002-03-26 | 2004-11-30 | Applied Materials, Inc. | Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow |
| US7439191B2 (en) | 2002-04-05 | 2008-10-21 | Applied Materials, Inc. | Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications |
| US7540920B2 (en) | 2002-10-18 | 2009-06-02 | Applied Materials, Inc. | Silicon-containing layer deposition with silicon compounds |
| US7166528B2 (en) * | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| US8501594B2 (en) * | 2003-10-10 | 2013-08-06 | Applied Materials, Inc. | Methods for forming silicon germanium layers |
| US7132338B2 (en) * | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
| US7078302B2 (en) * | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
| US7682940B2 (en) | 2004-12-01 | 2010-03-23 | Applied Materials, Inc. | Use of Cl2 and/or HCl during silicon epitaxial film formation |
| US7312128B2 (en) | 2004-12-01 | 2007-12-25 | Applied Materials, Inc. | Selective epitaxy process with alternating gas supply |
| US7560352B2 (en) | 2004-12-01 | 2009-07-14 | Applied Materials, Inc. | Selective deposition |
| US7235492B2 (en) | 2005-01-31 | 2007-06-26 | Applied Materials, Inc. | Low temperature etchant for treatment of silicon-containing surfaces |
| US7651955B2 (en) | 2005-06-21 | 2010-01-26 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| US7648927B2 (en) | 2005-06-21 | 2010-01-19 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| WO2007035660A1 (en) * | 2005-09-20 | 2007-03-29 | Applied Materials, Inc. | Method to form a device on a soi substrate |
| US7674337B2 (en) | 2006-04-07 | 2010-03-09 | Applied Materials, Inc. | Gas manifolds for use during epitaxial film formation |
| CN101496150B (zh) | 2006-07-31 | 2012-07-18 | 应用材料公司 | 控制外延层形成期间形态的方法 |
| JP5090451B2 (ja) | 2006-07-31 | 2012-12-05 | アプライド マテリアルズ インコーポレイテッド | 炭素含有シリコンエピタキシャル層の形成方法 |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| CN110875171A (zh) * | 2018-08-31 | 2020-03-10 | 北京北方华创微电子装备有限公司 | 多晶硅功能层的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186321A (en) * | 1981-05-12 | 1982-11-16 | Fuji Electric Corp Res & Dev Ltd | Producing method for amorphous silicon film |
| JPS5853824A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5213670A (en) * | 1989-06-30 | 1993-05-25 | Siemens Aktiengesellschaft | Method for manufacturing a polycrystalline layer on a substrate |
| US5254208A (en) * | 1990-07-24 | 1993-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| EP0488112B1 (en) * | 1990-11-30 | 1994-08-03 | Central Glass Company, Limited | Method of forming thin film of amorphous silicon by plasma CVD |
| JPH04349615A (ja) * | 1991-05-28 | 1992-12-04 | Tonen Corp | 多結晶シリコン薄膜の形成方法 |
-
1993
- 1993-07-06 US US08/086,661 patent/US5372860A/en not_active Expired - Lifetime
-
1994
- 1994-05-09 CA CA002123189A patent/CA2123189A1/en not_active Abandoned
- 1994-06-13 EP EP94109009A patent/EP0633604A1/en not_active Withdrawn
- 1994-06-30 JP JP6148820A patent/JPH07140454A/ja not_active Withdrawn
- 1994-07-01 TW TW083106102A patent/TW349080B/zh active
- 1994-07-03 IL IL110194A patent/IL110194A/xx not_active IP Right Cessation
- 1994-07-05 KR KR1019940016032A patent/KR950003206A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5372860A (en) | 1994-12-13 |
| CA2123189A1 (en) | 1995-01-07 |
| KR950003206A (ko) | 1995-02-16 |
| TW349080B (en) | 1999-01-01 |
| EP0633604A1 (en) | 1995-01-11 |
| IL110194A0 (en) | 1994-10-21 |
| IL110194A (en) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07140454A (ja) | シリコンデバイス用ガラスパネルの製造方法 | |
| JP4536839B2 (ja) | 高温寸法安定度を有する透明ガラスセラミックの製造方法 | |
| EP0946974A1 (en) | Forming a crystalline semiconductor film on a glass substrate | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| US5843811A (en) | Method of fabricating a crystalline thin film on an amorphous substrate | |
| EP0782178B1 (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| JPH0794749A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10189449A (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| KR100307397B1 (ko) | 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 | |
| JPH05218367A (ja) | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 | |
| CN100485890C (zh) | 薄膜电晶体制造方法及将非晶层转成复晶层或单晶层方法 | |
| JPS603148A (ja) | 単結晶シリコン半導体装置用基板およびその製造方法 | |
| JPH05259458A (ja) | 半導体装置の製法 | |
| JPS61144061A (ja) | 電子部品装置 | |
| JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
| EP0202718A2 (en) | A method of producing a semiconductor device comprising a monocrystalline silicon layer on a substrate | |
| KR100275195B1 (ko) | 핵생성 억제층을 포함하는 실리콘 박막의 고상결정화를 이용한 다결정 실리콘 박막의 제조방법 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |