JPS5853824A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5853824A
JPS5853824A JP56152681A JP15268181A JPS5853824A JP S5853824 A JPS5853824 A JP S5853824A JP 56152681 A JP56152681 A JP 56152681A JP 15268181 A JP15268181 A JP 15268181A JP S5853824 A JPS5853824 A JP S5853824A
Authority
JP
Japan
Prior art keywords
layer
silicon layer
sio2
amorphous
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56152681A
Other languages
English (en)
Other versions
JPH0335821B2 (ja
Inventor
Junji Sakurai
桜井　潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56152681A priority Critical patent/JPS5853824A/ja
Publication of JPS5853824A publication Critical patent/JPS5853824A/ja
Publication of JPH0335821B2 publication Critical patent/JPH0335821B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発、明祉半導体装置の製造方法に係シ、特にレーザア
ニーリングされる非晶質又は多結晶シリコン基板の製造
方法に関する。
従来からシリコン（１００）基板上に０．２５μｍ程度
の熱配化膜、即ち絶縁層をウニｙ　ｌ”　０２　＊１０
００℃４０分で形成し９、更にその上にＣＶＤ法（５Ｉ
Ｈ４：　８３０℃）尋によって多結晶シリコン層を形成
してレーずビームを照射する仁とで多結晶シリコン層を
単結晶化するレーデアニーリング方法が知られている。
更にシリコン基板上Ｋ　Ｏ，６−１μ厚の熱酸化膜を形
成し、諌熱酸化膜上にＣＶＤ法により多結晶シリボン層
を０．１〜０．５μ積層し、該多結晶シリコン層をキャ
ブとして熱酸化（〜１００１）するか、８１．Ｎ４（ｚ
　ＯＯＸ　）層ヲ設ケル！　５にすＬ、このように積層
した半導体基板上にレーザを照射して多結晶シリコン層
を単結晶化するレーデアニーリング方法も知られている
・ これらレーずアニールによって多結晶シリコン層を単結
晶化する際に多結晶シリコン層が酸化膜から剥離し５て
しまう弊害を生じる。この原因については熱酸化膜と多
結晶シリコン又は非晶質シリコン層との熱膨張率の違い
によりてストレスが掛った状態でＣＶＤ法等で積層され
た層にレーザエネルギを与えて多結晶又は非晶質シリコ
ン層を融解状態とした時にストレスが元に戻るヒとによ
りて生じるものと説明されている。
本発明は上述のような欠点を除去した半導体基板の製造
方法を提供するものであシ、その特徴とするところは基
板上に形成する絶縁層、即ち熱酸化膜と骸熱酸化膜上に
積層する多結晶シリコン層又は非晶質シリコン層をスパ
ッタリングによル少なくとも５００℃以下の低温で堆積
させるようにした半導体基板の製造方法を提供するもの
で、このよう表刃法で得られた半導体基板はレーデアニ
ールに於て酸化膜より非晶質又は多結晶シリコン層が剥
離しない基板を得ることができるものである。
以下、本発明の１実施例を図面について一詳記する。
第１図はシリコンウェハー基板１としてＰＷ（１００）
シリコンを選択し、該基板１上に絶縁層２として二酸化
シリコン（８１０，）を！ダネト四ンスノや、タリング
によって低温５００℃以下（好ましくは１００℃以下）
で０．６〜１μを成長速度１００〜２００Ｘ／分　で形
成する。更に咳絶縁層２上に同じく非晶質シリコン層３
を形成する。該非晶質シリコン層はアモルファスシリコ
ンを選択し、０．５声厚程度に低温の好ましくは１００
℃以下でマグネトロンスパッタリングされ、成長速度も
絶縁層と同様の１００〜２００１／ｗｉｎ　　に選択す
る。
上記実施例では非晶質シリコン層を選んだがこれは多結
晶シリコン層３でありてもよく、この場合も非晶質シリ
コン層と同様に低温のスパッタリングで積層させること
ができる。
尚、上記非晶質シリコン層又社多結晶シリコン層３上に
必要に応じてキャブ用の絶縁層４として二酸化シリコン
層（ＳｔＯ，）を上述の絶縁層２と同様に形成すること
もできる。
上述のように構成した半導体基板上にｅｖレーデ５等を
照射して入方向に走査すれば非晶質シリコン層又は多結
晶シリコン層は融解して単結晶化がなされる。こうして
得られた半導体基板では全層２．３（又は４）が低温の
マグネトロンスパッタリングで形成される丸めにレーデ
照射時に絶縁層２から単結晶化し九シリコンが剥離する
仁とがなくなることを確認した。
第２図は本発明の他の実施例を示すものであシ、第１図
で示したレーデアニーリングによって多結晶シリコン層
又は非晶質シリコン層３を単結晶化した単結晶化層６に
ダイオード、トランジスタ、コンデンサ岬のディバイス
の上方に層間絶縁として二酸化シリコン（８１０，）　
＃の絶縁層７を低温スパッタリングによって形成し、更
に該絶縁層γ上に非晶質又は多結晶シリコン層８を同じ
く低温スパッタリングによって第１図と同様に成長速度
１００〜２００　Ｘ／ｗｉｎ程度で成長させる。９は必
要に応じて形成されるキャブ用絶縁層でお−り、同じく
低温スパッタリングで形成する。
次に同じ様にレーザ５を照射して多結晶シリコン層又は
非晶質シリコン層８を単結晶化し、更に該単結晶化した
シリコン層に２層目のディバイスを形成し、同じ様な工
程で３層目、４層目、・・・・・・の絶縁層、非晶質（
多結晶）シリコン層等の層を形成することで多層Ｌ８Ｉ
を構成することができる。
第２図で示す多層ＬＳＩ構成の場合には従来の構成のよ
うに、各層をＣＶＯ法や熱酸化表どで高温処理しない九
めに多層ＬＳＩに必要な低温グロセスをそのまま利用で
きるものである。
本発明は上述のように構成したので絶縁層と多結晶シリ
コン層又は非晶質シリコン層とがレーデアニーリングに
於て剥離しないだけでなく、多層ＬＳＩ化が極めてスム
ー／に行なえ、２回、３回の熱処理によっても低温で絶
縁層中非晶質又は多結晶シリコン層が形成される丸めに
一層目のデバイス等に与える熱的ダメージを低減できる
利点を有するものである。
【図面の簡単な説明】
第１図は本発明の半導体基板の側断爾図、第２図は本発
明の半導体基板を用いて多層Ｌ８Ｉを作る工程を説明す
るための半導体装置の側断面図である。 １・・・シリコン基板、２　、７−・・絶縁層（！１ｉ
０２）、３．８・・・多結晶又は非晶質シリコン層、４
，９・・・キャブ用絶縁層（ｇｔｏ、）、５・・・レー
ザビーム、ｌＯ・・・デバイス。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 絶縁物層上に成長し九非単結晶半導体層にエネルギー線
    を照射して単結晶化する半導体装置の製造方法において
    、骸絶縁物層および骸非単結晶層をスノ母ツタリングに
    よ、！＋５００℃以下の低温で形成することを特徴とす
    る半導体装置の製造方法。
JP56152681A 1981-09-26 1981-09-26 半導体装置の製造方法 Granted JPS5853824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152681A JPS5853824A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152681A JPS5853824A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5853824A true JPS5853824A (ja) 1983-03-30
JPH0335821B2 JPH0335821B2 (ja) 1991-05-29

Family

ID=15545783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152681A Granted JPS5853824A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5853824A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167352A (ja) * 1984-02-09 1985-08-30 Agency Of Ind Science & Technol 半導体素子
US5123975A (en) * 1989-03-28 1992-06-23 Ricoh Company, Ltd. Single crystal silicon substrate
EP0633604A1 (en) * 1993-07-06 1995-01-11 Corning Incorporated Method of crystallizing amorphous silicon and device obtained by using this method
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167352A (ja) * 1984-02-09 1985-08-30 Agency Of Ind Science & Technol 半導体素子
US5123975A (en) * 1989-03-28 1992-06-23 Ricoh Company, Ltd. Single crystal silicon substrate
EP0633604A1 (en) * 1993-07-06 1995-01-11 Corning Incorporated Method of crystallizing amorphous silicon and device obtained by using this method
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface

Also Published As

Publication number Publication date
JPH0335821B2 (ja) 1991-05-29

Similar Documents

Publication Publication Date Title
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPS5853824A (ja) 半導体装置の製造方法
JPS61260621A (ja) 非晶質シリコンもしくは多結晶シリコンの再処理方法
JPS6119116A (ja) 半導体装置の製造方法
JPH01248511A (ja) 多結晶膜の形成方法
JPS6342417B2 (ja)
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JPS58175844A (ja) 半導体装置の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPH02177534A (ja) 半導体装置の製造方法
JPS59158515A (ja) 半導体装置の製造方法
JPS61154121A (ja) 半導体装置の製造方法
JPH0799742B2 (ja) 半導体装置の製造方法
JPS6351370B2 (ja)
JP2993107B2 (ja) 半導体薄膜の製造方法
JPH0236050B2 (ja)
JP2706770B2 (ja) 半導体基板の製造方法
JPH0442358B2 (ja)
JP2526380B2 (ja) 多層半導体基板の製造方法
JPS61270812A (ja) 半導体装置の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPH0396224A (ja) Ｓｏｉ基板の製造方法
JPS6138852B2 (ja)