JPH07141044A - Ｓｃｓｉインタフェースの終端電流制限回路 - Google Patents
Ｓｃｓｉインタフェースの終端電流制限回路Info
- Publication number
- JPH07141044A JPH07141044A JP28506293A JP28506293A JPH07141044A JP H07141044 A JPH07141044 A JP H07141044A JP 28506293 A JP28506293 A JP 28506293A JP 28506293 A JP28506293 A JP 28506293A JP H07141044 A JPH07141044 A JP H07141044A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current limiting
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 ＳＣＳＩインタフェースの終端電流制限回路
において、電力の逆流予防特性を向上させると共に逆流
時の耐圧を向上させる。 【構成】 電源＋Ｅ2から終端回路に電力を供給する回
路に、抵抗６と、ＮＰＮ型トランジスタ１及び８を２段
直列接続して挿入し、各トランジスタ１、８のコレクタ
−エミッタ間にまたがって各々抵抗５、１２を接続す
る。上記トランジスタ１は電源＋Ｅ1から抵抗３を通し
てベース電流が流れることによりＯＮし、上記トランジ
スタ８は電源＋Ｅ1から抵抗１０及びダイオード９を通
してベース電流が流れてＯＮする。またトランジスタ１
には、抵抗６の電圧降下で動作するトランジスタ２の電
流制限制御をする制御回路が設けられる。ＮＰＮ型トラ
ンジスタ１及び８により逆流予防し、トランジスタ１及
び８の２段直列接続により耐圧を向上させる。
において、電力の逆流予防特性を向上させると共に逆流
時の耐圧を向上させる。 【構成】 電源＋Ｅ2から終端回路に電力を供給する回
路に、抵抗６と、ＮＰＮ型トランジスタ１及び８を２段
直列接続して挿入し、各トランジスタ１、８のコレクタ
−エミッタ間にまたがって各々抵抗５、１２を接続す
る。上記トランジスタ１は電源＋Ｅ1から抵抗３を通し
てベース電流が流れることによりＯＮし、上記トランジ
スタ８は電源＋Ｅ1から抵抗１０及びダイオード９を通
してベース電流が流れてＯＮする。またトランジスタ１
には、抵抗６の電圧降下で動作するトランジスタ２の電
流制限制御をする制御回路が設けられる。ＮＰＮ型トラ
ンジスタ１及び８により逆流予防し、トランジスタ１及
び８の２段直列接続により耐圧を向上させる。
Description
【０００１】
【産業上の利用分野】本発明はＳＣＳＩインタフェース
回路の終端電流の供給および短絡時の過電流制限を行な
うＳＣＳＩインタフェースの終端電流制限回路に関す
る。
回路の終端電流の供給および短絡時の過電流制限を行な
うＳＣＳＩインタフェースの終端電流制限回路に関す
る。
【０００２】
【従来の技術】従来、デバイス間の両端の終端抵抗等に
電力を供給する場合に、逆流を阻止し、電流制限を同時
に行なうために、電源回路に終端電流制限回路を設ける
ことが知られている。この場合、電源をダイオードを通
して供給すると、電圧降下及び消費電力が大きくなる。
この点の改良としてダイオードに代えて半導体素子を用
いることが提案されている。例えば、特開平４−３３１
１５号公報にはＰＮＰ型トランジスタを用いて電力の逆
流予防、電流制限を行なった回路が記載されている。こ
れは、図２に示されるように、トランジスタ２１が電源
と終端回路との間に直列に挿入される。このトランジス
タ２１は電源より抵抗２５を通してベース電流が流れる
ことによりＯＮ状態となり、これにより終端回路に抵抗
２３を介して電流が供給される。このさい電源と終端回
路間の電圧降下は、トランジスタ２１のエミッタ−コレ
クタ間の電圧降下と抵抗２３による電圧降下の和にな
る。このトランジスタ２１のエミッタ−コレクタ間の電
圧は、ＯＮ状態ではトランジスタ２１のベース−エミッ
タ間の電圧より低いため、抵抗２３の電圧降下によりト
ランジスタ２２のＯＮ状態が制御される。一方抵抗２３
の電圧降下は終端回路へ流れ込む電流によって決定され
るから、トランジスタ２２のＯＮ状態が終端回路への電
流によって制御される。
電力を供給する場合に、逆流を阻止し、電流制限を同時
に行なうために、電源回路に終端電流制限回路を設ける
ことが知られている。この場合、電源をダイオードを通
して供給すると、電圧降下及び消費電力が大きくなる。
この点の改良としてダイオードに代えて半導体素子を用
いることが提案されている。例えば、特開平４−３３１
１５号公報にはＰＮＰ型トランジスタを用いて電力の逆
流予防、電流制限を行なった回路が記載されている。こ
れは、図２に示されるように、トランジスタ２１が電源
と終端回路との間に直列に挿入される。このトランジス
タ２１は電源より抵抗２５を通してベース電流が流れる
ことによりＯＮ状態となり、これにより終端回路に抵抗
２３を介して電流が供給される。このさい電源と終端回
路間の電圧降下は、トランジスタ２１のエミッタ−コレ
クタ間の電圧降下と抵抗２３による電圧降下の和にな
る。このトランジスタ２１のエミッタ−コレクタ間の電
圧は、ＯＮ状態ではトランジスタ２１のベース−エミッ
タ間の電圧より低いため、抵抗２３の電圧降下によりト
ランジスタ２２のＯＮ状態が制御される。一方抵抗２３
の電圧降下は終端回路へ流れ込む電流によって決定され
るから、トランジスタ２２のＯＮ状態が終端回路への電
流によって制御される。
【０００３】そこでトランジスタ２２が作動すると、エ
ミッタ−コレクタ間を通して抵抗２５に電流が流れるた
め、トランジスタ２１のベース電流が減少してトランジ
スタ２１は不飽和動作となり、そのエミッタ−コレクタ
間の電圧降下が大きくなり、トランジスタ２２はＯＮ状
態となり、トランジスタ２１はＯＦＦ状態となり、終端
回路への電流供給が完全になくなる。
ミッタ−コレクタ間を通して抵抗２５に電流が流れるた
め、トランジスタ２１のベース電流が減少してトランジ
スタ２１は不飽和動作となり、そのエミッタ−コレクタ
間の電圧降下が大きくなり、トランジスタ２２はＯＮ状
態となり、トランジスタ２１はＯＦＦ状態となり、終端
回路への電流供給が完全になくなる。
【０００４】
【発明が解決しようとする課題】上記従来技術によれ
ば、電源から終端回路への電流制限は行なわれるが、し
かし電力の逆流予防は充分でない。即ち、今、電源の電
圧が終端回路側の電圧より低くなったとすると、トラン
ジスタ２１のコレクタからベースへ電流が流れ、トラン
ジスタ２１は逆トランジスタとして動作する。このた
め、トランジスタ２１のコレクタからエミッタへの電流
が流れ電力の逆流が生じる。この電力の逆流予防のため
にはトランジスタ２１には逆トランジスタ時の電流増幅
率の低いトランジスタを使用する必要があるが、従来こ
の点について配慮がされておらず、電力の逆流特性に欠
ける問題があった。
ば、電源から終端回路への電流制限は行なわれるが、し
かし電力の逆流予防は充分でない。即ち、今、電源の電
圧が終端回路側の電圧より低くなったとすると、トラン
ジスタ２１のコレクタからベースへ電流が流れ、トラン
ジスタ２１は逆トランジスタとして動作する。このた
め、トランジスタ２１のコレクタからエミッタへの電流
が流れ電力の逆流が生じる。この電力の逆流予防のため
にはトランジスタ２１には逆トランジスタ時の電流増幅
率の低いトランジスタを使用する必要があるが、従来こ
の点について配慮がされておらず、電力の逆流特性に欠
ける問題があった。
【０００５】本発明の目的はこの電力の逆流特性の向上
及び耐圧の向上ができるＳＣＳＩインタフェースの終端
電流制限回路の提供にある。
及び耐圧の向上ができるＳＣＳＩインタフェースの終端
電流制限回路の提供にある。
【０００６】
【課題を解決するための手段】上記目的は電源からＳＣ
ＳＩインタフェースの終端に電力を供給する回路にＮＰ
Ｎ型トランジスタなどの非破壊型の半導体を用いて可逆
性の低い回路構成としたこと、また電力の逆流予防時の
耐圧をトランジスタの２段接続により高める回路構成と
したことにより達成される。
ＳＩインタフェースの終端に電力を供給する回路にＮＰ
Ｎ型トランジスタなどの非破壊型の半導体を用いて可逆
性の低い回路構成としたこと、また電力の逆流予防時の
耐圧をトランジスタの２段接続により高める回路構成と
したことにより達成される。
【０００７】
【作用】上記のＳＣＳＩインタフェースの終端電流制限
回路は、トランジスタなどの非破壊型の半導体の電流供
給機能が制限電流以下では消費電力および電圧降下が最
小となるように動作し、この回路部分の電圧降下がトラ
ンジスタなどの非破壊型の半導体の電流制限機能の動作
電圧を超えると電流の供給値を制限し、さらに電圧降下
が増大すると電流供給機能が停止するようにフィードバ
ック機構が働く。又、電力の逆流時はＮＰＮ型トランジ
スタのベース−エミッタ間の逆バイアスにより逆流を予
防するとともに、２段直列に接続することで耐圧が向上
する。
回路は、トランジスタなどの非破壊型の半導体の電流供
給機能が制限電流以下では消費電力および電圧降下が最
小となるように動作し、この回路部分の電圧降下がトラ
ンジスタなどの非破壊型の半導体の電流制限機能の動作
電圧を超えると電流の供給値を制限し、さらに電圧降下
が増大すると電流供給機能が停止するようにフィードバ
ック機構が働く。又、電力の逆流時はＮＰＮ型トランジ
スタのベース−エミッタ間の逆バイアスにより逆流を予
防するとともに、２段直列に接続することで耐圧が向上
する。
【０００８】
【実施例】以下に本発明の一実施例を図１を用いて説明
する。図１は本発明によるＳＣＳＩインタフェースの終
端電流制限回路の一実施例を示す回路図である。この終
端電流制限回路は、例えばＳＣＳＩインタフェース回路
の接続されるデバイス間の両端の終端抵抗等に電力供給
する電源回路に設けられる。
する。図１は本発明によるＳＣＳＩインタフェースの終
端電流制限回路の一実施例を示す回路図である。この終
端電流制限回路は、例えばＳＣＳＩインタフェース回路
の接続されるデバイス間の両端の終端抵抗等に電力供給
する電源回路に設けられる。
【０００９】図１において、抵抗６と、ＮＰＮ型トラン
ジスタ１及び８が電源＋Ｅ2と終端回路との間に直列に
挿入され、各々のトランジスタ１及び８のコレクタ−エ
ミッタ間にまたがって抵抗５及び１２を接続して成り、
また抵抗６の電圧降下で動作するトランジスタ２の電流
制限制御をする制御回路が設けられる。
ジスタ１及び８が電源＋Ｅ2と終端回路との間に直列に
挿入され、各々のトランジスタ１及び８のコレクタ−エ
ミッタ間にまたがって抵抗５及び１２を接続して成り、
また抵抗６の電圧降下で動作するトランジスタ２の電流
制限制御をする制御回路が設けられる。
【００１０】図１において、通電時は電源＋Ｅ１の電圧
が電源＋Ｅ２より高いため、トランジスタ１は＋Ｅ１よ
り抵抗３を通してベース電流が流れることによりＯＮ状
態となり、またトランジスタ８は＋Ｅ１より抵抗１０と
ダイオード９を通してベース電流が流れることによりＯ
Ｎ状態となり、これにより終端回路に電源＋Ｅ2から電
流が供給される。このさい電源＋Ｅ２と点Ａ間の電圧降
下は抵抗６の電圧降下とトランジスタ１のコレクタ−エ
ミッタ間の電圧降下の和となるが、トランジスタ１のコ
レクタ−エミツタ間の電圧降下はＯＮ状態ではトランジ
スタ２のベース−エミッタ間の電圧降下より低いため、
抵抗６の電圧降下によりトランジスタ２のＯＮ状態が制
御される。一方抵抗６の電圧降下は終端回路へ流れ込む
電流１３によって制御されることになる。そこでトラン
ジスタ２が動作すると、そのコレクタ−エミッタ間を通
し抵抗３からの電流が流れるため、トランジスタ１のベ
ース電流が減少してトランジスタ１は不飽和状態とな
り、そのコレクタ−エミッタ間の電圧降下が大きくな
る。これにより電源＋Ｅ2と点Ａ間の電圧降下が大きく
なり、トランジスタ２は完全にＯＮ状態となり、このと
きトランジスタ１はＯＦＦ状態になり、終端回路への電
流供給が完全になくなる。このようにしてトランジスタ
１及び２によって終端回路への電流制限機能が働く。
が電源＋Ｅ２より高いため、トランジスタ１は＋Ｅ１よ
り抵抗３を通してベース電流が流れることによりＯＮ状
態となり、またトランジスタ８は＋Ｅ１より抵抗１０と
ダイオード９を通してベース電流が流れることによりＯ
Ｎ状態となり、これにより終端回路に電源＋Ｅ2から電
流が供給される。このさい電源＋Ｅ２と点Ａ間の電圧降
下は抵抗６の電圧降下とトランジスタ１のコレクタ−エ
ミッタ間の電圧降下の和となるが、トランジスタ１のコ
レクタ−エミツタ間の電圧降下はＯＮ状態ではトランジ
スタ２のベース−エミッタ間の電圧降下より低いため、
抵抗６の電圧降下によりトランジスタ２のＯＮ状態が制
御される。一方抵抗６の電圧降下は終端回路へ流れ込む
電流１３によって制御されることになる。そこでトラン
ジスタ２が動作すると、そのコレクタ−エミッタ間を通
し抵抗３からの電流が流れるため、トランジスタ１のベ
ース電流が減少してトランジスタ１は不飽和状態とな
り、そのコレクタ−エミッタ間の電圧降下が大きくな
る。これにより電源＋Ｅ2と点Ａ間の電圧降下が大きく
なり、トランジスタ２は完全にＯＮ状態となり、このと
きトランジスタ１はＯＦＦ状態になり、終端回路への電
流供給が完全になくなる。このようにしてトランジスタ
１及び２によって終端回路への電流制限機能が働く。
【００１１】本実施例によれば、トランジスタ１の消費
電力はＯＮ状態ではコレクタ−エミッタ間の電圧が小さ
くて、ＯＦＦ状態では電流がながれないため極めて低い
値となる。
電力はＯＮ状態ではコレクタ−エミッタ間の電圧が小さ
くて、ＯＦＦ状態では電流がながれないため極めて低い
値となる。
【００１２】次に電源＋Ｅ１、電源＋Ｅ２が供給されず
基準電位となっている場合、終端回路側より電力が逆流
し、その逆流電流が抵抗６を通して流れるため、トラン
ジスタ１のエミッタ−ベース間に加わる電圧は抵抗６の
電圧降下と抵抗５の電圧降下の和となる。又、トランジ
スタ８のエミッタ−ベース間に加わる電圧はダイオード
９が逆バイアス状態となることから抵抗１２の電圧降下
となる。
基準電位となっている場合、終端回路側より電力が逆流
し、その逆流電流が抵抗６を通して流れるため、トラン
ジスタ１のエミッタ−ベース間に加わる電圧は抵抗６の
電圧降下と抵抗５の電圧降下の和となる。又、トランジ
スタ８のエミッタ−ベース間に加わる電圧はダイオード
９が逆バイアス状態となることから抵抗１２の電圧降下
となる。
【００１３】そこで、トランジスタ１及び８にはＮＰＮ
型を用いており、ベース−エミッタ間の逆バイアスによ
り逆電流を微細に制限でき、逆流予防特性を向上させる
ことができる。また、この電力の逆流に対して回路の耐
圧は、トランジスタ１と８とが電力供給回路に２段直列
に挿入され、トランジスタ１と８の和となり、耐圧が高
まり、逆流予防時の耐圧が向上することになる。
型を用いており、ベース−エミッタ間の逆バイアスによ
り逆電流を微細に制限でき、逆流予防特性を向上させる
ことができる。また、この電力の逆流に対して回路の耐
圧は、トランジスタ１と８とが電力供給回路に２段直列
に挿入され、トランジスタ１と８の和となり、耐圧が高
まり、逆流予防時の耐圧が向上することになる。
【００１４】なお、図１中、コンデンサ７は電源＋Ｅ１
と＋Ｅ２の投入時にトランジスタ２がＯＮして電流制限
がかかることを防止するもので、トランジスタ１は電源
＋Ｅ１の投入によりＯＮするが、トランジスタ２は電源
＋Ｅ２の投入後、抵抗４とコンデンサ７の積分回路によ
り遅れて、トランジスタ２にベース電圧を加わることに
より動作し、電源投入時の電流制限がかかるのを防止す
ることができる。
と＋Ｅ２の投入時にトランジスタ２がＯＮして電流制限
がかかることを防止するもので、トランジスタ１は電源
＋Ｅ１の投入によりＯＮするが、トランジスタ２は電源
＋Ｅ２の投入後、抵抗４とコンデンサ７の積分回路によ
り遅れて、トランジスタ２にベース電圧を加わることに
より動作し、電源投入時の電流制限がかかるのを防止す
ることができる。
【００１５】なお、上記実施例において、トランジスタ
８には、抵抗１０及びダイオード９を通してベース電流
を流すようにしたが、これはトランジスタ１と同様に抵
抗６の電圧降下を信号として電流制限制御をするトラン
ジスタ２より成る制御回路を設けることができる。
８には、抵抗１０及びダイオード９を通してベース電流
を流すようにしたが、これはトランジスタ１と同様に抵
抗６の電圧降下を信号として電流制限制御をするトラン
ジスタ２より成る制御回路を設けることができる。
【００１６】
【発明の効果】以上のように本発明によれば、ＳＣＳＩ
インタフェースの終端回路に電源から電力を供給する回
路に、ＮＰＮ型トランジスタ等の非破壊型の半導素子を
用いた電流制限回路を設け、且つそのトランジスタ等を
２段直列に接続して耐圧を高めたことにより、電力の逆
流予防特性を向上し、耐圧を高めることができる効果が
ある。
インタフェースの終端回路に電源から電力を供給する回
路に、ＮＰＮ型トランジスタ等の非破壊型の半導素子を
用いた電流制限回路を設け、且つそのトランジスタ等を
２段直列に接続して耐圧を高めたことにより、電力の逆
流予防特性を向上し、耐圧を高めることができる効果が
ある。
【図１】本発明の一実施例ＳＣＳＩインタフェースの終
端電流制限回路の構成図である。
端電流制限回路の構成図である。
【図２】従来のＳＣＳＩインタフェースの終端電流制限
回路の構成図である。
回路の構成図である。
１、８…ＮＰＮ型トランジスタ、２…トランジスタ、
３、４、５、６、１０、１１、１２…抵抗、７…コンデ
ンサ、９…ダイオード、１３…電流、＋Ｅ1、＋Ｅ2…電
源。
３、４、５、６、１０、１１、１２…抵抗、７…コンデ
ンサ、９…ダイオード、１３…電流、＋Ｅ1、＋Ｅ2…電
源。
Claims (3)
- 【請求項１】 電源からＳＣＳＩインタフェースの終端
回路に供給する電力の逆流予防及び電流制限を同時に行
なう電流制限回路において、上記電力の供給回路に非破
壊型の電流制限を行なう半導体素子よりなる電流制限回
路を設けたことを特徴とするＳＣＳＩインタフェースの
終端電流制限回路。 - 【請求項２】 電源からＳＣＳＩインタフェースの終端
回路に供給する電力の逆流予防および電流制限を同時に
行なう電流制限回路において、上記電力の供給回路にＮ
ＰＮ型トランジスタを設け、該ＮＰＮ型トランジスタに
上記電力の供給回路に流れる電流を信号として電流制限
制御をする制御回路を設けたことを特徴とするＳＣＳＩ
インタフェースの終端電流制限回路。 - 【請求項３】 ＮＰＮ型トランジスタを上記電力の供給
回路に２段直列に設けたことを特徴とする請求項１また
は請求項２記載のＳＣＳＩインタフェースの終端電流制
限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28506293A JPH07141044A (ja) | 1993-11-15 | 1993-11-15 | Ｓｃｓｉインタフェースの終端電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28506293A JPH07141044A (ja) | 1993-11-15 | 1993-11-15 | Ｓｃｓｉインタフェースの終端電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07141044A true JPH07141044A (ja) | 1995-06-02 |
Family
ID=17686671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28506293A Pending JPH07141044A (ja) | 1993-11-15 | 1993-11-15 | Ｓｃｓｉインタフェースの終端電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07141044A (ja) |
-
1993
- 1993-11-15 JP JP28506293A patent/JPH07141044A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469095A (en) | Bridge circuit for driving an inductive load with a shoot-through prevention circuit | |
| US12580483B2 (en) | Three output DC voltage supply with short circuit protection | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| JPH0121703B2 (ja) | ||
| US3996498A (en) | Current limiting circuit and method | |
| JPH0668709B2 (ja) | 電圧安定化装置 | |
| US5684427A (en) | Bipolar driver circuit including primary and pre-driver transistors | |
| JPH07141044A (ja) | Ｓｃｓｉインタフェースの終端電流制限回路 | |
| US4499673A (en) | Reverse voltage clamp circuit | |
| US4096400A (en) | Inductive load driving amplifier | |
| JPS58110072A (ja) | 半導体装置 | |
| JPS6057769B2 (ja) | 電気回路 | |
| JPH0884060A (ja) | 電流制御形半導体装置 | |
| JP2853278B2 (ja) | 駆動回路 | |
| US5903425A (en) | Lateral PNP fast turn-off circuit | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JPH05327381A (ja) | 誘導負荷駆動回路 | |
| US4472646A (en) | Semiconductor flip-flop consuming low power | |
| US4011470A (en) | Circuit utilizing open-base transistor as leakage bypass device | |
| JP2001109529A (ja) | レギュレータ回路 | |
| JPH0583929A (ja) | 静電誘導サイリスタの駆動回路 | |
| JPH0242250B2 (ja) | ||
| JP2005107864A (ja) | 定電圧電源回路 | |
| JPH04306715A (ja) | 安定化電源回路 | |
| JPH07147532A (ja) | 負サージクランプ回路 |