JPH07142541A - プロ−ブ - Google Patents

Abstract

(57)【要約】 【目的】狭ピッチな電極のＩＣのテストに使用するプロ
−ブを提供する。 【構成】シリコン基板１１の中央部には、開口１２が形
成される。基板１１は、当該基板の一方の主表面側から
開口へ突出し、一方の主表面側へ湾曲している複数のビ
−ム１３を有する。基板１１の一方の主表面上には、絶
縁膜１５，１６を介して配線層１７が形成される。配線
層１７は、各ビ−ムの先端部から基板の外周部まで延在
する。基板１１の一方及び他方の主表面領域には、拡散
層１４ａ，１４ｂが形成される。基板１１の他方の主表
面上には、絶縁膜１８，１９が形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＣＤドライバやＡＳ
ＩＣなどの狭ピッチな電極（パッド，バンプなど）を有
するＩＣのテストに使用するプロ−ブに関する。

【０００２】

【従来の技術】近年の半導体素子の高集積化にともな
い、半導体チップに必要なパッド電極数が益々増加する
傾向と、半導体チップの面積が小さくなるという傾向が
生じている。

【０００３】半導体チップの面積を変えずに高集積化が
図られると、より多くの機能を持ったチップが得られる
ことにより、より多くの入出力パッドや電極パッドが必
要となってくる。従って、コストを上げずに、即ちチッ
プサイズを大きくせずに多くのパッドを配置する必要が
あるため、パッドピッチを狭くする必要が生じてくる。

【０００４】また、集積する素子の数や機能を変えず、
従ってパッド電極数も変えない場合は、一世代前の製造
技術で実現されていたチップサイズに比べて、より小さ
なチップサイズが得られ、チップコストを下げることが
可能になり、パッドピッチを狭くする必要が生じてく
る。

【０００５】従来は、集積度が上がっても、パッドピッ
チは、１００〜１２０μｍであり、ウェ−ハ状態でテス
トを行うダイソ−ト時に使用するプロ−ブカ−ドに技術
的課題は生じていなかったが、近年になって半導体チッ
プの集積度が益々上がってきて、上述のような理由か
ら、より微細なピッチのパッド電極を設けると、ダイソ
−トに必要なプロ−ブカ−トが製造できないという状況
になりつつある。

【０００６】従って、集積度を上げて、さらに高機能化
を図るためにパッド数を増やそうとしても、パッドピッ
チを小さくできない場合は、チップサイズの拡大をもた
らし、チップコストの増大を招く。また、機能を従来の
ままにしてチップサイズを小さくし、コストを下げよう
としても、パッドピッチを小さくできないためにチップ
サイズを小さくできず、低コスト化を阻むという課題を
生じてきている。

【０００７】図５７は、従来のプロ−ブカ−ドの断面構
造を示すものである。ガラエポ基板などから構成される
多層配線基板１０１上に、タングステン針１０３をエポ
キシ系樹脂１０５により固定する。タングステン針１０
３の一端は、配線基板上の電極に半田１０４によって接
続されている。

【０００８】なお、針の材料としては、タングステンの
他に、パラジウムや、ベリリウムと銅の合金などがあ
る。図５８は、針の先端部分を拡大して示すものであ
る。針１０３の先端は、細く、かつ、鉤状に折り曲げら
れている。現在における最小先端径ｂは、約４０μｍ、
最小ピッチｐは、約８０μｍである。針１０３の根元部
は、先端部よりも太くなっており、例えば根元部の径ａ
は、約２００μｍである。

【０００９】これらの針１０３は、半導体チップのパッ
ド電極に合わせて配置されており、一般には、水平方向
の位置精度は、±１０〜２０μｍ、高さ方向の位置精度
は、±１０〜２０μｍである。

【００１０】このような技術を用いて、さらに微細ピッ
チ化を図ろうとすると、針の先端部をより細くする必要
があるが、針の強度が弱くなるだけでなく、針自体を細
く成型することが困難である。また、微細なピッチにな
るに従い、針の位置精度をさらに上げる必要があるが、
従来技術では、６０μｍよりも狭いピッチに対して位置
精度が十分に確保できないという課題がある。さらに、
従来の製造方法では、２００を越えるようなパッド数に
対し微細なピッチで針を配置することが困難になってき
ている。

【００１１】

【発明が解決しようとする課題】このように、従来のタ
ングステンなどの金属を加工成型したものを針とし、こ
れをガラエポなどの樹脂からなる多層基板上に半導体チ
ップのパッド電極の位置に合わせて一本一本配置し、エ
ポキシ系樹脂で固定するようなプロ−ブでは、６０μｍ
よりも狭いパッドピッチに合わせて、高い位置精度で多
数の針を配置することが困難であるという課題を生じて
いる。

【００１２】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ＬＣＤドライバやＡＳＩＣなどの
６０μｍよりも狭いピッチの電極（パッド，バンプ）を
有するＩＣのテストに使用できるような新規なプロ−ブ
を提供することである。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明のプロ−ブは、二つの主表面と中央部に形成
される開口とを有し、一方の主表面側から前記開口へ突
出し、前記一方の主表面側へ湾曲している複数のビ−ム
を有する半導体基板と、前記半導体基板の一方の主表面
上に第１の絶縁膜を介して形成され、各々のビ−ムの先
端部から前記半導体基板の外周部まで延在する配線層
と、前記半導体基板の他方の主表面上に形成される第２
の絶縁膜とを備えている。

【００１４】前記複数のビ−ムは、その先端部が半導体
チップ上の電極の配置に対応するように規則的に配置さ
れ、前記複数のビ−ムの先端部は、前記半導体チップ上
の電極に接触する。

【００１５】前記半導体基板の二つの主表面領域には、
それぞれ所定の濃度の不純物を含み、所定の深さを有す
る拡散層が形成されている。また前記複数のビ−ムの先
端部には、導電性の突起が形成されている。

【００１６】

【作用】上記構成によれば、プロ−ブは、所定の加工が
施された半導体基板から構成されている。従って、従来
のように、金属針を多層基板上に半導体チップの電極
（パッド，バンプ）の位置に合わせて一本一本配置する
という面倒な操作もなく、本発明では、高精度な針（ビ
−ム）の配置を達成できる。また、ＬＣＤドライバやＡ
ＳＩＣなどの６０μｍよりも狭いピッチの電極を有する
ＩＣのテストに対応できるプロ−ブを提供することが可
能である。

【００１７】

【実施例】以下、図面を参照しながら、本発明のプロ−
ブについて詳細に説明する。図１は、本発明の第１の実
施例に係わるプロ−ブを示している。１１は、シリコン
（Ｓｉ）基板である。シリコン基板１１の中央部には、
例えば四角形状の開口１２が形成されている。このた
め、シリコン基板１１は、概ね枠型を有している。

【００１８】また、シリコン（単結晶）基板１１は、当
該シリコン基板の一面側から開口１２へ突出する複数の
ビ−ム（梁状の突起）１３を有している。シリコン基板
１１の一面側（ビ−ムを含む）及び他面側には、それぞ
れｐ型不純物（例えばＢＦ₂）を１０¹⁶ｃｍ^-2程度含む
拡散層１４ａ，１４ｂが形成されている。

【００１９】シリコン基板１１の一面側の全面には、シ
リコン酸化膜１５が形成されている。シリコン基板１１
の枠部（ビ−ムを除く）では、シリコン酸化膜１５上に
シリコン窒化膜（ＳｉＮ、Ｓｉ₃ Ｎ₄ など）１６が形成
されている。また、シリコン基板１１の一面側には、各
々のビ−ム１３の先端からシリコン基板１１の枠部の外
側まで伸びる配線層１７が形成されている。

【００２０】なお、配線層１７は、タングステン
（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、パラジウ
ム（Ｐｄ）、ベリリウム（Ｂｅ）、ニッケル（Ｎｉ）、
チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、アスタチン
（Ａｔ）などの金属から構成できる。また、配線層１７
は、これらの金属が複数積み重ねられた積層であって
も、又はこれらの金属の合金であってもよい。さらに、
配線層１７は、単層部分（例えばタングステンのみ）と
積層部分（例えばタングステンと銅の積層）から構成さ
れていてもよい。

【００２１】シリコン基板１１の他面側の全面には、シ
リコン酸化膜１８，１９が形成されている。各々のビ−
ム１３は、シリコン基板１１の一面側へ湾曲している。
これは、シリコン基板１１、シリコン酸化膜１５，１９
及び配線層１７の室温近傍における熱膨張係数が異なる
ために生じる。

【００２２】上記構成によれば、プロ−ブは、所定の加
工が施されたシリコン基板から構成されている。従っ
て、ビ−ムのピッチは、容易に６０μｍよりも狭く構成
できる。しかも、ビ−ムは、ＩＣのパッドに接触し易い
ように湾曲している。これにより、ＬＣＤドライバやＡ
ＳＩＣなどの６０μｍよりも狭いピッチの電極パッドを
有するＩＣのテストに使用できるような新規なプロ−ブ
を提供できる。

【００２３】図２は、本発明のプロ−ブとＩＣのパッド
との接触状態を概念的に示している。即ち、ビ−ム１３
は、シリコン基板１１の一面側へ湾曲している。従っ
て、プロ−ブの配線層１７をシリコン基板１１の一面側
に配置された半導体チップ（ＩＣ）２０のパッド２１に
容易に接触させることができる。

【００２４】図３は、本発明の第２の実施例に係わるプ
ロ−ブを示している。このプロ−ブは、第１の実施例に
関わるプロ−ブに対して以下の点において相違してい
る。即ち、本実施例のプロ−ブは、各ビ−ム１３の先端
に導電性の突起２２を有している。

【００２５】導電性の突起２２は、プロ−ブの配線層１
７とＩＣのパッドを容易に接触させるためのものであ
る。なお、この突起２２は、例えばビ−ム１３の先端に
金属をメッキすることにより、又はビ−ム１３の先端に
導電材料を接着することにより、又は導電膜を堆積（ス
パッタ）しエッチングすることにより得ることができ
る。

【００２６】図４は、本発明の第３の実施例に係わるプ
ロ−ブを示している。シリコン基板１１の中央部には、
例えば四角形状の開口１２が形成されている。このた
め、シリコン基板１１は、概ね枠型を有している。

【００２７】また、シリコン（単結晶）基板１１は、当
該シリコン基板の一面側から開口１２へ突出する複数の
ビ−ム１３を有している。シリコン基板１１の一面側
（ビ−ムを含む）及び他面側には、それぞれｐ型不純物
（例えばＢＦ₂ ）を１０¹⁶ｃｍ^-2程度含む拡散層１４
ａ，１４ｂが形成されている。

【００２８】シリコン基板１１の一面側の全面には、シ
リコン酸化膜１５が形成されている。シリコン酸化膜１
５上には、シリコン窒化膜（ＳｉＮ、Ｓｉ₃ Ｎ₄ など）
１６が形成されている。また、シリコン基板１１の一面
側には、各ビ−ム１３の先端からシリコン基板１１の枠
部の外側まで伸びる配線層１７が形成されている。

【００２９】なお、配線層１７は、第１の実施例と同様
に、タングステンなどの金属から構成できる。また、配
線層１７は、複数の金属の積層であっても、又は合金で
あってもよい。さらに、配線層１７は、単層部分と積層
部分から構成されていてもよい。

【００３０】シリコン基板１１の他面側の全面には、シ
リコン酸化膜１８，１９が形成されている。各々のビ−
ム１３は、シリコン基板１１の一面側へ湾曲している。
これは、シリコン基板１１、シリコン酸化膜１５，１９
及び配線層１７の室温近傍における熱膨張係数が異なる
ために生じる。

【００３１】上記構成によれば、第１の実施例と同様
に、プロ−ブは、所定の加工が施されたシリコン基板か
ら構成されている。従って、ビ−ムのピッチは、容易に
６０μｍよりも狭く構成できる。また、ビ−ムは、ＩＣ
のパッドに接触し易いように湾曲している。これによ
り、ＬＣＤドライバやＡＳＩＣなどの６０μｍよりも狭
いピッチの電極パッドを有するＩＣのテストに使用でき
るような新規なプロ−ブを提供できる。

【００３２】図５は、本発明の第４の実施例に係わるプ
ロ−ブを示している。このプロ−ブは、第３の実施例に
関わるプロ−ブに対して以下の点において相違してい
る。即ち、本実施例のプロ−ブは、各ビ−ム１３の先端
に導電性の突起２２を有している。

【００３３】導電性の突起２２は、プロ−ブの配線層１
７とＩＣのパッドを容易に接触させるためのものであ
る。この突起２２は、第２の実施例と同様に、例えばビ
−ム１３の先端に金属をメッキすることにより、又はビ
−ム１３の先端に導電材料を接着することにより、又は
導電膜を堆積（スパッタ）しエッチングすることにより
得ることができる。

【００３４】図６〜図２０は、本発明の第１の実施例に
係わるプロ−ブの製造方法を示すものである。この実施
例は、図１のプロ−ブの製造方法に関する。以下、当該
プロ−ブの製造方法について順次説明する。

【００３５】まず、図６に示すように、ｎ型のシリコン
基板１１の両面に、深さが約０．４μｍ、不純物濃度が
約１０¹⁶ｃｍ^-2のｐ⁺ 型の拡散層１４ａ，１４ｂをそれ
ぞれ形成する。また、温度が約１０００℃の熱酸化を行
い、シリコン基板１１の両面に、膜厚が約０．１μｍの
シリコン酸化膜１５，１８をそれぞれ形成する。さら
に、シリコン基板１１の一面側のシリコン酸化膜１５上
に、シリコン窒化膜（ＳｉＮ、Ｓｉ₃ Ｎ₄ など）１６を
形成する。

【００３６】次に、図７に示すように、シリコン基板１
１の両面に、フォトレジスト２３を塗布する。フォトレ
ジスト２３を露光、現像し、シリコン基板１１の他面側
の中央部に開口２４を形成する。

【００３７】次に、図８に示すように、例えばＨＦ液を
用いて、開口２４に露出したシリコン酸化膜１８をエッ
チング除去する。また、例えばＨＦ：ＨＮＯ₃ ：ＣＨ₃
ＣＯＯＨ＝１：３：８の溶液を用いて、開口２４に露出
した拡散層１４ｂを等方性エッチングし、この部分の拡
散層１４ｂを除去する。

【００３８】次に、図９に示すように、例えばＫＯＨ液
を用いて、開口２４に露出したシリコン基板１１を異方
性エッチングし、シリコン基板１１に、底部が当該基板
の一面側の拡散層１４ａまで達する凹部を形成する。

【００３９】次に、図１０に示すように、フォトレジス
ト２３を剥離した後、温度が約１０００℃の熱酸化を行
う。その結果、シリコン基板１１の他面側には、膜厚が
約１．０μｍのシリコン酸化膜１９が形成される。な
お、シリコン基板１１の一面側は、シリコン窒化膜１６
に覆われているため、当該基板の一面側は、熱酸化され
ることがない。

【００４０】次に、図１１に示すように、シリコン基板
１１の一面側に、フォトレジスト２５を塗布する。フォ
トレジスト２５を露光、現像し、シリコン基板１１の一
面側の中央部に開口２６を形成する。この開口２６は、
フォトレジスト２３に設ける開口２４と対称的に形成さ
れる。

【００４１】次に、図１２及び図１３に示すように、開
口２６に露出したシリコン窒化膜１６をエッチング除去
する。その結果、シリコン窒化膜１６のパタ−ンは、シ
リコン基板１１上において枠型となる。この後、フォト
レジスト２５を剥離する。

【００４２】次に、図１４に示すように、シリコン基板
１１の一面側の全面に、導電膜（例えばタングステン）
２７を約０．４μｍ形成（スパッタ）する。次に、図１
５に示すように、シリコン基板１１の両面に、フォトレ
ジスト２８ａ，２８ｂを塗布する。フォトレジスト２８
ａ，２８ｂを露光、現像し、シリコン基板１１の一面側
のフォトレジスト２８ａに配線パタ−ンを形成する。

【００４３】次に、図１６に示すように、フォトレジス
ト２８ａ，２８ｂをマスクにして、導電膜２７をエッチ
ング除去すると、シリコン基板１１の一面側には、所定
の配線パタ−ンを有する配線層１７が形成される。

【００４４】次に、図１７に示すように、シリコン窒化
膜１６及びフォトレジスト２８ａをマスクにして、シリ
コン基板１１の一面側のシリコン酸化膜１５をエッチン
グ除去する。

【００４５】次に、図１８及び図１９に示すように、例
えばＨＦ：ＨＮＯ₃ ：ＣＨ₃ ＣＯＯＨ＝１：３：８の溶
液を用い、シリコン窒化膜１６及びフォトレジスト２８
ａをマスクにして、シリコン基板１１の一面側の拡散層
１４ａを等方性エッチングし、この部分の拡散層１４ａ
を除去する。また、シリコン窒化膜１６及びフォトレジ
スト２８ａをマスクにして、シリコン基板１１の他面側
のシリコン酸化膜１９もエッチング除去する。

【００４６】この際、シリコン窒化膜１６は、枠型を有
し、フォトレジスト２８ａは、配線パタ−ンを有してい
るため、シリコン基板１１の中央部には、開口１２が形
成され、かつ、当該開口部には、複数のビ−ム１３が形
成される。この後、フォトレジスト２８ａ，２８ｂを剥
離すれば、本発明のプロ−ブが完成する。

【００４７】なお、図２０に示すように、本発明のプロ
−ブは、室温近傍の温度においては、ビ−ム１３がシリ
コン基板１１の一面側（配線層１７側）へ湾曲する。こ
れは、配線層１７の熱膨張係数がシリコン基板１１やシ
リコン酸化膜１５，１９の熱膨張係数よりも小さいため
である。従って、このビ−ム１３は、プロ−ブの針とし
て使用することができる。

【００４８】上記製造方法によれば、ＬＣＤドライバや
ＡＳＩＣなどの６０μｍよりも狭いピッチの電極パッド
を有するＩＣのテストに使用できるプロ−ブを高精度に
作成することができる。

【００４９】図２１〜図３１は、本発明の第２の実施例
に係わるプロ−ブの製造方法を示すものである。この実
施例は、図１のプロ−ブの製造方法に関する。以下、当
該プロ−ブの製造方法について順次説明する。

【００５０】まず、図２１に示すように、ｎ型のシリコ
ン基板１１の一面側に、フォトレジスト２９を塗布す
る。フォトレジスト２９を露光、現像し、シリコン基板
１１の一面側の中央部にのみ、このフォトレジスト２９
を方形状に残存させる。この後、フォトレジスト２９を
マスクにして、例えばＢＦ₂ をシリコン基板１１の両面
にイオン注入し、当該基板の両面に、深さが約０．４μ
ｍ、不純物濃度が約１０¹⁶ｃｍ^-2のｐ⁺ 型の拡散層１４
ａ，１４ｂをそれぞれ形成する。

【００５１】次に、図２２に示すように、温度が約１０
００℃の熱酸化を行い、シリコン基板１１の両面に、膜
厚が約０．１μｍのシリコン酸化膜１５，１８をそれぞ
れ形成する。さらに、シリコン基板１１の一面側のシリ
コン酸化膜１５上に、シリコン窒化膜（ＳｉＮ、Ｓｉ₃
Ｎ₄ など）１６を形成する。

【００５２】次に、図２３に示すように、シリコン基板
１１の両面に、フォトレジスト３０を塗布する。フォト
レジスト３０を露光、現像し、シリコン基板１１の他面
側の中央部に開口３１を形成する。

【００５３】次に、図２４に示すように、例えばＨＦ液
を用いて、開口３１に露出したシリコン酸化膜１８をエ
ッチング除去する。また、例えばＨＦ：ＨＮＯ₃ ：ＣＨ
₃ ＣＯＯＨ＝１：３：８の溶液を用いて、開口３１に露
出した拡散層１４ｂを等方性エッチングし、この部分の
拡散層１４ｂを除去する。

【００５４】次に、図２５に示すように、例えばＫＯＨ
液を用いて、開口３１に露出したシリコン基板１１を異
方性エッチングする。その結果、シリコン基板１１に
は、底部が、当該基板の一面側の拡散層１４ａ及び拡散
層１４ａのない中央部ではシリコン酸化膜１５まで達す
る凹部を形成する。

【００５５】次に、図２６に示すように、フォトレジス
ト２３を剥離した後、温度が約１０００℃の熱酸化を行
う。その結果、シリコン基板１１の他面側には、膜厚が
約１．０μｍのシリコン酸化膜１９が形成される。な
お、シリコン基板１１の一面側は、シリコン窒化膜１６
に覆われているため、当該基板の一面側は、熱酸化され
ることがない。

【００５６】また、シリコン基板１１の一面側に、フォ
トレジスト３２を塗布する。フォトレジスト３２を露
光、現像し、シリコン基板１１の一面側の中央部に開口
３３を形成する。この開口３３は、フォトレジスト３０
に設ける開口３１と対称的に形成される。

【００５７】次に、図２７に示すように、開口３３に露
出したシリコン窒化膜１６をエッチング除去する。その
結果、シリコン窒化膜１６のパタ−ンは、シリコン基板
１１上において枠型となる。フォトレジスト３２を剥離
した後、シリコン基板１１の一面側の全面に、導電膜
（例えばタングステン）２７を約０．４μｍ形成（スパ
ッタ）する。

【００５８】次に、図２８に示すように、シリコン基板
１１の両面に、フォトレジスト３４ａ，３４ｂを塗布す
る。フォトレジスト３４ａ，３４ｂを露光、現像し、シ
リコン基板１１の一面側のフォトレジスト３４ａに配線
パタ−ンを形成する。

【００５９】次に、図２９及び図３０に示すように、フ
ォトレジスト３４ａ，３４ｂをマスクにして、導電膜２
７をエッチング除去すると、シリコン基板１１の一面側
には、所定の配線パタ−ンを有する配線層１７が形成さ
れる。さらに、シリコン窒化膜１６及びフォトレジスト
３４ａをマスクにして、シリコン基板１１の一面側のシ
リコン酸化膜１５をエッチング除去する。

【００６０】また、例えばＨＦ：ＨＮＯ₃ ：ＣＨ₃ ＣＯ
ＯＨ＝１：３：８の溶液を用い、シリコン窒化膜１６及
びフォトレジスト３４ａをマスクにして、シリコン基板
１１の一面側の拡散層１４ａを等方性エッチングし、こ
の部分の拡散層１４ａを除去する。また、シリコン窒化
膜１６及びフォトレジスト３４ａをマスクにして、シリ
コン基板１１の他面側のシリコン酸化膜１９もエッチン
グ除去する。

【００６１】この際、シリコン窒化膜１６は、枠型を有
し、フォトレジスト３４ａは、配線パタ−ンを有してい
るため、シリコン基板１１の中央部には、開口１２が形
成され、かつ、当該開口部には、複数のビ−ム１３が形
成される。この後、フォトレジスト３４ａ，３４ｂを剥
離すれば、本発明のプロ−ブが完成する。

【００６２】なお、図３１に示すように、本発明のプロ
−ブは、室温近傍の温度においては、ビ−ム１３がシリ
コン基板１１の一面側（配線層１７側）へ湾曲する。こ
れは、配線層１７の熱膨張係数がシリコン基板１１やシ
リコン酸化膜１５，１９の熱膨張係数よりも小さいため
である。従って、このビ−ム１３は、プロ−ブの針とし
て使用することができる。

【００６３】上記製造方法によれば、ＬＣＤドライバや
ＡＳＩＣなどの６０μｍよりも狭いピッチの電極パッド
を有するＩＣのテストに使用できるプロ−ブを高精度に
作成することができる。

【００６４】図３２〜図４５は、本発明の第３の実施例
に係わるプロ−ブの製造方法を示すものである。この実
施例は、図４のプロ−ブの製造方法に関する。以下、当
該プロ−ブの製造方法について順次説明する。

【００６５】まず、図３２に示すように、ｎ型のシリコ
ン基板１１の両面に、深さが約０．４μｍ、不純物濃度
が約１０¹⁶ｃｍ^-2のｐ⁺ 型の拡散層１４ａ，１４ｂをそ
れぞれ形成する。また、温度が約１０００℃の熱酸化を
行い、シリコン基板１１の両面に、膜厚が約０．１μｍ
のシリコン酸化膜１５，１８をそれぞれ形成する。さら
に、シリコン基板１１の一面側のシリコン酸化膜１５上
に、シリコン窒化膜（ＳｉＮ、Ｓｉ₃ Ｎ₄ など）１６を
形成する。

【００６６】次に、図３３に示すように、シリコン基板
１１の両面に、フォトレジスト２３を塗布する。フォト
レジスト２３を露光、現像し、シリコン基板１１の他面
側の中央部に開口２４を形成する。

【００６７】次に、図３４に示すように、例えばＨＦ液
を用いて、開口２４に露出したシリコン酸化膜１８をエ
ッチング除去する。また、例えばＨＦ：ＨＮＯ₃ ：ＣＨ
₃ ＣＯＯＨ＝１：３：８の溶液を用いて、開口２４に露
出した拡散層１４ｂを等方性エッチングし、この部分の
拡散層１４ｂを除去する。

【００６８】次に、図３５に示すように、例えばＫＯＨ
液を用いて、開口２４に露出したシリコン基板１１を異
方性エッチングし、シリコン基板１１に、底部が当該基
板の一面側の拡散層１４ａまで達する凹部を形成する。
この後、フォトレジスト２３を剥離する。

【００６９】次に、図３６に示すように、温度が約１０
００℃の熱酸化を行う。その結果、シリコン基板１１の
他面側には、膜厚が約１．０μｍのシリコン酸化膜１９
が形成される。なお、シリコン基板１１の一面側は、シ
リコン窒化膜１６に覆われているため、当該基板の一面
側は、熱酸化されることがない。

【００７０】次に、図３７に示すように、シリコン基板
１１の一面側の全面に、導電膜（例えばタングステン）
２７を約０．４μｍ形成（スパッタ）する。次に、図３
８に示すように、シリコン基板１１の一面側に、フォト
レジスト３５を塗布する。フォトレジスト３５を露光、
現像し、シリコン基板１１の一面側のフォトレジスト３
５に配線パタ−ンを形成する。

【００７１】次に、図３９及び図４０に示すように、フ
ォトレジスト３５をマスクにして、導電膜２７をエッチ
ング除去すると、シリコン基板１１の一面側には、所定
の配線パタ−ンを有する配線層１７が形成される。さら
に、フォトレジスト３５をマスクにして、シリコン基板
１１の一面側のシリコン窒化膜１６及びシリコン酸化膜
１５をそれぞれエッチング除去する。この後、フォトレ
ジスト３５を剥離する。

【００７２】次に、図４１及び図４２に示すように、シ
リコン基板１１の両面に、再びフォトレジスト３６ａ，
３６ｂを塗布する。フォトレジスト３６ａ，３６ｂを露
光、現像し、シリコン基板１１の一面側の中央部に開口
３７を形成する。この開口３７は、フォトレジスト２３
に設ける開口２４と対称的に形成される。

【００７３】次に、図４３及び図４４に示すように、例
えばＨＦ：ＨＮＯ₃ ：ＣＨ₃ ＣＯＯＨ＝１：３：８の溶
液を用い、配線層１７及びフォトレジスト３６ａをマス
クにして、シリコン基板１１の一面側の拡散層１４ａを
等方性エッチングし、この部分の拡散層１４ａを除去す
る。また、配線層１７及びフォトレジスト３６ａをマス
クにして、シリコン基板１１の他面側のシリコン酸化膜
１９もエッチング除去する。

【００７４】この際、フォトレジスト２８ａは枠型を有
しているため、シリコン基板１１の中央部には、開口１
２が形成され、かつ、当該開口部には、複数のビ−ム１
３が形成される。この後、フォトレジスト３６ａ，３６
ｂを剥離すれば、本発明のプロ−ブが完成する。

【００７５】なお、図４５に示すように、本発明のプロ
−ブは、室温近傍の温度においては、ビ−ム１３がシリ
コン基板１１の一面側（配線層１７側）へ湾曲する。こ
れは、配線層１７の熱膨張係数がシリコン基板１１やシ
リコン酸化膜１５，１９の熱膨張係数よりも小さいため
である。従って、このビ−ム１３は、プロ−ブの針とし
て使用することができる。

【００７６】上記製造方法によれば、ＬＣＤドライバや
ＡＳＩＣなどの６０μｍよりも狭いピッチの電極パッド
を有するＩＣのテストに使用できるプロ−ブを高精度に
作成することができる。

【００７７】図４６〜図５６は、本発明の第４の実施例
に係わるプロ−ブの製造方法を示すものである。この実
施例は、図４のプロ−ブの製造方法に関する。以下、当
該プロ−ブの製造方法について順次説明する。

【００７８】まず、図４６に示すように、ｎ型のシリコ
ン基板１１の一面側に、フォトレジスト２９を塗布す
る。フォトレジスト２９を露光、現像し、シリコン基板
１１の一面側の中央部にのみ、このフォトレジスト２９
を方形状に残存させる。この後、フォトレジスト２９を
マスクにして、例えばＢＦ₂ をシリコン基板１１の両面
にイオン注入し、当該基板の両面に、深さが約０．４μ
ｍ、不純物濃度が約１０¹⁶ｃｍ^-2のｐ⁺ 型の拡散層１４
ａ，１４ｂをそれぞれ形成する。

【００７９】次に、図４７に示すように、温度が約１０
００℃の熱酸化を行い、シリコン基板１１の両面に、膜
厚が約０．１μｍのシリコン酸化膜１５，１８をそれぞ
れ形成する。さらに、シリコン基板１１の一面側のシリ
コン酸化膜１５上に、シリコン窒化膜（ＳｉＮ、Ｓｉ₃
Ｎ₄ など）１６を形成する。

【００８０】次に、図４８に示すように、シリコン基板
１１の両面に、フォトレジスト３０を塗布する。フォト
レジスト３０を露光、現像し、シリコン基板１１の他面
側の中央部に開口３１を形成する。

【００８１】次に、図４９に示すように、例えばＨＦ液
を用いて、開口３１に露出したシリコン酸化膜１８をエ
ッチング除去する。また、例えばＨＦ：ＨＮＯ₃ ：ＣＨ
₃ ＣＯＯＨ＝１：３：８の溶液を用いて、開口３１に露
出した拡散層１４ｂを等方性エッチングし、この部分の
拡散層１４ｂを除去する。

【００８２】次に、図５０に示すように、例えばＫＯＨ
液を用いて、開口３１に露出したシリコン基板１１を異
方性エッチングする。その結果、シリコン基板１１に
は、底部が、当該基板の一面側の拡散層１４ａ及び拡散
層１４ａのない中央部ではシリコン酸化膜１５まで達す
る凹部が形成される。この後、フォトレジスト２３を剥
離する。

【００８３】次に、図５１に示すように、温度が約１０
００℃の熱酸化を行う。その結果、シリコン基板１１の
他面側には、膜厚が約１．０μｍのシリコン酸化膜１９
が形成される。なお、シリコン基板１１の一面側は、シ
リコン窒化膜１６に覆われているため、当該基板の一面
側は、熱酸化されることがない。

【００８４】次に、図５２に示すように、シリコン基板
１１の一面側の全面に、導電膜（例えばタングステン）
２７を約０．４μｍ形成（スパッタ）する。次に、図５
３に示すように、シリコン基板１１の両面に、フォトレ
ジスト３４ａ，３４ｂを塗布する。フォトレジスト３４
ａ，３４ｂを露光、現像し、シリコン基板１１の一面側
のフォトレジスト３４ａに配線パタ−ンを形成する。

【００８５】次に、図５４及び図５５に示すように、フ
ォトレジスト３４ａ，３４ｂをマスクにして、導電膜２
７をエッチング除去すると、シリコン基板１１の一面側
には、所定の配線パタ−ンを有する配線層１７が形成さ
れる。さらに、シリコン窒化膜１６及びフォトレジスト
３４ａをマスクにして、シリコン基板１１の一面側のシ
リコン酸化膜１５をエッチング除去する。

【００８６】また、例えばＨＦ：ＨＮＯ₃ ：ＣＨ₃ ＣＯ
ＯＨ＝１：３：８の溶液を用い、シリコン窒化膜１６及
びフォトレジスト３４ａをマスクにして、シリコン基板
１１の一面側の拡散層１４ａを等方性エッチングし、こ
の部分の拡散層１４ａを除去する。また、シリコン窒化
膜１６及びフォトレジスト３４ａをマスクにして、シリ
コン基板１１の他面側のシリコン酸化膜１９もエッチン
グ除去する。

【００８７】その結果、シリコン基板１１の中央部に
は、開口１２が形成され、かつ、当該開口部には、複数
のビ−ム１３が形成される。この後、フォトレジスト３
４ａ，３４ｂを剥離すれば、本発明のプロ−ブが完成す
る。

【００８８】なお、図５６に示すように、本発明のプロ
−ブは、室温近傍の温度においては、ビ−ム１３がシリ
コン基板１１の一面側（配線層１７側）へ湾曲する。こ
れは、配線層１７の熱膨張係数がシリコン基板１１やシ
リコン酸化膜１５，１９の熱膨張係数よりも小さいため
である。従って、このビ−ム１３は、プロ−ブの針とし
て使用することができる。

【００８９】上記製造方法によれば、ＬＣＤドライバや
ＡＳＩＣなどの６０μｍよりも狭いピッチの電極パッド
を有するＩＣのテストに使用できるプロ−ブを高精度に
作成することができる。

【００９０】

【発明の効果】以上、説明したように、本発明のプロ−
ブによれば、次のような効果を奏する。即ち、本発明の
プロ−ブは、シリコン半導体から構成されているため、
従来のシリコンＬＳＩプロセスを用いて形成することが
可能である。従って、非常に高精度なプロ−ブ針を提供
することができる。また、６０μｍ以下のピッチのパッ
ドを有するＩＣに使用できるプロ−ブカ−ドを廉価に提
供できる。また、本発明に係わるビ−ムは、シリコンＬ
ＳＩプロセスにより形成するため、各ビ−ムの厚さは高
精度に制御できる。よって、ビ−ムの湾曲の曲率も、各
ビ−ム間において、ばらつきの少ない精度の高いものと
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わるプロ−ブを示す
図。

【図２】本発明のプロ−ブとテストを行うＩＣを示す
図。

【図３】本発明の第２の実施例に係わるプロ−ブを示す
図。

【図４】本発明の第３の実施例に係わるプロ−ブを示す
図。

【図５】本発明の第４の実施例に係わるプロ−ブを示す
図。

【図６】本発明の第１の実施例に係わるプロ−ブの製造
方法を示す図。

【図７】本発明の第１の実施例に係わるプロ−ブの製造
方法を示す図。

【図８】本発明の第１の実施例に係わるプロ−ブの製造
方法を示す図。

【図９】本発明の第１の実施例に係わるプロ−ブの製造
方法を示す図。

【図１０】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１１】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１２】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１３】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１４】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１５】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１６】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１７】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１８】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図１９】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図２０】本発明の第１の実施例に係わるプロ−ブの製
造方法を示す図。

【図２１】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２２】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２３】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２４】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２５】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２６】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２７】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２８】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図２９】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図３０】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図３１】本発明の第２の実施例に係わるプロ−ブの製
造方法を示す図。

【図３２】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３３】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３４】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３５】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３６】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３７】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３８】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図３９】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４０】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４１】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４２】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４３】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４４】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４５】本発明の第３の実施例に係わるプロ−ブの製
造方法を示す図。

【図４６】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図４７】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図４８】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図４９】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５０】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５１】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５２】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５３】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５４】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５５】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５６】本発明の第４の実施例に係わるプロ−ブの製
造方法を示す図。

【図５７】従来のプロ−ブカ−ドを示す図。

【図５８】従来のプロ−ブカ−ドのプロ−ブ針の先端部
の拡大図。

【符号の説明】

１１ …シリコン基板、 １２ …開口、 １３ …ビ−ム（梁状の突起）、 １４ａ，１４ｂ …拡散層、 １５，１８，１９ …シリコン酸化膜、 １６ …シリコン窒化膜、 １７ …配線層、 ２０ …半導体チップ、 ２１ …パッド、 ２２ …導電性突起、 ２３，２５，２８ａ，２８ｂ，２９，３０，３２，３４
ａ，３４ｂ，３５，３６ａ，３６ｂ …フォトレジス
ト、 ２４，２６，３１，３３，３７ …開口、 ２７ …導電膜。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 二つの主表面と中央部に形成される開口
   とを有し、一方の主表面側から前記開口へ突出し、前記
   一方の主表面側へ湾曲している複数のビ−ムを有する半
   導体基板と、 前記半導体基板の一方の主表面上に第１の絶縁膜を介し
   て形成され、各々のビ−ムの先端部から前記半導体基板
   の外周部まで延在する配線層と、 前記半導体基板の他方の主表面上に形成される第２の絶
   縁膜と を具備するプロ−ブ。
2. 【請求項２】 前記複数のビ−ムは、その先端部が半導
   体チップ上の電極の配置に対応するように規則的に配置
   され、前記複数のビ−ムの先端部は、前記半導体チップ
   上の電極に接触し得ることを特徴とする請求項１に記載
   のプロ−ブ。
3. 【請求項３】 前記半導体基板の二つの主表面領域に
   は、それぞれ所定の濃度の不純物を含み、所定の深さを
   有する拡散層が形成されていることを特徴とする請求項
   １に記載のプロ−ブ。
4. 【請求項４】 前記複数のビ−ムの先端部には、導電性
   の突起が形成されていることを特徴とする請求項１に記
   載のプロ−ブ。