JPH07142943A - イコライザアンプ及びスイッチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 半導体素子を用いたスイッチ回路を開閉し
て、支障なくイコライザ特性（周波数特性）を変更でき
るようにする。 【構成】 オペアンプOPの出力端子と、負側入力端子と
の間に介装している抵抗Ｒ₂ ，Ｒ_1A，Ｒ₁ の直列回路の
抵抗Ｒ_1Aに並列接続したトランジスタ1aと、このトラン
ジスタ1aにベース電流を供給するトランジスタ2aと、ト
ランジスタ1aからのベース電流を引き込むトランジスタ
5aと、トランジスタ2aとカレントミラー接続したトラン
ジスタ3aに直列接続され、トランジスタ5aとカレントミ
ラー接続したトランジスタ4aとを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はイコライザアンプ及びス
イッチ回路に関するものである。

【０００２】

【従来の技術】例えばテープレコーダでは、録音テープ
から再生した信号をイコライザアンプへ入力して、再生
した信号の周波数特性を補正できるようにしている。
図７は非反転増幅回路を用いたイコライザアンプの基本
回路図である。周波数特性を補正すべき交流信号の入力
電圧Ｖ_INがオペアンプOPの正入力端子＋へ入力される。
オペアンプOPの正入力端子OP₀ と負入力端子−との間に
は帰還抵抗Ｒ₂ が介装されており、負入力端子−は抵抗
Ｒ₃ を介して接地されている。オペアンプOPの出力端子
OP₀ から周波数特性が補正された交流信号の出力電圧Ｖ
_OUT が出力されるようになっている。このような非反転
増幅回路の電圧利得Ｇは、

【０００３】

【数１】

【０００４】となる。ここで図７に破線で示すように抵
抗Ｒ₂ にコンデンサＣ₁ を並列接続し、抵抗Ｒ₂ と出力
端子OP₀ との間に抵抗Ｒ₁ を介装すると、帰還回路の抵
抗分は周波数依存性になり、電圧利得Ｇは、

【０００５】

【数２】

【０００６】となり、電圧利得Ｇは入力電圧Ｖ_INの周波
数ｆに依存することになる。そして、一般的なイコライ
ザアンプの回路は図８に示すように構成されている。例
えばテープレコーダにおける信号再生ヘッドである交流
信号源Ｓ_A の一側端子は、コンデンサＣ₃ を介してオペ
アンプOPの正入力端子＋と接続され、他側端子は接地さ
れる。オペアンプOPの出力端子OP₀ と負入力端子−との
間には、抵抗Ｒ_1Aと、抵抗Ｒ₁ と、抵抗Ｒ₂ との直列回
路が介装されており、抵抗Ｒ_1AにはスイッチSWが並列接
続され、抵抗Ｒ₂ にはコンデンサＣ₁ が並列接続され
る。抵抗Ｒ₂ とオペアンプOPの負入力端子−との接続部
は、抵抗Ｒ₃ とコンデンサＣ₂ との直列回路を介して接
地される。

【０００７】オペアンプOPの正入力端子＋は、バイアス
用抵抗Ｒ_B1を介して、負入力端子−はバイアス用抵抗Ｒ
_B2を介して夫々バイアス電源Ｖ_B の正電極と接続され、
その負電極は接地される。なお、バイアス用抵抗Ｒ_B1，
Ｒ_B2の抵抗値は抵抗Ｒ₃ に比べて十分に大きい値に選定
しており、電圧利得Ｇの算式上ではバイアス用抵抗
Ｒ_B1，Ｒ_B2を無視できるようにしている。

【０００８】図９は、図８に示したイコライザアンプの
電圧利得と、入力電圧の周波数との関係を示している。
入力電圧の周波数が低くなるにともないコンデンサＣ₁
のインピーダンスが高くなるためコンデンサＣ₁ が存在
しない状態と同様となり、電圧利得は増大する。また入
力電圧の周波数が高くなるにともないコンデンサＣ₁の
インピーダンスが低くなるため、抵抗Ｒ₂ が短絡された
状態と同様となり電圧利得は減少する。

【０００９】また、図８に示すイコライザアンプの抵抗
Ｒ_1Aの両端子間をスイッチSWにより短絡すれば高周波数
域の電圧利得が低下して、イコライザの周波数特性が変
わる(但しＲ₂ >>Ｒ₁ ，Ｒ_1Aの場合）。ところで、この
ようなスイッチSWには図10及び図11に示すようなトラン
ジスタを用いたスイッチ回路を使用している。

【００１０】図10に示すスイッチ回路は、トランジスタ
1aのベースＢを、電流源12を介して接地しており、コレ
クタはスイッチ端子20a と、エミッタＥはスイッチ端子
20bと接続されている。このスイッチ回路は電流源12に
よりトランジスタ1aのベースに電流が供給されると、ト
ランジスタ1aはオンする。そして、電流源12から供給さ
れる電流が大きくなると、トランジスタ1aは飽和動作領
域でオンして、トランジスタ1aのコレクタ電位とエミッ
タ電位とが略等しくなって、トランジスタ1aのコレクタ
Ｃ, エミッタＥ間が短絡状態に等しい状態になる。

【００１１】図11に示すスイッチ回路は、一方のトラン
ジスタ1aのコレクタＣと、他方のトランジスタ1 のエミ
ッタＥとが接続され、トランジスタ1aのエミッタＥとト
ランジスタ1bのコレクタＣとが接続される。トランジス
タ1a,1b のベースは電流源12を介して接地される。トラ
ンジスタ1aのコレクタＣとトランジスタ1bのエミッタＥ
との接続部はスイッチ端子20a と接続され、トランジス
タ1aのエミッタＥとトランジスタ1bのコレクタＣとの接
続部はスイッチ端子20a と接続される。

【００１２】このスイッチ回路は電流源12によりトラン
ジスタ1a,1b のベースＢに電流が供給されると、トラン
ジスタ1a,1b はオンする。電流源12により供給される電
流が大きくなると、トランジスタ1a,1b は飽和動作領域
でオンし、トランジスタ1a,1b のコレクタ電位とエミッ
タ電位とが略等しくなる。そして、トランジスタ1a,1b
のコレクタＣ, エミッタＥ間は短絡状態に等しい状態に
なる。また、このスイッチ回路のスイッチ端子20a,20b
には極性がない。

【００１３】ところで、このようなスイッチ回路を使用
する場合は、スイッチ端子20a,20bを、図８における抵
抗Ｒ_1Aの両側の端子と各別に接続して、トランジスタ1
a、又はトランジスタ1a,1b をオン, オフさせることに
なる。その場合、トランジスタ1a、又はトランジスタ1
a,1b をオンさせると、トランジスタ1a、又はトランジ
スタ1a,1b のエミッタ電流がオペアンプOPの出力端子側
へ流れ込むが、オペアンプOPの出力端子側は低インピー
ダンスであるので、回路電圧が変動せず実用上問題な
く、イコライザアンプの周波数特性を変更できる。

【００１４】しかし乍ら、このイコライザアンプでは、
コンデンサＣ₁ ，Ｃ₂ ，Ｃ₃ をチップに内蔵できないた
め、それらを接続するための外部端子Ｐ₁ ，Ｐ₂ ，
Ｐ₃ ，Ｐ₄ を要し、更に信号出力端子Ｐ₅ の５端子をチ
ップに設けなければならないという不都合がある。

【００１５】そこで、外部端子の数を減少させた図12に
示すようなイコライザアンプが考えられている。このイ
コライザアンプは、交流信号源Ｓ_A の一側端子がコンデ
ンサＣ₃ を介してオペアンプOPの正入力端子＋と接続さ
れ、オペアンプOPの出力端子OP₀ と負入力端子−との間
には、抵抗Ｒ₂ と、抵抗Ｒ_1Aと、抵抗Ｒ₁ との直列回路
が介装される。抵抗Ｒ_1AにはスイッチSWが並列接続さ
れ、抵抗Ｒ₂ にはコンデンサＣ₁ が並列接続される。抵
抗Ｒ₁ とオペアンプOPの負入力端子−との接続部は、抵
抗Ｒ₃ と電流源12との直列回路を介して接地される。

【００１６】オペアンプOPの正入力端子＋とコンデンサ
Ｃ₃ との接続部はバイアス用抵抗Ｒ_B1を介して、負入力
端子−と、コンデンサＣ₁ と抵抗Ｒ₂ ，Ｒ₃ との接続部
はバイアス用抵抗Ｒ_B2を介して、バイアス電源Ｖ_B の正
電極と接続され、バイアス電源Ｖ_B の負電極は接地され
る。オペアンプOPの正入力端子＋とコンデンサＣ₃ との
接続部はバイアス用抵抗Ｒ_B1を介して、負入力端子−と
抵抗Ｒ₁ ，Ｒ₃ との接続部はバイアス用抵抗Ｒ_B2を介し
てバイアス電源Ｖ_B の正電極と接続され、バイアス電源
Ｖ_B の負電極は接地される。

【００１７】電源Ｖ_C はエミッタフォロワのトランジス
タTRのコレクタと接続され、抵抗Ｒ₄ と抵抗Ｒ₅ との直
列回路を介して接地される。抵抗Ｒ₄ とＲ₅ との接続部
はトランジスタTRのベースと接続される。トランジスタ
TRのエミッタは、抵抗Ｒ₃ と電流源12との接続部と接続
される。このように、このイコライザアンプにはコンデ
ンサＣ₁ 及びコンデンサＣ₃ を備えている。また、抵抗
Ｒ₂ の一側端子及び他側端子の位置に外部端子Ｐ₂ 及び
Ｐ₃ を、コンデンサＣ₃ とオペアンプOPの正入力端子＋
との接続部に外部端子Ｐ₄ を設けており、外部端子Ｐ₃
は信号出力端子と兼用している。そして、このイコライ
ザアンプもスイッチSWのオン, オフにより図７に示すイ
コライザアンプと同様に周波数特性を変更できる。

【００１８】

【発明が解決しようとする課題】しかし乍ら、図12に示
すイコライザアンプのスイッチSWに、図10又は図11に示
すようなスイッチ回路を前述した如く使用すると、トラ
ンジスタ1a、又はトランジスタ1a,1b がオンした場合
に、前述したようにオペアンプOPの帰還回路に、トラン
ジスタ1a、又はトランジスタ1a,1b のエミッタ電流が流
れ込むことになる。そしてエミッタ電流が流れ込む回路
位置は高インピーダンスとなっているので、帰還回路の
回路電圧が変動し、スイッチ回路がオンしたときのオペ
アンプP の出力電圧は、異常音が再生されるような電圧
変化をし、周波数特性を変更する場合に支障が生じると
いう問題がある。

【００１９】本発明は斯かる問題に鑑み、トランジスタ
からなるスイッチ回路をオン, オフして支障なく周波数
特性を変更できるイコライザアンプ、及びこれを接続し
た回路に電流が流れ込むことがないスイッチ回路を提供
することを目的とする。

【００２０】

【課題を解決するための手段】第１発明に係るイコライ
ザアンプは、周波数特性を変更するためのスイッチ回路
を、オペアンプの帰還抵抗の両端子間を開閉する開閉手
段と、該開閉手段を閉動作させる電流を供給する電流供
給手段と、開閉手段に流れる電流を引き込む電流引き込
み手段とを備えて構成する。

【００２１】第２発明に係るスイッチ回路は、これを接
続する回路の接続端子間を開閉する開閉手段と、この開
閉手段を閉動作させる電流を供給する手段と、開閉手段
に流れる電流を引き込む手段とを備えて構成する。

【００２２】第３発明に係るスイッチ回路は、これに接
続する回路の接続端子間を開閉する第１トランジスタ
と、この第１トランジスタへベース電流を供給する第２
トランジスタと、第１トランジスタを流れる電流を引き
込む第３トランジスタと、第２トランジスタにカレント
ミラー接続された第４トランジスタと、この第４トラン
ジスタに直列接続され第３トランジスタにカレントミラ
ー接続された第５トランジスタとを備えて構成する。

【００２３】第４発明に係るスイッチ回路は、これを接
続する回路の接続端子間を開閉する逆並列接続された第
１トランジスタ及び第２トランジスタと、この第１トラ
ンジスタへベース電流を供給する第３トランジスタと、
第２トランジスタへベース電流を供給する第４トランジ
スタと、第１トランジスタを流れる電流を引き込む第５
トランジスタと、第２トランジスタを流れる電流を引き
込む第６トランジスタと、第３トランジスタにカレント
ミラー接続された第７トランジスタに直列接続されてお
り、第５トランジスタにカレントミラー接続されている
第８トランジスタと、第４トランジスタにカレントミラ
ー接続された第９トランジスタに直列接続されており、
第６トランジスタとカレントミラー接続された第10トラ
ンジスタとを備えて構成する。

【００２４】第５発明に係るスイッチ回路は、これに接
続する回路の接続端子間を開閉する第１トランジスタ
と、この第１トランジスタへベース電流を供給する第２
トランジスタと、第１トランジスタを流れる電流を引き
込む第３トランジスタと、第２トランジスタにカレント
ミラー接続された第４トランジスタ及び第５トランジス
タと、第４トランジスタに直列接続されており、第３ト
ランジスタにカレントミラー接続された第６トランジス
タと、第５トランジスタに直列接続された電流源とを備
えて構成する。

【００２５】第６発明に係るスイッチ回路は、これを接
続する回路の接続端子間を開閉する逆並列接続された第
１トランジスタ及び第２トランジスタと、この第１トラ
ンジスタへベース電流を供給する第３トランジスタと、
第２トランジスタへベース電流を供給する第４トランジ
スタと、第１トランジスタの電流を引き込む第５トラン
ジスタと、第２トランジスタの電流を引き込む第６トラ
ンジスタと、第３トランジスタ及び第４トランジスタと
ともにカレントミラー接続された第８トランジスタ、第
９トランジスタ、第10トランジスタと、第８トランジス
タに直列接続された電流源と、第９トランジスタに直列
接続されており、第５トランジスタにカレントミラー接
続された第11トランジスタと、第10トランジスタに直列
接続されており第６トランジスタにカレントミラー接続
された第12トランジスタとを備えて構成する。

【００２６】

【作用】第１発明のイコライザアンプでは開閉手段へ閉
動作させる電流を供給すると開閉手段が閉動作し、オペ
アンプの帰還抵抗の両端子間が短絡状態になり、閉動作
させる電流を遮断すると開閉手段が開動作し、オペアン
プの帰還抵抗の両端子間が非短絡状態になる。閉動作す
ると開閉手段に電流が流れて、この電流は電流引き込み
手段に引き込まれて、開閉手段を接続している帰還抵抗
側へ電流が流れ込まない。また開閉手段の開閉動作によ
りイコライザアンプの周波数特性が変わる。これによ
り、開閉手段の開閉動作によってオペアンプの帰還回路
の回路電圧が変動せず、支障なく周波数特性を変更でき
る。

【００２７】第２発明のスイッチ回路は、これに接続す
る回路の接続端子間を開閉する開閉手段に、閉動作させ
る電流を供給すると、開閉手段が閉動作し、閉動作させ
る電流を遮断すると開動作する。閉動作すると開閉手段
に電流が流れ、この電流を電流引き込み手段が引き込
む。これにより、スイッチ回路を接続する回路の接続端
子には、開閉手段を流れる電流が流れ込まない。

【００２８】第３発明のスイッチ回路は、これに接続す
る回路の接続端子間を開閉する第１トランジスタに、第
２トランジスタからベース電流を供給すると、第１トラ
ンジスタがオンし、ベース電流を遮断するとオフする。
第２トランジスタに流れる電流と等しい電流が第４トラ
ンジスタ及び第５トランジスタに流れ、第３トランジス
タは、第５トランジスタに流れる電流と等しい電流が流
れ得る状態になり、第１トランジスタを流れる電流を全
て第３トランジスタが引き込む。これにより、第１トラ
ンジスタを接続する回路の接続端子には、第１トランジ
スタの電流が流れ込まない。

【００２９】第４発明のスイッチ回路は、これを接続す
る回路の接続端子間を開閉する逆並列接続された第１ト
ランジスタ及び第２トランジスタに、第３トランジスタ
及び第４トランジスタからベース電流を供給すると、第
１トランジスタ及び第２トランジスタがともにオンし、
ベース電流を遮断すると、第１トランジスタ及び第２ト
ランジスタがともにオフする。第３トランジスタを流れ
る電流に等しい電流が第７トランジスタ及び第８トラン
ジスタに流れて、第５トランジスタは第８トランジスタ
の電流と等しい電流が流れ得る状態になり、第１トラン
ジスタの電流を全て第５トランジスタが引き込む。第４
トランジスタを流れる電流に等しい電流が第９トランジ
スタ及び第10トランジスタに流れて、第６トランジスタ
は第10トランジスタの電流と等しい電流が流れ得る状態
になり、第２トランジスタの電流を全て第６トランジス
タが引き込む。これにより、第１トランジスタ及び第２
トランジスタと接続される回路の接続端子には、第１ト
ランジスタ及び第２トランジスタの電流が流れ込まな
い。

【００３０】第５発明のスイッチ回路は、これを接続す
る回路の接続端子間を開閉する第１トランジスタに、第
２トランジスタからベース電流を供給すると、第１トラ
ンジスタがオンし、ベース電流を遮断すると第１トラン
ジスタがオフする。第２トランジスタから第１トランジ
スタへ供給するベース電流は、電流源により第５トラン
ジスタに流れる電流と等しい電流が流れる第４トランジ
スタの電流と等しい電流となる。第４トランジスタの電
流が第６トランジスタに流れて、第３トランジスタは第
６トランジスタの電流と等しい電流が流れ得る状態にな
り、第１トランジスタの電流を全て第３トランジスタが
引き込む。これにより、第１トランジスタと接続される
回路の接続端子には第１トランジスタの電流が流れ込ま
ない。

【００３１】第６発明のスイッチ回路は、これを接続す
る回路の接続端子間を開閉する逆並列接続の第１トラン
ジスタ及び第２トランジスタに、第３トランジスタ及び
第４トランジスタからベース電流を供給すると、第１ト
ランジスタ及び第２トランジスタがともにオンし、ベー
ス電流を遮断すると第１トランジスタ及び第２トランジ
スタがともにオフする。第３トランジスタ及び第４トラ
ンジスタから第１トランジスタ及び第２トランジスタに
供給するベース電流は、電流源により第８トランジスタ
に流れる電流と等しい電流が流れる第９トランジスタ及
び第10トランジスタの電流と等しい電流となる。第９ト
ランジスタの電流が第11トランジスタに流れ、第10トラ
ンジスタの電流が第12トランジスタに流れて、第５トラ
ンジスタは第11トランジスタの電流と等しい電流が流れ
得る状態になり、第１トランジスタの電流を全て第５ト
ランジスタが引き込む。また第６トランジスタは、第12
トランジスタの電流と等しい電流が流れ得る状態にな
り、第２トランジスタの電流を全て第６トランジスタが
引き込む。これにより、第１トランジスタ及び第２トラ
ンジスタと接続される回路の接続端子には、第１トラン
ジスタ、第２トランジスタの電流が流れ込まない。

【００３２】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は第１発明に係るイコライザアンプの構成
を示すブロック図である。例えばテープレコーダの信号
再生ヘッドである交流信号源Ｓ_A の一側端子はコンデン
サＣ₃ を介してオペアンプOPの正入力端子＋と接続され
る。交流信号源Ｓ_A の他側端子は接地される。オペアン
プOPの出力端子OP₀ と負入力端子−との間には、帰還抵
抗Ｒ₂ と、帰還抵抗Ｒ_1Aと、帰還抵抗Ｒ₁ との直列回路
が介装される。帰還抵抗Ｒ₂ にはコンデンサＣ₁ が並列
接続される。帰還抵抗Ｒ_1Aの一側端子（他側端子）は、
スイッチ回路SWC のスイッチ端子ｔ₁ （スイッチ端子ｔ
₂ ）と接続される。オペアンプOPの負入力端子−と帰還
抵抗Ｒ₁ との接続部は抵抗Ｒ₃ と電流源12との直列回路
を介して接地される。

【００３３】電源Ｖ_C はトランジスタTRのコレクタと接
続され、抵抗Ｒ₄ と抵抗Ｒ₅ との直列回路を介して接地
される。抵抗Ｒ₄ とＲ₅ との接続部はトランジスタTRの
ベースと接続され、エミッタは抵抗Ｒ₃ と電流源12との
接続部と接続される。またオペアンプOPの正入力端子＋
とコンデンサＣ₃ との接続部はバイアス用抵抗Ｒ_B1を介
して、負入力端子−と抵抗Ｒ₁ ，Ｒ₃ との接続部はバイ
アス用抵抗Ｒ_B2を介して、夫々バイアス電源Ｖ_B の正電
極と接続され、その負電極は接地される。

【００３４】スイッチ回路SWC は電流供給手段たるトラ
ンジスタ2aのベースと、トランジスタ3aのベースとが共
通に接続され、その共通接続部はトランジスタ2aのコレ
クタと接続され、トランジスタ2aと3aとはベース電流に
対してカレントミラー接続されている。トランジスタ2
a,3a のエミッタは電源Ｖ_C と接続される。トランジス
タ2aにトランジスタ6aが並列接続され、トランジスタ6a
のベースには制御電圧Ｖ_CTR が入力される。トランジス
タ3aのコレクタは、トランジスタ4aのコレクタ及びベー
スと接続され、そのエミッタは接地される。トランジス
タ2a,3a のベースと、トランジスタ2aのコレクタと、ト
ランジスタ6aのコレクタとの接続部はベース電流を調整
するための抵抗7aを介して開閉手段たるトランジスタ1a
のベースと接続される。

【００３５】トランジスタ1aのエミッタは電流引き込み
手段たるトランジスタ5aのコレクタと接続され、トラン
ジスタ5aのエミッタは接地される。トランジスタ5aのベ
ースと、トランジスタ4aのベースとが共通に接続され、
トランジスタ4aと5aとはベース電流に対してカレントミ
ラー接続されている。トランジスタ1aのコレクタ、エミ
ッタはスイッチ端子ｔ₁ , ｔ₂ と接続される。トランジ
スタ2a,3a,4a,5a は同一特性 (同一サイズ) に選定され
ている。

【００３６】次にこのように構成したイコライザアンプ
の動作を説明する。このイコライザアンプは、スイッチ
回路SWC のトランジスタ1aをオフさせると帰還抵抗Ｒ_1A
の両端子間が非短絡状態になって、高周波数域の電圧利
得が上昇する。またトランジスタ1aをオンさせると、帰
還抵抗Ｒ_1Aの両端子間が短絡状態になって高周波数域の
電圧利得が低下する。つまり、トランジスタ1aのオン,
オフに応じてイコライザアンプの周波数特性を、図12に
示したイコライザアンプの場合と同様に変更できること
になる。

【００３７】一方、スイッチ回路SWC の動作は、Ｌレベ
ルの制御電圧Ｖ_CTR をトランジスタ6aのベースへ入力す
ると、トランジスタ6aがオンして、トランジスタ2aのベ
ース、エミッタ間にバイアス電圧が加わらず、トランジ
スタ2aはオフしてコレクタ電流が流れない。これにより
トランジスタ1aにはベース電流が流れないので、トラン
ジスタ1aはオフしてコレクタ, エミッタ間、つまりスイ
ッチ端子ｔ₁ , ｔ₂ 間は開状態になる。

【００３８】次に、Ｈレベルの制御電圧Ｖ_CTR をトラン
ジスタ6aのベースへ入力すると、トランジスタ6aがオフ
して、トランジスタ2aのベース, エミッタ間にバイアス
電圧が加わり、トランジスタ2aがオンしてコレクタ電流
が流れる。そしてこのコレクタ電流はトランジスタ1aの
ベースに流れるので、トランジスタ1aはオンする。ここ
でトランジスタ1aのベース電流は抵抗7aの抵抗値により
制限されるが、トランジスタ1aのベース電流が大きくな
ると、トランジスタ1aは飽和動作領域でオンし、トラン
ジスタ1aのコレクタ電位と、エミッタ電位とが略等しく
なる。そしてトランジスタ1aのコレクタ, エミッタ間が
短絡状態になり、抵抗Ｒ_1A の両端子間が短絡されてイ
コライザアンプの周波数特性が変更される。

【００３９】ところでトランジスタ2a,3a はカレントミ
ラー接続されているので、トランジスタ3aのコレクタに
は、トランジスタ2aのコレクタ電流、即ちトランジスタ
1aのベース電流に等しい電流が流れる。更に、トランジ
スタ4a,5a はカレントミラー接続されているので、トラ
ンジスタ5aのコレクタには、トランジスタ4aのコレクタ
電流、即ちトランジスタ1aのベース電流に等しい電流が
流れ得る状態になる。それにより、トランジスタ1aのベ
ースからエミッタに向かって流れるベース電流をトラン
ジスタ5aのコレクタに引き込むことになり、スイッチ端
子ｔ₂ にトランジスタ1aのエミッタ電流が流れ込むこと
がない。

【００４０】そのためスイッチ端子ｔ₁ , ｔ₂ 間に帰還
抵抗Ｒ_1Aが介装されてインピーダンスが高い帰還回路を
接続していても、スイッチ回路SWC のトランジスタ1aが
オンしたときにその帰還回路の回路電圧を変動させるこ
とがなく、オペアンプOPの帰還動作に支障が生じない。
また、電圧変動が生じないことにより異常音を再生する
ことがない。

【００４１】図２は本発明に係るスイッチ回路の第２実
施例の構成を示すブロック図である。トランジスタ2a及
びトランジスタ3aの各ベースは共通に接続されており、
ベース電流に対してカレントミラー接続されている。ト
ランジスタ2a,3a のエミッタは電源Ｖ_C と接続される。
トランジスタ2aにはトランジスタ6aが並列接続される。
トランジスタ6aのベースには制御電圧Ｖ_CTR が入力され
る。トランジスタ3aのコレクタはトランジスタ4aのベー
ス及びコレクタと接続され、そのエミッタは接地され
る。

【００４２】トランジスタ2a,3a の各ベースと、トラン
ジスタ2aのコレクタと、トランジスタ6aのコレクタとの
接続部は、ベース電流を調整するための抵抗7aを介して
トランジスタ1aのベースと接続される。トランジスタ1a
にはトランジスタ1bが逆並列接続され、トランジスタ1a
のエミッタとトランジスタ1bのコレクタとの接続部はト
ランジスタ5aのコレクタ及びスイッチ端子ｔ₂ と接続さ
れる。トランジスタ5aのベースはトランジスタ4aのベー
スと接続され、トランジスタ5aのエミッタは接地され
る。トランジスタ4aと5aとはカレントミラー接続されて
いる。

【００４３】トランジスタ2b及びトランジスタ3bの各ベ
ースは共通に接続され、ベース電流に対してカレントミ
ラー接続されている。トランジスタ2b,3b のエミッタは
電源Ｖ_C と接続される。トランジスタ2bにはトランジス
タ6bが並列接続される。トランジスタ6bのベースには制
御電圧Ｖ_CTR が入力される。トランジスタ6bのコレクタ
と、トランジスタ2b,3b の各ベースと、トランジスタ2b
のコレクタとの接続部は、ベース電流を調整する抵抗7b
を介してトランジスタ1bのベースと接続される。トラン
ジスタ3bのコレクタは、トランジスタ4bのベース及びコ
レクタと接続される。トランジスタ1aのコレクタとトラ
ンジスタ1bのエミッタとの接続部はスイッチ端子ｔ₁ 及
びトランジスタ5bのコレクタと接続される。トランジス
タ5bのエミッタは接地され、そのベースはトランジスタ
4bのベースと接続される。そしてトランジスタ5bと4bと
はカレントミラー接続されている。なおトランジスタ2
a,3a,4a,5a,2b,3b,4b,5b は同一特性 (同一サイズ) に
選定されている。また抵抗7a,7b を同一抵抗値に選定し
ている。

【００４４】次にこのスイッチ回路の動作を説明する。
いまＬレベルの制御電圧Ｖ_CTR をトランジスタ6a,6b の
ベースへ入力すると、トランジスタ6a,6b がオンしてト
ランジスタ2a,2b 夫々のベース, エミッタ間にバイアス
電圧が加わらず、トランジスタ2a,2b はともにオフして
コレクタ電流が流れない。そのためトランジスタ1a,1b
のベース電流も流れないので、トランジスタ1a,1b はと
もにオフして、コレクタ, エミッタ間、つまりスイッチ
端子ｔ₁ , ｔ₂ 間は開状態になる。

【００４５】次にＨレベルの制御電圧Ｖ_CTR をトランジ
スタ6a,6b のベースへ入力すると、トランジスタ6a,6b
がともにオフして、トランジスタ2a,2b のベース, エミ
ッタ間にバイアス電圧が加わり、トランジスタ2a,2b が
ともにオンして、コレクタ電流が流れる。このコレクタ
電流はトランジスタ1a,1b のベースへ流れるので、トラ
ンジスタ1a,1b がともにオンする。トランジスタ1a,1b
のベース電流は抵抗7a,7b の抵抗値により制限される
が、トランジスタ1a,1b のベース電流が大きくなると、
トランジスタ1a,1b は飽和動作領域でオンし、トランジ
スタ1a,1b のコレクタ電位とエミッタ電位とが略等しく
なる。そしてトランジスタ1a,1b のコレクタ, エミッタ
間が短絡状態になり、スイッチ端子ｔ₁ , ｔ₂ 間は閉状
態になる。

【００４６】ところでトランジスタ2aと3aとが、またト
ランジスタ2bと3bとがカレントミラー接続されているの
で、トランジスタ3a,3b のコレクタにはトランジスタ2
a,2bのコレクタ電流、即ちトランジスタ1a,1b のベース
電流に等しい電流が流れる。更にトランジスタ4aと5aと
が、またトランジスタ4bと5bとがカレントミラー接続さ
れているので、トランジスタ5a,5b のコレクタにはトラ
ンジスタ4a,4b のコレクタ電流、即ちトランジスタ1a,1
b のベース電流に等しい電流が流れ得る状態になる。

【００４７】それにより、トランジスタ1a,1b のベース
からエミッタに向かって流れるベース電流をトランジス
タ5a,5b のコレクタに引き込むことになり、スイッチ端
子ｔ₁ , ｔ₂ にトランジスタ1a,1b のベース電流が流れ
込むことがない。そのため、スイッチ端子ｔ₁ , ｔ₂ 間
にインピーダンスが高い回路を接続した場合に、その回
路の回路電圧を変動させることがない。なお、このスイ
ッチ回路はトランジスタ1aと1bとを逆並列接続した回路
をスイッチ端子ｔ₁ , ｔ₂ 間に介装させているため、ス
イッチ端子ｔ₁ , ｔ₂ に極性が存在しない。

【００４８】またこのスイッチ回路は、トランジスタ2
b,3b をトランジスタ2a,3a と兼用し、トランジスタ4b
をトランジスタ4aと兼用し、トランジスタ6bをトランジ
スタ６ａと兼用させることができる。図３はそのように
兼用した場合のスイッチ回路の構成を示すブロック図で
ある。

【００４９】電源Ｖ_C とトランジスタ3aのベースとの間
に、トランジスタ6aが介装される。トランジスタ2a,3a
の各ベースとトランジスタ2aのコレクタと抵抗7aとの接
続部が抵抗7bを介してトランジスタ1bのベースと接続さ
れる。それ以外の構成は図２においてトランジスタ2b,3
b 、トランジスタ6b及びトランジスタ4bを除去した他の
構成と同様となっている。

【００５０】なお、ここではトランジスタ1a,1b と同一
特性 (同一サイズ) に選定しており、トランジスタ4a,5
a,5bを同一特性 (同一サイズ) になしている。また、抵
抗7a,7b を同一抵抗値に選定する。更にトランジスタ2a
のエミッタの面積と、トランジスタ3aのエミッタの面積
とを２：１に選定する。これによりこのスイッチ回路も
制御電圧Ｖ_CTR をトランジスタ6aのベースへ与えること
により、図２に示すスイッチ回路と同様の動作を行わせ
ることができる。

【００５１】図４は本発明に係るスイッチ回路の第３実
施例の構成を示すブロック図である。トランジスタ8a、
トランジスタ9a及びトランジスタ10a のエミッタは電源
Ｖ_Cと接続される。トランジスタ8a,9a,10a の各ベース
は共通に接続され、トランジスタ8aのコレクタとそのベ
ースとの接続部は電流源110 を構成するトランジスタ11
1 と抵抗112 との直列回路を介して接地される。トラン
ジスタ8a,9a,10a はカレントミラー接続されている。電
流源110 はトランジスタ111 と、トランジスタ113 とト
ランジスタ114 と、抵抗112 と、抵抗115 と、抵抗116
と、抵抗117 とで構成されている。

【００５２】トランジスタ113 のコレクタは電源Ｖ_C と
接続され、そのエミッタは抵抗115を介して接地され
る。トランジスタ114 のコレクタは抵抗116 を介して電
源Ｖ_Cと接続され、そのエミッタは抵抗117 を介して接
地される。トランジスタ113 のベースは抵抗116 とトラ
ンジスタ114 のコレクタとの接続部と接続される。トラ
ンジスタ113 のエミッタとトランジスタ114 のベースと
抵抗115 との接続部はトランジスタ111 のベースと接続
される。電流源110 のトランジスタ114 と抵抗117 との
直列回路にはトランジスタ6aが並列接続され、トランジ
スタ6aのベースには制御電圧Ｖ_CTR が入力される。

【００５３】トランジスタ9aのコレクタはトランジスタ
4aのベース及びコレクタと接続され、そのエミッタは接
地される。トランジスタ10a のコレクタはトランジスタ
1aのベースと接続され、そのコレクタはスイッチ端子ｔ
₁ と接続される。トランジスタ1aのエミッタは、トラン
ジスタ5aのコレクタ及びスイッチ端子ｔ₂ と接続され
る。トランジスタ5aのエミッタは接地され、そのベース
はトランジスタ4aのベースと接続され、トランジスタ5a
とトランジスタ4aとがカレントミラー接続されている。
トランジスタ1a,4a,5a,8a,9a,10aは同一特性 (同一サイ
ズ) に選定されている。

【００５４】次にこのスイッチ回路の動作を説明する。
いま、Ｈレベルの制御電圧Ｖ_CTR をトランジスタ6aのベ
ースへ入力すると、トランジスタ6aがオンする。それに
よりトランジスタ113 がオフして、トランジスタ111,11
4 がオフし、電流源110 による電流がトランジスタ8aに
流れず、トランジスタ8aとカレントミラー接続されてい
るトランジスタ10a にはコレクタ電流が流れない。その
ためトランジスタ1aにベース電流が供給されないのでト
ランジスタ1aはオフして、コレクタ, エミッタ間、即ち
スイッチ端子ｔ₁ , ｔ₂ 間は開状態になる。

【００５５】次にＬレベルの制御電圧Ｖ_CTR をトランジ
スタ6aのベースへ入力すると、トランジスタ6aがオフし
てトランジスタ113 がオンする。それによりトランジス
タ111,114 がオンして、トランジスタ8aのコレクタに電
流源110 により供給される電流が流れる。そしてトラン
ジスタ8aとカレントミラー接続されているトランジスタ
9a,10aのコレクタにもトランジスタ8aのコレクタ電流、
即ち電流源110 により供給される電流と等しい電流が流
れる。これにより、トランジスタ1aのベースに電流源11
0 により供給される電流と等しい電流が流れ、トランジ
スタ1aはオンする。

【００５６】そして、トランジスタ1aのベース電流が大
きくなると、トランジスタ1aは飽和動作領域でオンし、
トランジスタ1aのコレクタ電位とエミッタ電位とが略等
しくなる。このとき、トランジスタ1aのコレクタ, エミ
ッタ間、即ちスイッチ端子ｔ₁ , ｔ₂ 間は短絡状態にな
る。

【００５７】ところで、トランジスタ4aとトランジスタ
5aとがカレントミラー接続されているので、トランジス
タ5aのコレクタは、トランジスタ9aのコレクタ電流、即
ち電流源110 により供給される電流に等しい電流が流れ
得る状態になる。これにより、トランジスタ1aのベース
からエミッタに向かって流れるエミッタ電流を、トラン
ジスタ5aのコレクタに引き込むことになり、スイッチ端
子ｔ₁ , ｔ₂ 間に接続されている回路にトランジスタ1a
のエミッタ電流が流れ込むことがない。これによってイ
ンピーダンスが高い回路を、スイッチ端子ｔ₁ , ｔ₂ 間
に接続していても、トランジスタ1aのオンによりその回
路の回路電圧が変動せず、回路動作に支障が生じること
がない。

【００５８】また、このスイッチ回路SWC では、トラン
ジスタ10a のコレクタ電圧は、上限値、つまり (電源Ｖ
_C の電圧）−（トランジスタ10a の飽和電圧) から、下
限値、つまり（トランジスタ5aの飽和電圧) ＋ (トラン
ジスタ1aのベース, エミッタ間電圧) までの範囲とな
る。そこで逆に考えれば、トランジスタ5aが飽和動作し
ていない場合には、トランジスタ10a のコレクタ電圧を
決定する要因は、トランジスタ1aのエミッタ側電圧のみ
で、トランジスタ1aのエミッタ側電圧が、 (電源Ｖ_C の
電圧）−（トランジスタ10a の飽和電圧) − (トランジ
スタ1aのベース,エミッタ間電圧) 以下であり、且つ
(トランジスタ5aの飽和電圧) 以上であれば、トランジ
スタ1aを、トランジスタ1aのエミッタ電圧に関らず、オ
ン, オフ動作を行わせ得る。

【００５９】図５は本発明に係るスイッチ回路の第４実
施例の構成を示すブロック図である。トランジスタ8a、
トランジスタ9a、トランジスタ10a のエミッタは電源Ｖ
_C と接続されている。トランジスタ8a,9a,10a の各ベー
スは共通に接続され、トランジスタ8a,9a,10a はカレン
トミラー接続されている。トランジスタ8aのコレクタと
ベースとの接続部は電流源110 を構成しているトランジ
スタ111 と抵抗112 との直列回路を介して接地される。
電流源110 は、トランジスタ111 とトランジスタ113
と、トランジスタ114 と抵抗112 と、抵抗115 と抵抗11
6 と、抵抗117 とで構成されている。

【００６０】トランジスタ113 のコレクタは電源Ｖ_C と
接続され、そのエミッタは抵抗115を介して接地され
る。トランジスタ114 のコレクタは抵抗116 を介して電
源Ｖ_Cと接続される。トランジスタ114 のエミッタは抵
抗114 を介して接地される。トランジスタ113 のベース
は抵抗116 とトランジスタ114 のコレクタとの接続部と
接続される。トランジスタ113 のエミッタと、トランジ
スタ114 のベースと抵抗115 との接続部はトランジスタ
111 のベースと接続される。電流源110 のトランジスタ
114 と抵抗117 との直列回路にはトランジスタ6aが並列
接続され、トランジスタ6aのベースには制御電圧Ｖ_CTR
が入力される。トランジスタ9aのコレクタは、トランジ
スタ4aのベース及びコレクタと接続され、そのエミッタ
は接地される。

【００６１】トランジスタ4aのベースとトランジスタ5a
のベースとが共通接続されて、トランジスタ4a,5a はカ
レントミラー接続されている。トランジスタ10a のコレ
クタはトランジスタ1aのベースと接続され、トランジス
タ1aにはトランジスタ1bが逆並列接続される。トランジ
スタ1aのエミッタと、トランジスタ1bのコレクタとの接
続部はスイッチ端子ｔ₂ 及びトランジスタ5aのコレクタ
と接続される。トランジスタ5aのエミッタは接地され
る。

【００６２】トランジスタ8b、トランジスタ9b、トラン
ジスタ10b の各エミッタは電源Ｖ_Cと接続される。トラ
ンジスタ8b,9b,10b の各ベースは共通に接続され、トラ
ンジスタ8b,9b,10b はカレントミラー接続されている。
トランジスタ8bのベースとコレクタとが接続され、その
接続部は、電流源120 を構成するトランジスタ121 と抵
抗122 との直列回路を介して接地される。電流源120
は、トランジスタ121 と、トランジスタ123 と、トラン
ジスタ124 と、抵抗122 と、抵抗125 、抵抗126と、抵
抗127 とで構成されている。トランジスタ123 のコレク
タは電源Ｖ_C と接続され、そのエミッタは抵抗125 を介
して接地される。

【００６３】トランジスタ124 のコレクタは抵抗126 を
介して電源Ｖ_C と接続される。トランジスタ124 のエミ
ッタは抵抗127 を介して接地される。トランジスタ123
のベースは抵抗126 とトランジスタ124 のコレクタとの
接続部と接続される。トランジスタ123 のエミッタと、
トランジスタ124 のベースと、抵抗125 との接続部はト
ランジスタ121 のベースと接続される。電流源120 のト
ランジスタ124 と抵抗127 との直列回路にはトランジス
タ6bが並列接続され、トランジスタ6bのベースには制御
電圧Ｖ_CTR が入力される。

【００６４】トランジスタ9bのコレクタはトランジスタ
4bのベース及びコレクタと接続されており、そのエミッ
タは接地される。トランジスタ4bのベースとトランジス
タ5bのベースとが共通接続されて、トランジスタ4b,5b
はカレントミラー接続されている。トランジスタ10b の
コレクタはトランジスタ1bのベースと接続されている。
トランジスタ1aのコレクタと、トランジスタ1bのエミッ
タとの接続部はスイッチ端子ｔ₁ 及びトランジスタ5bの
コレクタと接続され、そのエミッタは接地される。な
お、トランジスタ1a,4a,5a,8a,9a,1b,4b,5b,8b,9b は同
一特性 (同一サイズ) になしている。

【００６５】次にこのスイッチ回路の動作を説明する。
いま、Ｈレベルの制御電圧Ｖ_CTR をトランジスタ6a(6b)
のベースへ入力すると、トランジスタ6a(6b)はオンし
て、トランジスタ113(123)がオフし、それによりトラン
ジスタ111,114(121,124)がオフする。そのためトランジ
スタ8a(8b)にはコレクタ電流が流れないので、カレント
ミラー接続しているトランジスタ10a(10b)にコレクタ電
流が流れない。そのためトランジスタ1a(1b)にベース電
流が供給されず、トランジスタ1a(1b)はオフして、それ
らのコレクタ, エミッタ間、即ちスイッチ端子ｔ₁ , ｔ
₂ 間は開状態になる。

【００６６】次にＬレベルの制御電圧Ｖ_CTR をトランジ
スタ6a(6b)のベースへ入力すると、トランジスタ6a(6b)
がオフしてトランジスタ113(123)がオンし、それにより
トランジスタ111,114(121,124)がオンする。そのためト
ランジスタ8a(8b)にはコレクタ電流が流れて、カレント
ミラー接続しているトランジスタ9a,10a(9b,10b)にコレ
クタ電流が流れる。それによりトランジスタ1a,1b のベ
ースに電流源110(120)により供給される電流と等しい電
流が流れ、トランジスタ1a(1b)はオンする。電流源110
(120)により供給される電流、即ちトランジスタ1a(1b)
のベース電流が大きくなると、トランジスタ1a(1b)は飽
和動作領域でオンし、トランジスタ1a(1b)のコレクタ電
位とエミッタ電位とが略等しくなる。そしてトランジス
タ1a(1b)のコレクタ, エミッタ間は短絡状態になる。

【００６７】ここでトランジスタ4a,5a(4b,5b)はカレン
トミラー接続されているので、トランジスタ5a(5b)のコ
レクタには、トランジスタ9a(9b)のコレクタ電流、即ち
電流源110(120)により供給される電流に等しい電流が流
れ得る状態になる。そしてトランジスタ1a(1b)のベース
からエミッタに向かって流れるベース電流を、トランジ
スタ5a(5b)のコレクタに引き込むことになり、スイッチ
端子ｔ₁ , ｔ₂ 間に接続される回路にトランジスタ1a(1
b)のエミッタ電流が流れ込むことがない。これによっ
て、インピーダンスが高い回路を、スイッチ端子ｔ₁ ,
ｔ₂ 間に接続してもトランジスタ1a(1b)のオンにより、
その回路の回路電圧が変動せず、回路動作に支障が生じ
ることがない。

【００６８】そして、このスイッチ回路もスイッチ端子
ｔ₁ , ｔ₂ に極性が存在しないという特長を有する。な
お、このスイッチ回路においても図２におけるスイッチ
回路と同様に、トランジスタ8b,9b,10b をトランジスタ
8a,9a,10a と兼用でき、トランジスタ4bをトランジスタ
4aと兼用でき、電流源120 を電流源110 と兼用できる。
その場合、トランジスタ10a のエミッタとトランジスタ
9aのエミッタとの面積比を２：１とし、他のトランジス
タ1a,1b,4a,5a,5b,10aは同一特性 (同一サイズ) にす
る。

【００６９】図６は本発明に係るスイッチ回路の第５実
施例の構成を示すブロック図である。トランジスタ8a、
トランジスタ9a、トランジスタ10a 、トランジスタ10b
及びトランジスタ9bのエミッタは電源Ｖ_C と接続され
る。トランジスタ8a,9a,10a,10b,9bの各ベースは共通に
接続され、トランジスタ8a,9a,10a,10b,9bはカレントミ
ラー接続されている。

【００７０】トランジスタ8aのコレクタは電流源110 を
構成するトランジスタ111 と抵抗112 との直列回路を介
して接地される。電流源110 は、トランジスタ111 と、
トランジスタ113 と、トランジスタ114 と、抵抗112 と
抵抗115 と抵抗116 と抵抗117 とで構成されている。ト
ランジスタ113 のコレクタは電源Ｖ_C と接続され、その
エミッタは抵抗115 を介して接地される。

【００７１】トランジスタ114 のコレクタは抵抗116 を
介して電源Ｖ_C と接続され、そのエミッタは抵抗117 を
介して接地される。抵抗116 とトランジスタ114 のコレ
クタとの接続部はトランジスタ113 のベースと接続され
る。トランジスタ113 のエミッタとトランジスタ114 の
ベースと抵抗115 との接続部はトランジスタ111 のベー
スと接続される。

【００７２】トランジスタ6aのベースには制御電圧Ｖ
_CTR が入力される。トランジスタ9aのコレクタはトラン
ジスタ4aのベース及びコレクタと接続され、そのエミッ
タは接地される。トランジスタ4aのベースとトランジス
タ5aのベースとが接続され、トランジスタ4aとトランジ
スタ5aとがカレントミラー接続されている。

【００７３】トランジスタ10a のコレクタはトランジス
タ1aのベースと接続される。トランジスタ1aにはトラン
ジスタ1bが逆並列接続される。トランジスタ1aのエミッ
タとトランジスタ1bのコレクタとの接続部は、スイッチ
端子ｔ₂ 及びトランジスタ５ａのコレクタと接続され
る。トランジスタ５ａのエミッタは接地される。トラン
ジスタ10b のコレクタはトランジスタ1bのベースと接続
される。トランジスタ1aのコレクタとトランジスタ1bの
エミッタとの接続部は、スイッチ端子ｔ₁ 及びトランジ
スタ5bのコレクタと接続される。トランジスタ5bのエミ
ッタは接地される。

【００７４】トランジスタ9bのコレクタはトランジスタ
4bのコレクタ及びベースと接続され、トランジスタ4bの
エミッタは接地される。トランジスタ4bのベースはトラ
ンジスタ5bのベースと接続され、トランジスタ4bとトラ
ンジスタ5bとがカレントミラー接続されている。なお、
トランジスタ1a,1b,4a,5a,8a,9a,10a,4b,5b,9b,10bは同
一特性 (同一サイズ) になしている。

【００７５】次にこのスイッチ回路の動作を説明する。
いま、Ｈレベルの制御電圧Ｖ_CTR をトランジスタ6aのベ
ースへ入力すると、トランジスタ6aがオンしてトランジ
スタ113 がオフする。それによりトランジスタ111,114
がオフし、トランジスタ8aにコレクタ電流が流れないの
で、カレントミラー接続しているトランジスタ9a,10a,1
0b,9b にもコレクタ電流が流れない。そのためトランジ
スタ1a,1b のベースに電流が供給されず、トランジスタ
1a,1b はオフして、そのコレクタ, エミッタ間、即ちス
イッチ端子ｔ₁ , ｔ₂ 間は開状態になる。

【００７６】次にＬレベルの制御電圧Ｖ_CTR をトランジ
スタ6aのベースへ入力すると、トランジスタ6aがオフし
てトランジスタ113 がオンする。それによりトランジス
タ111,114 がオンし、トランジスタ8aにコレクタ電流が
流れて、カレントミラー接続しているトランジスタ9a,1
0a,10b,9b にコレクタ電流が流れる。それによりトラン
ジスタ1a,1b のベースに電流源110 により供給される電
流と等しい電流が流れ、トランジスタ1a,1b がオンす
る。電流源110 により供給される電流、即ちトランジス
タ1a,1b のベース電流が大きくなると、トランジスタ1
a,1b は飽和動作領域でオンし、トランジスタ1a,1b の
コレクタ電位とエミッタ電位とが略等しくなる。そして
トランジスタ1a,1b のコレクタ, エミッタ間は短絡状態
になる。

【００７７】ここで、トランジスタ4a,5a(4b,5b)はカレ
ントミラー接続しているので、トランジスタ5a(5b)はト
ランジスタ9a(9b)のコレクタ電流、即ち電流源11a によ
り供給される電流に等しい電流が流れ得る状態になる。
そのためトランジスタ1a(1b)のベースからエミッタに向
かって流れるベース電流を、トランジスタ5a(5b)のコレ
クタに引き込むことになり、スイッチ端子ｔ₁ , ｔ₂ 間
に接続される回路にトランジスタ1a,1b のエミッタ電流
が流れ込むことがない。

【００７８】これによって、インピーダンスが高い回路
をスイッチ端子ｔ₁ , ｔ₂ に接続していてもトランジス
タ1a,1b のオンによりスイッチ端子ｔ₁ , ｔ₂ に接続し
ている回路の回路電圧を変動させることがなく、その回
路動作に支障が生じることがない。またこのスイッチ回
路はスイッチ端子ｔ₁ , ｔ₂ に極性が存在しない。

【００７９】なお、前述した各実施例ではトランジスタ
1a,1b をNPN トランジスタの場合について説明したが、
それは例示であり、PNP トランジスタを使用できるのは
勿論である。その場合、電流源の極性を反転させて対応
できる。またスイッチ回路をイコライザアンプに使用し
た場合について説明したが、イコライザアンプ以外の回
路にも適用できるのは言うまでもない。

【００８０】

【発明の効果】以上詳述したように第１発明によれば、
イコライザアンプにおけるオペアンプの帰還抵抗の両端
子間をスイッチ回路により開閉して、イコライザ特性
(周波数特性) を変更するようにしている場合に、スイ
ッチ回路から帰還抵抗側への電流の流れ込みがなく、帰
還抵抗を接続している帰還回路の電圧を変動させること
がなく、その回路動作に支障が生じず、イコライザ特性
を正確に変更できるイコライザアンプを提供できる。第
２発明によれば、回路の両端子間を開閉する場合に、そ
の端子に電流を流れ込ませることがないスイッチ回路を
提供できる、等の優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るイコライザアンプの構成を示すブ
ロック図である。

【図２】本発明に係るスイッチ回路の第２実施例の構成
を示すブロック図である。

【図３】本発明に係るスイッチ回路の変形例を示すブロ
ック図である。

【図４】本発明に係るスイッチ回路の第３実施例の構成
を示すブロック図である。

【図５】本発明に係るスイッチ回路の第４実施例の構成
を示すブロック図である。

【図６】本発明に係るスイッチ回路の第５実施例の構成
を示すブロック図である。

【図７】イコライザアンプの基本回路のブロック図であ
る。

【図８】従来の一般的なイコライザアンプの構成を示す
ブロック図である。

【図９】イコライザアンプの入力電圧の周波数と電圧利
得との関係を示す特性図である。

【図１０】従来のスイッチ回路の構成を示すブロック図
である。

【図１１】従来のスイッチ回路の他の構成を示すブロッ
ク図である。

【図１２】従来のイコライザアンプの他の構成を示すブ
ロック図である。

【符号の説明】

1a〜6a トランジスタ 1b〜6b トランジスタ 8a〜10a トランジスタ 8b〜10b トランジスタ 110,120 電流源 ｔ₁ , ｔ₂ スイッチ端子

Claims (6)

【特許請求の範囲】
1. 【請求項１】 オペアンプの出力端子と、負入力端子と
   の間に介装している帰還抵抗にスイッチ回路を並列接続
   しており、該スイッチ回路の開閉動作により周波数特性
   を変更するようになしているイコライザアンプにおい
   て、前記スイッチ回路は、前記帰還抵抗に並列接続され
   ており帰還抵抗の両端子間を開閉する開閉手段と、該開
   閉手段を閉動作させる電流を供給する電流供給手段と、
   前記開閉手段に流れる電流を引き込む電流引き込み手段
   とを備えていることを特徴とするイコライザアンプ。
2. 【請求項２】 半導体素子により構成しているスイッチ
   回路において、これを接続する回路の接続端子間を開閉
   する開閉手段と、該開閉手段を閉動作させる電流を供給
   する手段と、前記開閉手段に流れる電流を引き込む手段
   とを備え、開閉手段が閉動作した場合に、開閉手段に流
   れる電流を前記接続端子に通流させない構成にしてある
   ことを特徴とするスイッチ回路。
3. 【請求項３】 半導体素子により構成しているスイッチ
   回路において、これを接続する回路の接続端子間を開閉
   する第１トランジスタと、該第１トランジスタへベース
   電流を供給する第２トランジスタと、第１トランジスタ
   を流れる電流を引き込む第３トランジスタと、前記第２
   トランジスタにカレントミラー接続された第４トランジ
   スタと、該第４トランジスタに直列接続されており、前
   記第３トランジスタにカレントミラー接続された第５ト
   ランジスタとを備えることを特徴とするスイッチ回路。
4. 【請求項４】 半導体素子により構成しているスイッチ
   回路において、これを接続する回路の接続端子間を開閉
   する逆並列接続された第１トランジスタ及び第２トラン
   ジスタと、該第１トランジスタへベース電流を供給する
   第３トランジスタと、第２トランジスタへベース電流を
   供給する第４トランジスタと、第１トランジスタを流れ
   る電流を引き込む第５トランジスタと、第２トランジス
   タを流れる電流を引き込む第６トランジスタと、第３ト
   ランジスタにカレントミラー接続された第７トランジス
   タに直列接続されており、第５トランジスタにカレント
   ミラー接続されている第８トランジスタと、第４トラン
   ジスタにカレントミラー接続された第９トランジスタに
   直列接続されており、第６トランジスタとカレントミラ
   ー接続されている第10トランジスタとを備えることを特
   徴とするスイッチ回路。
5. 【請求項５】 半導体素子により構成しているスイッチ
   回路において、これを接続する回路の接続端子間を開閉
   する第１トランジスタと、該第１トランジスタへベース
   電流を供給する第２トランジスタと、第１トランジスタ
   を流れる電流を引き込む第３トランジスタと、第２トラ
   ンジスタにカレントミラー接続された第４トランジスタ
   及び第５トランジスタと、第４トランジスタに直列接続
   されており、第３トランジスタにカレントミラー接続さ
   れた第６トランジスタと、第５トランジスタに直列接続
   された電流源とを備えていることを特徴とするスイッチ
   回路。
6. 【請求項６】 半導体素子により構成しているスイッチ
   回路において、これを接続する回路の接続端子間を開閉
   する逆並列接続された第１トランジスタ及び第２トラン
   ジスタと、該第１トランジスタへベース電流を供給する
   第３トランジスタと、第２トランジスタへベース電流を
   供給する第４トランジスタと、第１トランジスタの電流
   を引き込む第５トランジスタと、第２トランジスタの電
   流を引き込む第６トランジスタと、第３トランジスタ及
   び第４トランジスタとともにカレントミラー接続された
   第８トランジスタ、第９トランジスタ、第10トランジス
   タと、第８トランジスタに直列接続された電流源と、第
   ９トランジスタに直列接続されており第５トランジスタ
   にカレントミラー接続された第11トランジスタと、第10
   トランジスタに直列接続されており第６トランジスタに
   カレントミラー接続された第12トランジスタとを備えて
   いることを特徴とするスイッチ回路。