JPH07143341A

JPH07143341A - 画像形成装置

Info

Publication number: JPH07143341A
Application number: JP5286365A
Authority: JP
Inventors: Osamu Shomura; 理庄村; Atsushi Abe; 敦史阿部
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1993-11-16
Filing date: 1993-11-16
Publication date: 1995-06-02

Abstract

(57)【要約】【目的】１画素分のビデオクロックよりもスイッチン
グ周波数を上げることなくディジタル的に画像の階調表
現を行うようにする。【構成】各画素の階調を表わしたパラレル画像データ
１４は選択回路３１に入力され、各階調に応じて出力端
子Ｑ₀〜Ｑ₉の１または複数からビデオクロックに同期
した矩形波が出力される。各出力端子Ｑ₀〜Ｑ₉には、
対応させて第０〜第９の遅延素子が接続されており、出
力端子Ｑ₀〜Ｑ₈には、ＬＣフィルタ４２ ₀〜４２₈が
対応して接続されている。前者は矩形波の遅延に、後者
は印字ドットに対応する時間幅のパルスに整形するため
に用いられる。これらの後段にはトランジスタ４３₀〜
４３₉が配置されており、これらのいずれかが導通する
タイミングでレーザダイオード１８が発光する。すなわ
ち、階調に応じたパルス幅およびパルスの個数で発光が
行われ、画像が形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は感光体上に発光素子を用
いて露光することにより、画像の形成を行う複写機やプ
リンタ等の画像形成装置に係わり、詳細には発光素子を
オン・オフ制御して各画素に対応した面積のドットを形
成し、画像の階調表現を可能にした画像形成装置に関す
る。

【０００２】

【従来の技術】回路素子が半導体化するにしたがって、
従来広く行われていたアナログ信号による画像処理の技
術に代って、ディジタル信号を用いた画像処理技術が進
展している。これに伴って、複写機やプリンタ等の多く
の画像形成装置で半導体レーザや発光ダイオード等の発
光素子を用いたディジタル処理による画像形成装置が広
く開発されるによになってきている。以下、画像形成装
置の代表的なものとしてのレーザビームプリンタを例に
とって説明を行う。

【０００３】図２２は、従来提案されたレーザビームプ
リンタの回路構成の要部を表わしたものである。図示し
ないホストコンピュータは各画素の階調をパラレルなデ
ータとして表わしたパラレル画像データ１１を送り出
し、レーザビームプリンタはこれをラインバッファ同期
回路１２で受信する。ラインバッファ同期回路１２に
は、このプリンタ側の画像処理用のクロックとしてビデ
オクロック１３が供給されている。ラインバッファ同期
回路１２は、このビデオクロック１３に同期して１画素
ずつパラレル画像データ１４の読み出しを行う。読み出
されたパラレル画像データ１４はＰＷＭ（Pulse Width
Modulation）回路１５に入力され、ここで各画素ごとに
それぞれの階調に応じたパルス幅の画像データ１６に変
換される。このようにしてＰＷＭ変調された画像データ
１４はＬＤ（レーザダイオード）駆動回路１７に入力さ
れ、それぞれの階調に応じたパルス幅でレーザダイオー
ド１８が発光するような駆動制御が行われることにな
る。レーザダイオード１８から射出される光線は図示し
ない走査機構によって感光体１９上を走査され、周知の
ゼログラフィの手法で画像の形成が行われる。

【０００４】このように階調をディジタル信号を用いて
表現しようとすると、ＰＷＭ制御によって実現するパル
ス幅を、プリンタの有する１画素単位のビデオクロック
１３よりも細かくしなければならない。

【０００５】図２３は、この従来の装置でＰＷＭ変調に
よる１画素分の記録が行われる様子を表わしたものであ
る。この図で上側は、図２２に示したレーザダイオード
１８にレーザ駆動回路１７から供給される入力信号をそ
れぞれ表わしており、図で下側はレーザビームの照射に
よって静電潜像が形成され、この後、現像とトナー像の
転写が行わた結果として、用紙上に再現された１画素分
の画像の様子を表わしている。

【０００６】同図ａは、１画素分の時間幅でレーザダイ
オード１８によるレーザ光が照射され、再現画像２１ａ
が得られる場合を表わしている。この場合のレーザ駆動
回路１７のレーザダイオード１８をオン・オフ制御する
ためのスイッチング周波数は、ビデオクロック１３と同
一である。同図ｂは、１／２画素分の時間幅でレーザダ
イオード１８が照射され、再現画像２１ｂが得られる場
合を表わしている。この場合の前記したスイッチング周
波数は、ビデオクロック１３の倍となっていることが必
要である。同図ｃは１／４画素分の時間幅でレーザダイ
オード１８が照射され再現画像２１ｃが得られる場合
を、また同図ｄは１／８画素分の時間幅でレーザダイオ
ード１８が照射され再現画像２１ｄが得られる場合をそ
れぞれ表わしている。これらの場合には、前記したスイ
ッチング周波数は、ビデオクロック１３の２倍または４
倍となっていることが必要である。

【０００７】以上のようにレーザ光の照射される時間を
変えて階調表現を行う技術の他に、レーザ光の光量を変
化させて階調表現を行う装置も提案されている（特開昭
６３−１８４７７３号公報および特開平３−１６５６号
公報）。

【０００８】

【発明が解決しようとする課題】後者の提案は、感光体
ドラム等の感光材料に対するレーザダイオードの照射す
る光エネルギと再現される階調の変化を利用するもので
あるが、感光体の特性がそれぞれの装置の使用状態によ
って異なったり、経年変化が生じることにより、照射す
る光量を変えて階調を正確に表現することは困難なこと
が多い。

【０００９】一方、前者の提案によると、このような問
題点を解消するものの、ビデオクロックよりも更に細か
いスイッチング周波数でレーザダイオード１８のオン・
オフ制御を行わなければならない。ところが、近年では
中央演算処理装置の能力向上に伴って各種装置の動作周
波数はますます高周波化しており、ビデオクロックの周
波数も例外ではない。このような状況の下で、周辺機器
としてのレーザビームプリンタでビデオクロックよりも
高い周波数でスイッチングを行うようにすると、放射ノ
イズがこれに伴って大きくなり、他の機器にこのような
ノイズを与えないように装置の設計を行うことが益々困
難となってきている。

【００１０】そこで本発明の目的は、１画素分のビデオ
クロックよりもスイッチング周波数を上げることなくデ
ィジタル的に画像の階調表現を行うことのできる画像形
成装置を提供することにある。

【００１１】本発明の他の目的は、同一階調を多くの表
現形態で表わすことのできる画像形成装置を提供するこ
とにある。

【００１２】本発明の更に他の目的は、直線や各種パタ
ーンを良好に再現することのできる画像形成装置を提供
することにある。

【００１３】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）各画素ごとに階調を表わした画像データをこ
れらの画素に対応した周期のクロックに同期して１画素
分ずつ入力し、自身に備えられた全出力端子の所定の１
または複数からその画素の階調に対応させてクロックに
同期したパルス信号を出力する階調対応パルス信号出力
手段と、（ロ）この階調対応パルス信号出力手段の備え
る全出力端子のうちの所定の出力端子に１対１に対応し
て接続され、これらから出力されるパルス信号のパルス
幅を予め定められた幅になるような波形の整形を行う波
形整形手段と、（ハ）波形整形手段から出力されるパル
ス信号と波形整形手段が接続されていない出力端子から
出力されるパルス信号との論理和をとる論理和手段と、
（ニ）この論理和手段によって得られたパルス信号のパ
ルス幅にそれぞれ応じて発光する発光手段と、（ホ）こ
の発光手段の発光をラスタ走査の光源として画像を形成
する感光体とを画像形成装置に具備させる。

【００１４】すなわち請求項１記載の発明によれば、階
調対応パルス信号出力手段の複数の出力端子のうちのあ
る階調に対応する１または複数の出力端子からクロック
に対応させてパルス信号を出力させ、この階調対応パル
ス信号出力手段の後段に配置された波形整形手段によっ
て１画素分の２分の１とか４分の１とか所望のパルス幅
のパルス信号に変換させる。そして、これらのパルス信
号の論理和をとり、特定の発光手段によって発光を行わ
せる。この際、階調対応パルス信号出力手段の複数の出
力端子からクロックに同期させてパルス信号を複数並列
して出力させることもできるし、全体として１つ（印字
が行われない場合には零）ずつ出力させることもでき
る。前者の場合には、対応する波形整形手段によってパ
ルス幅を調整された後の複数のパルス信号の論理和で発
光手段が発光することになる。このように請求項１記載
の発明では、波形整形手段によってパルス幅を変更する
ので、各画素に対応したクロックを更に細分化する必要
がなく、スイッチング周波数を上げる必要がない。ま
た、波形整形手段によってパルス幅を小まめに設定すれ
ば、階調を多様に設定することができる。

【００１５】請求項２記載の発明によれば、（イ）各画
素ごとに階調を表わした画像データをこれらの画素に対
応した周期のクロックに同期して１画素分ずつ入力し、
自身に備えられた全出力端子の所定の１または複数から
その画素の階調に対応させてクロックに同期したパルス
信号を出力する階調対応パルス信号出力手段と、（ロ）
この階調対応パルス信号出力手段の備える全出力端子の
うちの所定の出力端子に１対１に対応して直接的または
間接的に接続され、これらから出力されるパルス信号の
パルス幅を予め定められた幅になるような波形の整形を
行う波形整形手段と、（ハ）階調対応パルス信号出力手
段の備える全出力端子のうちの所定の出力端子に１対１
に対応して直接的または間接的に接続され、これらから
出力されるパルス信号を予め定められた遅延量で遅延さ
せる遅延手段と、（ニ）全出力端子から出力されるパル
ス信号が波形整形手段および遅延手段を通過しないとき
はそのままのパルス信号と、これらの双方あるいは一方
を通過するときには通過した後のパルス信号との論理和
をとる論理和手段と、（ホ）この論理和手段によって得
られたパルス信号のパルス幅にそれぞれ応じて発光する
発光手段と、（ヘ）この発光手段の発光をラスタ走査の
光源として画像を形成する感光体とを画像形成装置に具
備させる。

【００１６】すなわち請求項２記載の発明によれば、階
調対応パルス信号出力手段の複数の出力端子のうちのあ
る階調に対応する１または複数の出力端子からクロック
に対応させてパルス信号を出力させ、この階調対応パル
ス信号出力手段の後段に配置された波形整形手段によっ
て１画素分の２分の１とか４分の１とか所望のパルス幅
のパルス信号に変換させたり、遅延手段によって所望の
量だけパルス信号を遅延させる。そして、これらのパル
ス信号の論理和をとり、特定の発光手段によって発光を
行わせる。このように請求項２記載の発明によれば、遅
延手段を用いて論理和手段に入力するパルス信号の時間
的な調整を図ることができるようにしたので、階調の異
なるドット間で例えば直線の起点を揃えることができる
ようになり、直線や各種パターンを良好に再現すること
ができるようになる。

【００１７】請求項３記載の発明によれば、前記した論
理和手段は前記した全出力端子のそれぞれに個別に対応
して配置されパルス信号に応じてオン・オフするスイッ
チング素子であり、これらのスイッチング素子の一端に
は共通して電源が接続されており、他端同士は共通接続
されて発光素子の一端と接続され、スイッチング素子の
いずれかがオンとなっている区間で電源により発光素子
に電流が流れて発光することを特徴としている。

【００１８】すなわち請求項３記載の発明によれば、請
求項１または請求項２に記載した論理和手段は前記した
全出力端子のそれぞれに個別に対応して配置されたトラ
ンジスタ等のスイッチング手段で構成することにしてい
る。これらはそれぞれ対応する出力端子から場合に応じ
て波形整形手段や遅延手段を経て出力されるパルス信号
に応じてオン・オフされるようになっている。そして、
オンの場合にはそのスイッチング手段から発光素子に電
流が流れてその区間だけ発光が行われるようになってい
る。

【００１９】請求項４記載の発明によれば、請求項１ま
たは請求項２に記載した論理和手段は前記した全出力端
子のそれぞれに個別に対応した入力端子を有しこれらの
入力端子に現われた信号の論理和をとってその出力端子
から出力する論理和回路から構成され、また発光手段は
この論理和回路の出力端子に表われる信号に応じて発光
することを特徴としている。

【００２０】すなわち請求項４記載の発明によれば、請
求項３記載の発明と異なり論理和手段は例えば集積回路
によって構成されており、論理和をその出力端子から出
力するようにしているので、複数のトランジスタ等のス
イッチング手段は不要であり、発光手段はこの論理和手
段の出力端子に現われた信号に応じて発光することにな
る。

【００２１】なお、請求項２に記載した遅延手段は前記
した全出力端子から出力され前記した論理和手段に到達
する各パルス信号の基点を一致させる遅延量にそれぞれ
設定されていることを特徴としている。ここで基点とは
各パルス信号の立ち上がりとしての起点ばかりでなく、
立ち下がりとしての終点や、各パルス信号の中央位置等
の各種の基準となる点を含む概念である。したがって、
請求項２における遅延手段が全出力端子から出力され論
理和手段に到達する各パルス信号の基点を一致させる遅
延量にそれぞれ設定されていれば、各パルス信号の基点
の調整が行われるので、直線等の所望のパターンを良好
に再現できることになる。

【００２２】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２３】図１は本発明の一実施例における画像形成
装置としてのレーザビームプリンタの回路構成の要部を
表わしたものである。図２２と同一部分には同一の符号
を付しており、これらの説明を適宜省略する。図示しな
いホストコンピュータから送られてきたパラレル画像デ
ータ１１は、本実施例のレーザビームプリンタのライン
バッファ同期回路１２で受信される。ラインバッファ同
期回路１２には、同期用のビデオクロック１３が供給さ
れている。ラインバッファ同期回路１２は、ビデオクロ
ック１３に同期して１画素ずつパラレル画像データ１４
の読み出しを行う。このパラレル画像データ１４は選択
回路３１に送られる。選択回路３１は、入力されたパラ
レル画像データ１４の階調に対応した画素パターンから
なる画像データ３２を出力するようになっている。この
画像データ３２はＬＤ（レーザダイオード）駆動回路３
３に入力され、それぞれの階調に応じたパルス幅でレー
ザダイオード１８が発光するような駆動制御が行われる
ことになる。レーザダイオード１８から射出される光線
は図示しない走査機構によって感光体１９上を走査さ
れ、周知のゼログラフィの手法で画像の形成が行われ
る。

【００２４】図２は、図１に示した回路装置のうち選択
回路およびその後段の回路部分を具体的に表わしたもの
である。本実施例では選択回路３１はリード・オンリ・
メモリで構成されており、そのアドレス端子Ａ₀〜Ａ₃
には４ビットのパラレル画像データ１４が入力されるよ
うになっている。すなわち、選択回路３１には、１６進
法で表記すると“００００_H”から“１１１１_H”まで
の１６階調に表わされたパラレル画像データ１４が入力
される。そして、その階調に応じて１０種類の出力端子
Ｑ₀〜Ｑ₉の１つまたは複数を選択した形の画像データ
３２を出力するようになっている。ＬＤ駆動回路３３
は、それぞれの階調に応じてレーザダイオード１８をオ
ン・オフ制御して対応する画素単位の階調表現を可能に
している。

【００２５】このＬＤ駆動回路３３の具体的な構成を図
２に基づいて説明する。ＬＤ駆動回路３３は、選択回路
３１の各出力端子Ｑ₀〜Ｑ₉に１対１に対応した第０か
ら第９の遅延素子４１₀〜４１₉を備えている。このう
ち第０の遅延素子４１₀の出力は、第０のＬＣフィルタ
４２₀を介して第０のトランジスタ４３₀のベースに供
給されるようになっている。第０のトランジスタ４３₀
は、コレクタが電源Ｖ _CCに接続されており、エミッタが
レーザダイオード１８のアノードに接続されている。レ
ーザダイオード１８のカソードは接地されている。

【００２６】同様に、第１〜第８の遅延素子４１₁〜４
１₈の出力は、それぞれ対応する第１〜第８のＬＣフィ
ルタ４２₁〜４２₈を介して対応する第１〜第８のトラ
ンジスタ４３₁〜４３₈のベースに供給されるようにな
っている。これらのトランジスタ４３₁〜４３₈は共に
コレクタが電源Ｖ_CCに接続されており、エミッタがレー
ザダイオード１８のアノードに接続されている。第９の
遅延素子４１₉の出力は、そのまま第９のトランジスタ
４３₉のベースに供給されるようになっている。第９の
トランジスタ４３₉もコレクタが電源Ｖ_CCに接続されて
おり、エミッタがレーザダイオード１８のアノードに接
続されている。

【００２７】図３は、図２で使用されている第０〜第８
のＬＣフィルタと後段のトランジスタの一般的な構成を
表わしたものである。ＬＣフィルタ４２₀〜４２₈およ
びトランジスタを代表的にＬＣフィルタ４２_Xならびに
トランジスタ４３_Xとして表わすものとする。ＬＣフィ
ルタ４２_Xは直列に接続された第１および第２のコイル
４４_1X、４４_2Xと、これらの接続点と地気の間に接続さ
れたコンデンサ４５_Xとから構成されている。第１およ
び第２のコイル４４_1X、４４_2Xおよびコンデンサ４５_X
の値を変化させることによって、選択回路３１の各出力
端子Ｑ₀〜Ｑ₉から出力される矩形波のパルス幅を変更
することができる。

【００２８】図４は、ＬＣ回路の有無および回路定数に
よる矩形波の相違と、レーザダイオードによって感光体
上に作成されるドットの形状の関係を表わしたものであ
る。これらの図（ａ）〜（ｄ）でそれぞれ左側はＬＤ駆
動回路３３から出力される波形を表わしており、右側は
ドットの形状を表わしている。このうち同図（ａ）は第
９の遅延素子４１₉の出力を表わしており、レーザダイ
オード１８との間にＬＣ回路４２が介在していない。こ
のため、第９の遅延素子４１₉から出力されたビデオク
ロックの周期Ｔに相当する所定幅の矩形波５１が第９の
トランジスタ４３₉に入力することになり、フルサイズ
（１画素分）のドットパターン５２が再現されることに
なる。

【００２９】同図（ｂ）は、フルサイズの３／４のサイ
ズ（３／４画素分）のドットパターン５３を再現する場
合を示している。すなわち、ＬＣ回路４２_Xの存在によ
って周期が３／４Ｔに変形されたパルス５４が出力する
ようになっている。同様に、同図（ｃ）はフルサイズの
１／２のサイズ（１／２画素分）のドットパターン５５
を再現する場合を示しており、周期が１／２Ｔに短縮さ
れたパルス５６が出力するようになっている。同図
（ｄ）はフルサイズの１／４のサイズ（１／４画素分）
のドットパターン５７を再現する場合を示しており、周
期が１／４Ｔに短縮されたパルス５８が出力するように
なっている。

【００３０】ところで、遅延素子４１の有無および遅延
特性に応じて図４（ａ）〜（ｄ）に示すような波形を用
いそれぞれのドットパターン５２、５３、５５、５７を
そのまま再現したとすると、波形が完全に立ち上がった
点からドット形状の印字が開始されることになるので、
これらドット形状の左端の位置がビデオクロックの開始
点からまちまちとなってしまう。この結果、例えばレー
ザビームの走査方向と直交する副走査方向に太さが連続
的かつ周期的に変化するような細線を描こうとすると、
これらの開始端は同一直線上に並ばず、主走査方向にこ
の周期でふらつくような線画が得られてしまう。そこ
で、本実施例では図４の右側の各ドットパターン５２、
５３、５５、５７の書き出し位置（波形の立ち上がり）
が一致するように主走査方向の位置を補正することにし
て、それぞれの遅延素子４１₀〜４１₉の遅延量の設定
を行っている。

【００３１】これを再び図４で説明する。同図（ｄ）に
示したパルス５８により再現されるドットパターン５７
は、主走査方向における遅延量が元々最大となってい
る。そこで、残りのドットパターン５２、５３、５５の
開始点をこれに合わせることにする。この場合には、同
図（ａ）のドットパターン５２については最大の遅延時
間Ｔ_dAを設定する。また、同図（ｂ）のドットパターン
５２については次に大きな遅延時間Ｔ_dBを設定する。同
図（ｃ）のドットパターン５２については遅延時間Ｔ_dC
を設定する。このようにして各ドットパターン５２、５
３、５５、５７の書き出し位置が揃えられる。

【００３２】ところで、このように遅延時間を設定して
各ドットパターンの書き出し位置を揃えただけでは、例
えば副走査方向に引かれた罫線の一端を揃えることには
効果があるが、他の端部を揃えたり、中央位置に揃える
等の他の表現には適切でない場合がある。そこで本実施
例のレーザビームプリンタでは、１画素の中で１つまた
は２つのドットパターンの位置を多様に変化させること
ができるようにして、表現形態の多様化を図っている。

【００３３】図５は、本実施例のレーザビームプリンタ
で表現できる１画素分のドットパターンを示したもので
ある。これらの図（ａ）〜（ｐ）で四角で囲った範囲が
１画素の範囲であり、その下の符号は選択回路３１に入
力されるパラレル画像データ１４の内容を表わしたもの
である。同図（ａ）に示したドットパターン６１₁は非
印字の場合であり、同図（ｂ）、（ｃ）、（ｅ）、
（ｆ）、（ｉ）、（ｊ）、（ｋ）に示したドットパター
ン６１₂、６１₃、６１₅、６１₆、６１₉、６１ ₁₀、
６１₁₁は図４（ｄ）で示した１／４画素の場合である。
ただし、ドットパターン６１₆、６１₁₀、６１₁₁の場合
には、１／４画素が２つ存在している。

【００３４】同図（ｄ）、（ｇ）、（ｍ）に示したドッ
トパターン６１₄、６１₇、６１₁₃は、図４（ｃ）で示
した１／２画素の場合であり、図５（ｈ）、（ｏ）に示
したドットパターン６１₈、６１₁₅は図４（ｂ）で示し
た３／４画素の場合である。図５（ｐ）に示したドット
パターン６１₁₆は図４（ａ）で示した１画素の場合であ
る。また、図５（ｌ）、（ｎ）に示したドットパターン
６１₁₂、６１₁₄は図４（ｃ）および（ｄ）の画素が１つ
ずつ配置された状態を表わしている。

【００３５】次に、図２に戻って各遅延素子４１₀〜４
１₉の遅延量の説明を行う。第１の遅延素子４１₁はビ
デオクロック１３の４分の１の遅延を行う。第２の遅延
素子４１₂はビデオクロック１３の２分の１の遅延を行
う。第３の遅延素子４１₃はビデオクロック１３の４分
の３の遅延を行う。第４の遅延素子４１₄は遅延時間Ｔ
_dCとビデオクロック１３の４分の１の遅延を行う。第５
の遅延素子４１₅は遅延時間Ｔ_dCとビデオクロック１３
の２分の１の遅延を行う。第６の遅延素子４１ ₆は遅延
時間Ｔ_dCとビデオクロック１３の４分の３の遅延を行
う。第７の遅延素子４１₇は遅延時間Ｔ_dBの遅延を行
う。第８の遅延素子４１₈は遅延時間Ｔ_dBとビデオクロ
ック１３の４分の１の遅延を行う。第９の遅延素子４１
₉は遅延時間Ｔ_dAの遅延を行う。これらを一覧表に示す
と次の表１のようになる。

【００３６】

【表１】

【００３７】次に、図５に示した１６種類のドットパタ
ーンの生成について説明する。各パラレル画像データ１
４の内容に対応させてレーザダイオード１８の点灯の有
無と選択回路３１の出力端子との関係を各ドットパター
ン６１₁〜６１₁₆について示すと次の表２の通りとな
る。

【００３８】

【表２】

【００３９】また、各ＬＣ回路４２₀〜４２₈と図４に
示したドットのサイズの関係を表わすと、次の表３のよ
うになる。なお、第９の遅延素子４１₉の後段にはＬＣ
回路４２が配置されていないので、そのドットのサイズ
は１画素分（図４ａ）となる。

【００４０】

【表３】

【００４１】すなわち、例えばパラレル画像データ１４
が００００_Hのときには、選択回路３１の出力端子Ｑ₃
が選択される結果として、ここから出力される矩形波は
第３の遅延素子４１₃を通り、ここでビデオクロック１
３の４分の３だけ遅延させられる。更に第３のＬＣ回路
４２₃を通ることで４分の１画素に相当するパルスに整
形される。そして、第３のトランジスタ４３₃をこのパ
ルスの存在する区間だけ導通させ、レーザダイオード１
８を点灯させる。これによる感光体ドラム上の静電潜像
を現像装置によって現像し用紙に転写すると、図５
（ｂ）に示したような第２のドットパターン６１₂が得
られる。

【００４２】また、例えばパラレル画像データ１４が１
０１１_Hのときには、選択回路３１の２つの出力端子Ｑ
₀、Ｑ₆が選択される。まず、出力端子Ｑ₀が選択され
る結果として、ここから出力される矩形波は第０の遅延
素子４１₀を通るので遅延が生じない。更に第０のＬＣ
回路４２₀を通ることで４分の１画素に相当するパルス
に整形される。そして、第０のトランジスタ４３₀をこ
のパルスの存在する区間だけ導通させ、レーザダイオー
ド１８を点灯させる。この結果、図５（ｉ）に示した第
９のドットパターン６１₉が得られる。また、出力端子
Ｑ₆が選択される結果として、ここから出力される矩形
波は第６の遅延素子４１₆を通り、Ｔ_dCにビデオクロッ
クの４分の３を加えた値だけ遅延される。更に第６のＬ
Ｃ回路４２₆を通ることで２分の１画素に相当するパル
スに整形される。そして、第６のトランジスタ４３₆を
このパルスの存在する区間だけ導通させ、レーザダイオ
ード１８を点灯させる。この結果、図５（ｄ）に示した
ような第４のドットパターン６１₄が得られる。

【００４３】パラレル画像データ１４が１０１１_Hのと
きには、１画素の区間内にこれら２つのドットパターン
６１₉、６１₄の形成が行われることになる。すなわ
ち、これによる感光体ドラム上の静電潜像を現像装置に
よって現像し用紙に転写すると、これらのドットパター
ン６１₉、６１₄合成した形の図５（ｌ）に示したよう
な第１２のドットパターン６１₁₂が得られることにな
る。

【００４４】次に、図５に示した本実施例の各ドットパ
ターンを使用して主走査方向の解像度を下げることなく
面積階調法を実施できることを説明する。ここで面積階
調法とは１画素等の所定の領域を専有する印字ドットの
面積割合によって階調を表現する手法である。

【００４５】図６は、面積階調法の中の幾つかの代表的
な手法を表わしたもので、同図（ａ）はバイヤ（Bayer
）型を、同図（ｂ）は渦巻き型を、また同図（ｃ）は
網点型を表わしている。これらは、共に１６区画のどの
位置を印字ドットとするかによって“０”（白）から
“１６”（黒）までの階調を表現するようにしたもので
ある。バイヤ型はドットが分散する特徴を有し、これに
対して渦巻き型および網点型はドットが１か所に比較的
集中する特徴をもっている。

【００４６】図７は、この図６（ｃ）で示した網点型を
本実施例の図５に示したドットパターン６１₁〜６１₁₆
で実現したものである。この図の各階調“０”（白）か
ら“１６”（黒）までは、図６（ｃ）のそれぞれと対応
している。なお、この図７では階調“１６”の場合でも
ドットパターンが全領域を占めてはいないが、これは図
５で示した場合と同様に図示を容易にするための表記で
あり、実際には隣接するドット同志がある程度重なり合
うことによって白から黒までの各階調の表現が不都合な
く行われるようになっている。

【００４７】次に、図５に示した本実施例の１６種類の
ドットパターン６１₁〜６１₁₆を使用することにより、
画像情報が好適に表現される各種の例を説明する。

【００４８】図８は、第２のドットパターン６１₂を副
走査方向に連続的に配置することで、４分の１のドット
サイズの縦細線を再現した例を表わしている。これに対
して図９は、第４のドットパターン６１₄を副走査方向
に連続的に配置することで、２分の１のドットサイズの
縦細線を再現した例を表わしている。また、図１０は第
８のドットパターン６１₈を副走査方向に連続的に配置
することで、４分の３のドットサイズの縦線を再現した
例を表わしている。更に図１１は、第１６のドットパタ
ーン６１₁₆を副走査方向に連続的に配置することで、１
ドットサイズの縦線を再現した例を表わしている。この
ようにドットパターンを使い分けることによって４種類
の太さの縦線をきれいに再現することができる。

【００４９】図１２は、第２、第３、第５および第９の
ドットパターン６１₂、６１₃、６１₅、６１₉を副走
査方向に順に配置することで４分の１のドットサイズの
細い斜線を再現した例を表わしている。これに対して図
１３は、第４、第７、第７および第１３のドットパター
ン６１₄、６１₇、６１₇、６１₁₃を副走査方向に順に
配置することで２分の１のドットサイズの斜線を再現し
た例を表わしている。図１４は、第８、第８、第１５、
第１５の各ドットパターン６１₈、６１₈、６１₁₅、６
１₁₅を副走査方向に順に配置することで４分の３のドッ
トサイズの斜線を再現した例を表わしている。このよう
にドットパターンを使い分けることによって３種類の太
さの斜線を再現することができる。

【００５０】図１５〜図１８は、面積の２分の１を印字
ドットが占めるハーフトーンの各種再現形態を表わした
ものである。このうち図１５は、第１１のドットパター
ン６１₁₁および第６のドットパターン６１₆を各走査ラ
インごとに交互に使用して４分の１のドットパターンの
繰り返しによる緻密なパターンを形成している。図１６
は、第１３のドットパターン６１₁₃および第４のドット
パターン６１₄を各走査ラインごとに交互に使用して２
分の１のドットパターンの繰り返しによるやや緻密なパ
ターンを形成している。図１７は、第１６のドットパタ
ーン６１₁₆と第１のドットパターン６１₁を互い違い交
互に使用することによって比較的荒いパターンを形成し
ている。図１８は例えば奇数の走査ラインで第１５、第
４および第９のドットパターン６１₁₅、６１₄、６１₉
を繰り返し、偶数の走査ラインで第２、第１３および第
８のドットパターン６１₂、６１₁₃、６１₈を繰り返す
ことで、図１６に示した２分の１のドットパターンの繰
り返しに近いパターンの再現を可能にしている。

【００５１】変形例

【００５２】図１９は、本発明の第１の変形例における
画像形成装置の要部を表わしたものであり、先の実施例
の図２に対応するものである。この変形例では先の実施
例のパラレル画像データ１４に相当する３ビットパラレ
ルな画像データ７１が選択回路７２の３つのアドレス入
力端子Ａ₀〜Ａ₃の対応する端子に入力されるようにな
っている。選択回路７２は、４つの出力端子Ｑ₀〜Ｑ₃
を備えており、これらに接続された４本の信号線にビデ
オクロックに同期してハイ（Ｈ）レベルあるいはロー
（Ｌ）レベルとなる画像データ７３が出力されるように
なっている。これらの画像データ７３は、ＬＤ駆動回路
７４に入力され、ここで処理された信号がレーザダイオ
ード１８の点灯制御を行うことになる。

【００５３】第０の出力端子Ｑ₀に接続された信号線
は、ＬＤ駆動回路７４内において第０のＬＣ回路７６₀
の入力側に接続され、その出力側は第０のトランジスタ
７７₀のベースに接続されている。同様に、第１の出力
端子Ｑ₁〜第３の出力端子Ｑ₃にそれぞれ接続された信
号線は、ＬＤ駆動回路７４内において第１〜第３のＬＣ
回路７６₁〜７６₃の入力側に接続され、それらの出力
側は第１〜第３のトランジスタ７１₁〜７１₃のベース
にそれぞれ接続されている。これら第０〜第３のトラン
ジスタ７７₀〜７７₃のコレクタは電源Ｖ_CCに接続され
ており、エミッタはレーザダイオード１８のアノードに
接続されている。レーザダイオード１８のカソードは接
地されている。

【００５４】ここで、各ＬＣ回路７６₀〜７６₃は、図
３に示したような回路構成となっており、その遅延量と
波形整形機能によってそれぞれ同一の矩形波が入力され
たとき、ドットの中心点がビデオクロックの開始時点か
ら互いに等しくなるようなドットパターンを出力するよ
うになっている。これら第０〜第３のＬＣ回路７６₀〜
７６₃と出力されるドットパターンのサイズの関係を示
すと、次の表４のようになる。

【００５５】

【表４】

【００５６】すなわち、この第１の変形例ではビデオク
ロックの１サイクル中にドットパターンが零または１つ
発生するようにしており、選択回路７２の各出力端子Ｑ
₀〜Ｑ₃のいずれか１つを選択するかいずれも選択しな
いことによって白から黒までの５段階の階調を表現する
ようになっている。反対に実施例の４ビットパラレルな
画像データよりも更に多くの階調を表わした画像データ
を使用して、先の実施例よりも１サイクル中に更に多く
のドットパターンを組み込んで微細な階調を表現するこ
とが可能であることも言うまでもない。

【００５７】図２０は、本発明の第２の変形例を説明す
るためのものである。この第２の変形例は先の第１の変
形例で示したＬＤ駆動回路７４を簡易な構成としたもの
であり、入力される画像データ７３およびレーザダイオ
ード１８に供給される駆動信号自体に変更はない。すな
わち、この第２の変形例のＬＤ駆動回路８１では、第０
〜第３のＬＣ回路７６₀〜７６₃のそれぞれの出力側を
オア回路８３に入力してこれらの論理和をとり、その出
力をトランジスタ８４のベースに供給するようになって
いる。ここでトランジスタ８４はそのコレクタが電源Ｖ
_CCに接続されており、エミッタはレーザダイオード１８
のアノードに接続されている。レーザダイオード１８の
カソードは接地されている。オア回路８３は、複数の論
理信号を入力して論理和をとる回路で一般に市販されて
いるものである。

【００５８】この第２の変形例のＬＤ駆動回路８１では
オア回路８３によって第０〜第３のＬＣ回路７６₀〜７
６₃の出力側が１つにまとめられたので、トランジスタ
８４がただ１つだけで済み、回路構成が大いに単純化す
る。先の実施例における図２に示したＬＤ駆動回路３３
についても同様の変形を行い、回路の単純化を図ること
ができることは当然である。

【００５９】図２１は、感光体の特性によってドットパ
ターンが変化する例を示したものである。以上説明した
実施例および変形例では、レーザ光が感光体ドラム等の
感光体に所定の閾値以上のレベルで照射されたとき（図
４の左側の波形参照）、ドットの形成が行われるものと
して説明を行った。しかしながら、感光体によっては例
えば図５で第６のドットパターン６１₆に相当する照射
パターン（０１０１_H）のレーザビームを感光体上に照
射すると（図２１ａ）、同図ｂに示すように感光体上の
個々の照射エネルギ９１、９２の合成されたエネルギ９
３が両者のエネルギ不足の領域を補うような形になる場
合がある。このような現象は、感光体の感度が悪い場合
に表われることが多い。このような場合には、この合成
されたエネルギ９３が図に示したようにドットの形成に
十分なレベルであると、同図ｃに示したようなドットパ
ターン９４を形成することになる。

【００６０】この例で示したドットパターン９４は、面
積比で２分の１のドットパターンが、４分の３のドット
パターンに変化したことから実質的に図５における第８
のドットパターン６１₈と等しくなっており、結果的に
は同一階調を多くの表現形態で表現することを困難にす
ることになる。しかしながら、これを裏返して見てみる
と、感光体の特性や照射される光線の波長や強度によっ
てどのようなドットパターンが形成されるかを予め調べ
て、これに応じた信号処理を行うことで、各種のサイズ
のドットパターンを、例えばより少ないパルス幅の信号
によって効率的に発生させることもできることになる。

【００６１】なお、以上説明した実施例および変形例で
は選択回路から出力されるパルス状の画像データをＬＣ
回路によってパルス幅が異なるように整形を行ったが、
単安定マルチバイブレータ等の他の回路素子を用いてパ
ルス幅の変更（長短）を行うようにしてもよいことは当
然である。遅延素子についてもＬＣ回路以外の一般的な
回路素子を使用できることはもちろんである。

【００６２】また、実施例および変形例では発光素子と
してレーザダイオードを使用したが、通常の発光ダイオ
ード等の他の発光手段を使用することも可能である。同
様に実施例では感光体として感光体ドラムを使用する場
合を説明したが、感光体ベルト等の他の静電写真方式の
感光体ばかりでなく、乾板や写真フィルム等のように光
の照射によって直接または間接的に画像の形成を行うあ
らゆる感光体に本発明を適用することができることは当
然である。

【００６３】更に変形例では遅延素子とＬＣ回路をＬＣ
回路で共用することにしたが、遅延回路とトランジスタ
を除いたＬＤ駆動回路を限定用途向けのＩＣ（ＡＳＩ
Ｃ：Aplication Specific IC）に取り込むことで、回路
の簡素化による製品のコストダウンを図ることができ
る。ＬＤ駆動回路のすべてを１つの回路素子に取り込む
ことも可能であり、同様に回路を簡素にできる結果とし
て製品のコストダウンを達成することができる。

【００６４】

【発明の効果】以上説明したように請求項１記載の発明
によれば、階調対応パルス信号出力手段の複数の出力端
子のうちのある階調に対応する１または複数の出力端子
からクロックに対応させてパルス信号を出力させ、この
階調対応パルス信号出力手段の後段に配置された波形整
形手段によって所望のパルス幅のパルス信号に変換させ
ることにした。スイッチング周波数を上げる場合に比べ
て感光体の特性にあった所望のパルス幅のパルス信号を
容易に得ることができる。また、波形整形手段によって
パルス幅を小まめに設定すれば、階調を多様に設定する
ことができるという効果もある。

【００６５】また請求項２記載の発明によれば、波形整
形手段だけでなくパルス信号を遅延させる遅延手段を適
宜配置することにしたので、波形整形手段をＬＣ回路で
構成した場合のように波形の整形によるパルス信号の立
ち上がりや立ち下がりの時間的なずれを簡単に補償する
ことができ、波形整形手段の選択が容易になり、回路設
計が簡単になるという効果がある。

【００６６】なお、請求項２に記載した遅延手段を前記
した全出力端子から出力され前記した論理和手段に到達
する各パルス信号の基点を一致させる遅延量にそれぞれ
設定するようにすれば、線画の立ち上がりや立ち下がり
の起点を合わせる等の調整が可能になる。このため、直
線や各種パターンを良好に再現することができることに
なる。

【００６７】更に請求項３記載の発明によれば、論理和
手段を構成するトランジスタ等からなるスイッチング素
子を波形整形手段の前記した出力端子のそれぞれに配置
することにしたので、それぞれのスイッチング素子に何
らかの抵抗分が存在するか抵抗分を接続しておけば、パ
ルス信号が重畳した区間で発光素子により多くの電流を
流すことができ、発光素子の定電流制御のみでなく電流
変化によるドット径の変更も行うことができるという利
点がある。

【００６８】また、請求項４記載の発明によれば、論理
和手段を複数の入力に対して論理和をとって１つの出力
端子から出力する回路素子で構成することにしたので、
個々のトランジスタを個別に接続して構成するような場
合と比べ、スイッチング手段の応答のバラツキを問題と
することがないという効果がある。既存のトランジスタ
の場合には、このような製品間の応答時間のバラツキは
数μ（マイクロ）秒程度であり、他方、例えばレーザビ
ームプリンタのビデオクロックはその１サイクルが１０
０〜数百ｎ（ナノ）秒程度である。また、このビデオク
ロックの１サイクルは更に短くなる傾向があるので、例
えば複数のトランジスタを用いて多値入力の画像データ
を階調画像として再現することはますます困難になる。
請求項４記載の発明によれば、論理和をとった後に必要
により１個のトランジスタでスイッチングを行えばよい
ので、トランジスタ間の応答時間のバラツキを問題とす
ることがなくなり、再現性に優れた高品位の画像を得る
ことができることになる。更に請求項４記載の発明で
は、請求項３記載の発明に比べて部品点数がかなり少な
くなるので、画像形成装置を安価に構成することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例における画像形成装置とし
てのレーザビームプリンタの回路構成の要部を表わした
ブロック図である。

【図２】図１に示した回路装置のうち選択回路および
その後段の回路部分を具体的に表わした回路図である。

【図３】第０〜第８のＬＣフィルタと後段のトランジ
スタの一般的な構成を示す回路図である。

【図４】ＬＣ回路の有無および回路定数による矩形波
の相違と、レーザダイオードによって感光体上に作成さ
れるドットの形状の関係を表わした説明図である。

【図５】本実施例のレーザビームプリンタで表現でき
る１画素分のドットパターンを示した説明図である。

【図６】面積階調法の中の幾つかの代表的な３つの手
法を示した説明図である。

【図７】図６（ｃ）で示した網点型を本実施例の図５
に示したドットパターンで表わしたドットパターン配置
図である。

【図８】第２のドットパターンを副走査方向に連続的
に配置することで、４分の１のドットサイズの縦細線を
再現したドットパターン配置図である。

【図９】第４のドットパターンを副走査方向に連続的
に配置することで、２分の１のドットサイズの縦細線を
再現したドットパターン配置図である。

【図１０】第８のドットパターンを副走査方向に連続
的に配置することで、４分の３のドットサイズの縦線を
再現したドットパターン配置図である。

【図１１】第１６のドットパターンを副走査方向に連
続的に配置することで、１ドットサイズの縦線を再現し
たドットパターン配置図である。

【図１２】第２、第３、第５および第９のドットパタ
ーンを副走査方向に順に配置することで４分の１のドッ
トサイズの細い斜線を再現したドットパターン配置図で
ある。

【図１３】第４、第７、第７および第１３のドットパ
ターンを副走査方向に順に配置することで２分の１のド
ットサイズの斜線を再現したドットパターン配置図であ
る。

【図１４】第８、第８、第１５、第１５の各ドットパ
ターンを副走査方向に順に配置することで４分の３のド
ットサイズの斜線を再現したドットパターン配置図であ
る。

【図１５】第１１および第６のドットパターンを各走
査ラインごとに交互に使用して４分の１のドットパター
ンによるハーフトーンを再現したドットパターン配置図
である。

【図１６】第１３および第４のドットパターンを各走
査ラインごとに交互に使用して２分の１のドットパター
ンによるハーフトーンを再現したドットパターン配置図
である。

【図１７】第１６および第１のドットパターンを互い
違い交互に使用してハーフトーンを再現したドットパタ
ーン配置図である。

【図１８】奇数の走査ラインで第１５、第４および第
９のドットパターンを繰り返し、偶数の走査ラインで第
２、第１３および第８のドットパターンを繰り返すこと
でハーフトーンを再現したドットパターン配置図であ
る。

【図１９】本発明の第１の変形例における画像形成装
置の要部を表わした回路図である。

【図２０】本発明の第２の変形例における画像形成装
置の要部を表わした回路図である。

【図２１】感光体の特性によってドットパターンが変
化する例を示した説明図である。

【図２２】従来提案されたレーザビームプリンタの回
路構成の要部を表わしたブロック図である。

【図２３】従来の装置でＰＷＭ変調による１画素分の
記録が行われる様子を表わした説明図である。

【符号の説明】

１１、１４、７１、７３…パラレル画像データ、１２…
ラインバッファ同期回路、１３…ビデオクロック、１８
…レーザダイオード、１９…感光体、３１、７２…選択
回路、３２…画像データ、３３、７４、８１…ＬＤ駆動
回路、４１₀〜４１₉…第０〜第９の遅延素子、４２₀
〜４２₈…第０〜第８のＬＣフィルタ、４３₀〜４３₉
…第０〜第９のトランジスタ、４４…コイル、４５…コ
ンデンサ、５２…フルサイズ（１画素分）のドットパタ
ーン、５３…フルサイズの３／４のサイズ（３／４画素
分）のドットパターン、５５…フルサイズの１／２のサ
イズ（１／２画素分）のドットパターン、５７…フルサ
イズの１／４のサイズ（１／４画素分）のドットパター
ン、６１₁〜６１₁₆…ドットパターン、７６₀〜７６₃
…第０〜第３のＬＣ回路、７７₀〜７７₃…第０〜第３
のトランジスタ、８３…オア回路、８４…トランジスタ

Claims

【特許請求の範囲】

【請求項１】各画素ごとに階調を表わした画像データ
をこれらの画素に対応した周期のクロックに同期して１
画素分ずつ入力し、自身に備えられた全出力端子の所定
の１または複数からその画素の階調に対応させて前記ク
ロックに同期したパルス信号を出力する階調対応パルス
信号出力手段と、この階調対応パルス信号出力手段の備える全出力端子の
うちの所定の出力端子に１対１に対応して接続され、こ
れらから出力されるパルス信号のパルス幅を予め定めら
れた幅になるような波形の整形を行う波形整形手段と、前記波形整形手段から出力されるパルス信号と波形整形
手段が接続されていない出力端子から出力されるパルス
信号との論理和をとる論理和手段と、この論理和手段によって得られたパルス信号のパルス幅
にそれぞれ応じて発光する発光手段と、この発光手段の発光をラスタ走査の光源として画像を形
成する感光体とを具備することを特徴とする画像形成装
置。
【請求項２】各画素ごとに階調を表わした画像データ
をこれらの画素に対応した周期のクロックに同期して１
画素分ずつ入力し、自身に備えられた全出力端子の所定
の１または複数からその画素の階調に対応させて前記ク
ロックに同期したパルス信号を出力する階調対応パルス
信号出力手段と、この階調対応パルス信号出力手段の備える全出力端子の
うちの所定の出力端子に１対１に対応して直接的または
間接的に接続され、これらから出力されるパルス信号の
パルス幅を予め定められた幅になるような波形の整形を
行う波形整形手段と、前記階調対応パルス信号出力手段の備える全出力端子の
うちの所定の出力端子に１対１に対応して直接的または
間接的に接続され、これらから出力されるパルス信号を
予め定められた遅延量で遅延させる遅延手段と、前記全出力端子から出力されるパルス信号が前記波形整
形手段および遅延手段を通過しないときはそのままのパ
ルス信号と、これらの双方あるいは一方を通過するとき
には通過した後のパルス信号との論理和をとる論理和手
段と、この論理和手段によって得られたパルス信号のパルス幅
にそれぞれ応じて発光する発光手段と、この発光手段の発光をラスタ走査の光源として画像を形
成する感光体とを具備することを特徴とする画像形成装
置。
【請求項３】前記論理和手段は前記全出力端子のそれ
ぞれに個別に対応して配置されパルス信号に応じてオン
・オフするスイッチング素子であり、これらのスイッチ
ング素子の一端には共通して電源が接続されており、他
端同士は共通接続されて前記発光素子の一端と接続さ
れ、前記スイッチング素子のいずれかがオンとなってい
る区間で前記電源により発光素子に電流が流れて発光す
ることを特徴とする請求項１または請求項２記載の画像
形成装置。
【請求項４】前記論理和手段は前記全出力端子のそれ
ぞれに個別に対応した入力端子を有しこれらの入力端子
に現われた信号の論理和をとってその出力端子から出力
する論理和回路から構成され、前記発光手段はこの論理
和回路の出力端子に表われる信号に応じて発光すること
を特徴とする請求項１または請求項２記載の画像形成装
置。