JPH07147376A - 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置 - Google Patents

半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置

Info

Publication number
JPH07147376A
JPH07147376A JP5293017A JP29301793A JPH07147376A JP H07147376 A JPH07147376 A JP H07147376A JP 5293017 A JP5293017 A JP 5293017A JP 29301793 A JP29301793 A JP 29301793A JP H07147376 A JPH07147376 A JP H07147376A
Authority
JP
Japan
Prior art keywords
package
lead
semiconductor device
mounting
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5293017A
Other languages
English (en)
Inventor
Hiroshi Yano
洋 矢野
Takeshi Hayakawa
健 早川
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5293017A priority Critical patent/JPH07147376A/ja
Publication of JPH07147376A publication Critical patent/JPH07147376A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 実装時の半田接続部の疲労破壊寿命向上が図
れる半導体装置の提供。 【構成】 エポキシ樹脂製のパッケージ2から突出する
ガルウィング型のリード3において水平突出部分4から
実装のための固定部分(リードフット部5)に至る脚部
6の実装面側の表面部分を、リード母材(42アロイ:
熱膨張係数4.4×10-6/°C)よりも熱膨張係数が
大きい銅(熱膨張係数17×10-6/°C)で形成し
(クラッド層7)てバイメタル構造としてある。熱膨張
係数が16×10-6/°Cとなるガラスエポキシ基板
(実装基板30)に実装した場合、リード3の脚部6は
バイメタル構造となっていることから、高い温度に晒さ
れた場合、脚部6の先端が外側に反り返えるため、実装
基板30の変形に対応し、実装基板30とリード3とを
接続する半田32に大きな力が加わり難くなり、半田部
分の寿命が長くなる。安価なガラスエポキシ基板への実
装が可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特にガラス
エポキシ樹脂等、熱膨張係数が大きいプリント配線基板
に実装される半導体装置およびその製造に用いられるリ
ードフレームならびに半導体装置を組み込んだ電子装置
に関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。このため、電子機器に組み込まれる電子部品の多く
は、表面実装(面付け)が可能な構造に移行してきてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態は材料が安くかつ生産性が良好な樹脂(レジ
ン)によるレジンパッケージが多用されている。面実装
技術については、工業調査会発行「電子材料」1989年12
月号、同年12月1日発行、P37〜P43に記載されてい
る。この文献は、「多様化する半導体パッケージとアセ
ンブリシステム」と題し、ピン挿入タイプと面実装(表
面実装)タイプの各種のパッケージ製品が図解されてい
るとともに、表面実装型におけるリード構造としては、
ガルウィング,J形状曲げ(Jベンド)が示されてい
る。また、この文献には、パッケージの動向の欄におけ
る大チップ化の項において、「パッケージの寸法は,実
装密度向上およびプリント基板の互換性を維持するため
にできるだけ大きくしない方向で開発が進められてい
る。このためパッケージのモールド部分の面積に対する
チップ面積の比率は年々増加しており,16Kで約15
%ほどであったものが,1MのDIPでは40%にもな
っている。4MのSOJでは実に60%にも達してい
る。」旨記載されている。また、小型・薄形化の項で
は、「パッケージ暑さは1mm前後となり,これに対応
するためのQFP (Quad Flat Package),SOP(Small
Outline Package)タイプの薄形パッケージが発表され
ている。」とし、リード構造がガルウィング型となる薄
形パッケージの断面形状が開示されている。この図によ
れば、パッケージから突出(延在)するリード(アウタ
ーリード)の水平方向の長さは0.80mmとなり、実
装のための固定部(リードフット部)の長さは0.50
mm,パッケージから水平に延在しかつ下方に一段折れ
曲がる部分(説明の便宜上以下この部分を脚部と呼称す
る)の水平投射長さは0.30mmとなっている。ま
た、パッケージの上面からリードフット部の下面までの
間隔が最大で1.1mmとなり、パッケージの中間高さ
からリードが突出しているとすれば、リードの下方に延
在する部分は0.5mm前後と極めて短いことが分か
る。この文献においては、リードフレームは42NiF
e合金(42アロイ)が使用されている。
【0003】レジンパッケージ型半導体装置の製造にお
いては、銅や鉄・ニッケル合金等の金属製のリードフレ
ームが使用される。日経BP社発行「日経マイクロデバ
イス」1988年5月号、同年5月1日発行、P41〜P47に
はSOJ構造のDRAMについて記載されている。この
文献には、リードフレームとして、パッケージを形成す
る樹脂と略同じ熱膨張係数を有するCu系金属を選ぶ設
計思想と、半導体チップを形成するシリコンの熱膨張係
数(3.0×10-6/°C)に近似したFeーNi系を
選ぶ設計思想があることが記載されている。この文献に
は、パッケージを形成するエポキシ樹脂の熱膨張係数は
15〜17×10-6/°Cであることが記載されてい
る。
【0004】一方、工業調査会発行「電子材料」1983年
8月号、同年8月1日発行、P65〜P71には、リードフ
レーム用両面アルミストライプテープについて記載され
ている。アルミストライプテープは、鉄・ニッケル合金
上にストライプ状にアルミニウムを被覆したテープであ
り、低融点ガラス封止パッケージにおいて、低融点ガラ
スとの接着性の改善を図ったものである。この文献に
は、鉄・ニッケル合金の熱膨張係数の一例が記載されて
おり、42アロイの熱膨張係数は4.4×10-6/°C
(30〜300℃)となっている。
【0005】一方、工業調査会発行「電子材料」1991年
4月号、同年4月1日発行、P22〜P28には、ファイン
ピッチのSMT(Surface Mount Technology)実装につ
いて記載されている。この文献には、ファインピッチタ
イプのICパッケージを一括リフローソルダリングで実
装する方法が開示されている。この実装方法では、配線
板に予備ハンダを付けた後、ハンダペーストを印刷す
る。つぎに、QFPをマウントした後、ファインピッチ
パッケージとなるTCP(Tape Carrier Package)を実
装するために接着剤を塗布し、その後TCPをマウント
する。最後に一括リフローソルダリングを行ってQFP
およびTCPを実装する。また、この文献には、配線板
(配線基板)として、ガラス転位点(Tg )が高いガラ
スエポキシ基材(Tg =160〜210℃)が使用され
ている旨記載されている。
【0006】また、株式会社プレスジャーナル発行「月
刊セミコンダクター ワールド(Semiconductor World
)臨時増刊号、1987年3月1日発行、P46には、ガラ
ス布基材エポキシ樹脂積層板(GE材)の熱膨張係数は
16ppm/℃(常温〜150℃)であることが記載されて
いる。
【0007】
【発明が解決しようとする課題】高密度・多機能化の要
請により半導体チップは一層大型化の傾向にある。この
ため、リードフレームとして、前記文献に示されるよう
に半導体チップを形成するシリコンの熱膨張係数(3.
0×10-6/°C)に近似したFeーNi系合金、たと
えば42アロイ(熱膨張係数4.4×10-6/°C)等
が多用されている。このような熱膨張係数の小さいリー
ドフレームの使用は、熱膨張係数が15〜17×10-6
/°Cとなるエポキシ樹脂からなるパッケージの熱膨張
係数を低下させることになり、パッケージの熱膨張係数
に近似した安価なガラス布基材エポキシ樹脂積層板(ガ
ラスエポキシ基板)の使用ができ難くなり、高価なセラ
ミック系の配線基板を使用せざるを得なくなって来てい
る。本発明者の分析によれば、エポキシ樹脂からなるパ
ッケージの厚さが2.6mmとなる厚型パッケージの場
合は、パッケージ全体の熱膨張係数は約10×10-6
°Cとなり、パッケージの厚さが1.0mmとなる薄型
パッケージの場合は、パッケージ全体の熱膨張係数は約
7×10-6/°Cとなる。この結果、熱膨張係数が16
×10-6/°C程度となるガラスエポキシ基板に半田を
介して実装を行った場合、温度サイクル試験(−55℃
〜155℃間に亘る温度サイクル試験)でリードと配線
基板(実装基板)を接続する半田接続部が剥離してしま
い、半田接続部の疲労破壊寿命が低いことが判明した。
【0008】本発明の目的は、温度変化に伴ってリード
姿勢が変化する半導体装置を提供することにある。
【0009】本発明の他の目的は、実装時の半田接続部
の疲労破壊寿命向上が図れる半導体装置を製造すること
ができるリードフレームを提供することにある。
【0010】本発明の他の目的は、熱膨張係数の大きな
配線基板上に半導体装置を実装してなる電子装置におい
て、前記半導体装置における半田接続部の疲労破壊寿命
の向上を図ることにある。本発明の前記ならびにそのほ
かの目的と新規な特徴は、本明細書の記述および添付図
面からあきらかになるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
レジンからなるパッケージと、前記パッケージ内部に設
けられる半導体チップと、内端を前記半導体チップの周
縁に延在させるとともに外端を前記パッケージ外に延在
させる金属からなるガルウィング型のリードとを有する
半導体装置であって、前記パッケージから突出するガル
ウィング型のリード部分において水平突出部分から実装
のための固定部分に至る脚部の実装面側の少なくとも一
部表面部分は、リード母材よりも熱膨張係数が大きい金
属板で形成(クラッド層)されバイメタル構造となって
いる。前記クラッド層は前記リード母材よりも熱膨張係
数が大きい金属板によって形成されている。
【0012】本発明のリードフレームは、レジンからな
るパッケージと、前記パッケージ内部に設けられる半導
体チップと、内端を前記半導体チップの周縁に延在させ
るとともに外端を前記パッケージ外に延在させる金属か
らなるガルウィング型のリードとを有する半導体装置の
製造用のリードフレームであって、前記パッケージから
突出するガルウィング型のリード部分において水平突出
部分を構成する箇所から実装端に至る脚部において、実
装面側の表面部分はリード母材よりも熱膨張係数が大き
い金属板からなるクラッド層によって形成されバイメタ
ル構造となっている。
【0013】本発明の電子装置は、レジンからなるパッ
ケージと、前記パッケージ内部に設けられる半導体チッ
プと、内端を前記半導体チップの周縁に延在させるとと
もに外端を前記パッケージ外に延在させる金属からなる
ガルウィング型のリードとを有する半導体装置をガラス
エポキシ基板のような前記パッケージ等に比較して熱膨
張係数が大きなプリント配線基板に半田を介して実装し
てなる電子装置であって、前記パッケージから突出する
リード部分において水平突出部分から実装のための固定
部に至る脚部の実装面側のリード表面部分は、リード母
材よりも熱膨張係数が大きい金属板(クラッド層)で形
成されバイメタル構造となっている。
【0014】
【作用】上記した手段によれば、本発明の半導体装置に
おいては、脚部がバイメタル構造となるリードフレーム
を使用して製造してあることから、ガラスエポキシ基板
のような熱膨張係数が大きい実装基板に実装した場合、
パッケージ外に延在するリードの脚部は、実装面側がリ
ード母材よりも熱膨張係数が大きいクラッド層で形成さ
れ、バイメタル構造となっていることから、高い温度に
晒された場合、バイメタル効果によってアウターリード
が外側に反り返って姿勢が変わるため、実装基板の変形
に対応し、実装基板とリードとを接続する半田に大きな
力が加わり難くなり、半田部分の寿命が長くなる。これ
により、安価なガラスエポキシ基板の使用が可能とな
る。
【0015】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
を示す断面図、図2は同じく要部拡大断面図、図3は本
発明の半導体装置を製造するためのリードフレームの平
面図、図4は同じくリードフレームの底面図、図5は同
じくチップボンディング,ワイヤボンディングが終了し
かつモールドが完了したリードフレームの平面図であ
る。
【0016】本発明の半導体装置1は、外観的には図1
に示すように、矩形のパッケージ2と、このパッケージ
2の周面から突出する複数のリード3とからなってい
る。この例では、前記リード3がガルウィング型とな
り、表面実装型の半導体装置となっている。ガルウィン
グ型のリード3は、図1および図2に示すように、前記
パッケージ2から突出する水平突出部分4と、先端の実
装のための固定部(リードフット部5)と、前記水平突
出部分4からリードフット部5に至る下方に延在する脚
部6とからなっている。また、これが本発明の特徴の一
つであるが、前記脚部6の実装面側の表面部分は、リー
ド母材よりも熱膨張係数が大きい金属(金属層:クラッ
ド層7)で形成され、バイメタル構造となっている。リ
ード母材は、たとえば厚さ0.15mmの42アロイ
(熱膨張係数4.4×10-6/°C)で形成されてい
る。また、クラッド層7は銅(熱膨張係数17×10-6
/°C)で形成されている。なお、前記クラッド層7の
厚さは、半導体装置の使用環境を考慮して決定すればよ
く、たとえば0.05〜0.08mm前後となってい
る。
【0017】ここで、半導体装置1の細部構造について
図1を参照しながら説明する。この例ではTSOP型の
半導体装置1について説明する。半導体装置1はエポキ
シ樹脂からなるパッケージ2の周面から複数のリード3
を突出させる。パッケージ2の厚さは1.0mmとなっ
ている。また、リード3の幅は0.2〜0.4mmとな
るとともに、リードピッチは0.5〜1.27mmとな
る。また、リードフット部5の長さは、0.4〜0.6
mmとなり、リード高さは0.5mm程度となってい
る。前記パッケージ2の中央には前記リード3と同一の
材質(42アロイ)で形成されたタブ10が設けられて
いる。このタブ10の上面にはLSI等からなる半導体
チップ11が接合材12を介して固定されている。前記
半導体チップ11の厚さは280μmとなっている。ま
た、前記接合材12はエポキシ樹脂系の銀ペーストであ
る。また、前記半導体チップ11の図示しない電極と、
前記リード3の内端は導電性のワイヤ13で電気的に接
続されている。
【0018】つぎに、本発明の半導体装置の製造方法に
ついて説明する。最初に図3に示すようにリードフレー
ム21が用意される。このリードフレーム21は、Fe
−Ni合金板、たとえば42アロイ(熱膨張係数4.4
×10-6/°C)の薄板(厚さ0.15mm)をエッチ
ングによりまたはプレスによってパターニングすること
によって製造される。リードフレーム21は同図に示す
ように、一対の平行に延在する外枠22と、この一対の
外枠22を連結しかつ外枠22に直交する方向に延在す
る一対の内枠23とによって形成される枠構造となって
いる。また、前記枠の中央には矩形状のタブ(支持体)
10が配置されているとともに、このタブ10は一対の
枠の隅の太幅部24から延在するタブ吊りリード25に
よって支持されている。また、前記内枠23および外枠
22から前記タブ10に向かって複数のリード3が延在
している。また、相互に平行に延在するリード部分にお
いて、各リード3はダム26によって連結されている。
このダム26は、前記内枠23または外枠22に平行に
配置されるとともに、枠の隅の太幅部24に連結されて
いる。また、前記外枠22にはガイド孔27,29が設
けられている。
【0019】また、本発明のリードフレーム21の裏面
(底面)においては、図4で点々を施して示すように、
ダム26の外側の一部に亘るリード表面部分はクラッド
層7で形成され、バイメタル構造となっている。このク
ラッド層7は、リード母材(42アロイ:熱膨張係数
4.4×10-6/°C)よりも熱膨張係数が大きな銅
(熱膨張係数17×10-6/°C)で形成され、半導体
装置1となった状態では、パッケージ2から突出したガ
ルウィング型のリード3における脚部6の実装面側を形
成するようになる。なお、リードフレーム21は図で
は、説明の便宜上リード3の数を大幅に少なくしている
が、実際には多数となっている。
【0020】つぎに、このようなリードフレーム21に
対してチップボンディング,ワイヤボンディングが行わ
れる。すなわち、図5に示すように、タブ10上に接合
材12(図1参照)を介してLSIを構成する半導体チ
ップ11が固定される。その後、半導体チップ11の図
示しない電極と、リード3の内端が導電性のワイヤ13
で接続される。
【0021】つぎに、組立が終了したリードフレーム2
1は、常用のトランスファモールド装置によって、ダム
26の内側部分モールドされてパッケージ2(図5参
照)が形成される。その後、前記リードフレーム21は
トランスファモールド型から取り外され、不要リードフ
レーム部分が切断除去されるとともに、リード成形が行
われ、図1および図2に示されるようなガルウィング型
の半導体装置1が製造される。
【0022】本発明の半導体装置1は、図2に示すよう
に、ガラスエポキシ基板からなる配線基板(実装基板)
30上に実装しても支障がなくなる。すなわち、半導体
装置1は、実装基板30の表面のフットプリント(導体
層)31上に、半導体装置1のリードフット部5を重
ね、フットプリント31やリードフット部5にあらかじ
め被着されている半田を溶かし(リフローソルダリン
グ)、半田32によって接続する。このような実装構造
では、リード3の脚部6はバイメタル構造となっている
ことから、温度が上昇した場合、脚部6が矢印33の方
向に反り返るようになり、パッケージ部およびリード部
に比較して熱膨張係数が大きなガラスエポキシ基板から
なる実装基板30が膨張して矢印34の方向に動いて
も、実装基板30の動きに脚部6の先端が追従するた
め、リード3のリードフット部5を接続する半田33に
は大きな応力が発生しなくなる。したがって、ガラスエ
ポキシ基板に半田を介して実装してある半導体装置1の
半田接続部の疲労破壊寿命の向上が図れる。このこと
は、温度サイクル試験(−55℃〜155℃間に亘る温
度サイクル試験)を行なった場合、実装基板30のフッ
トプリント31と、リード3のリードフット部5を接続
する半田32が剥離するようなことがないことからも証
明される。この結果、ガラスエポキシ基板の使用が無理
で、生産コストが高いセラミック系の配線基板を使用し
なければならなかった半導体装置1の実装も、半導体装
置1におけるリード3の脚部6をバイメタル構造とする
ことによって、安価なガラスエポキシ基板からなる配線
基板の使用が可能となる。
【0023】
【発明の効果】(1)本発明の半導体装置は、リードの
脚部がバイメタル構造となり、昇温すると脚部の先端が
外側に反り返る構造となっていることから、熱膨張係数
が大きなガラスエポキシ製のプリント配線基板に実装し
た場合、実装部分となる半田接続部に大きな熱ストレス
が加わらなくなり、半田接続部の疲労破壊の長寿命化が
図れるという効果が得られる。
【0024】(2)上記(1)により、本発明の半導体
装置は、生産コストの高いセラミック系の配線基板に代
えて、コストの安いガラスエポキシ基板に実装可能とな
るという効果が得られる。
【0025】(3)上記(2)により、本発明によれば
ガラスエポキシ基板上に半導体装置を実装した電子機器
を提供できることになり、電子機器における実装半導体
装置の実装信頼度の向上および電子機器の生産コストの
低減が達成できるという効果が得られる。
【0026】(4)本発明のリードフレームは、リード
の一部にクラッド層が設けられ、バイメタル構造となっ
ていることから、半導体装置を製造した場合、半導体装
置のパッケージから突出するリードの脚部部分にバイメ
タル構造を形成できることになり、上記(1)に記載し
た効果を奏する半導体装置を製造することができるとい
う効果が得られる。
【0027】(5)上記(1)〜(4)により、本発明
によれば、熱膨張係数の大きな配線基板に半導体装置を
実装しても、熱ストレスによって実装部分となる半田接
続部分が劣化しない半導体装置および実装構造(電子機
器)を提供することができるという相乗効果が得られ
る。
【0028】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図6に示すように、リード構造がJーベンドとなる半導
体装置1に対しても同様に適用でき前記実施例同様な効
果が得られる。
【0029】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は少なくとも実装
基板の熱膨張係数に比較して熱膨張係数が小さな材質で
製造された前記同様な構造の電子部品の製造には適用で
きる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置を示す断面
図である。
【図2】本発明の一実施例による半導体装置の要部拡大
断面図である。
【図3】本発明の一実施例による半導体装置を製造する
ためのリードフレームの平面図である。
【図4】本発明の一実施例による半導体装置を製造する
ためのリードフレームの底面図である。
【図5】本発明の一実施例による半導体装置の製造にお
いて、チップボンディング,ワイヤボンディングが終了
しかつモールドが完了したリードフレームを示す平面図
である。
【図6】本発明の他の実施例による半導体装置を示す一
部を断面とした正面図である。
【符号の説明】
1…半導体装置、2…パッケージ、3…リード、4…水
平突出部分、5…リードフット部、6…脚部、7…クラ
ッド層、10…タブ、11…半導体チップ、12…接合
材、13…ワイヤ、21…リードフレーム、22…外
枠、23…内枠、24…太幅部、25…タブ吊りリー
ド、26…ダム、27,29…ガイド孔、30…実装基
板(配線基板)、31…フットプリント、32…半田、
33、34…矢印。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 レジンからなるパッケージと、前記パッ
    ケージ内部に設けられる半導体チップと、内端を前記半
    導体チップの周縁に延在させるとともに外端を前記パッ
    ケージ外に延在させる金属からなるリードとを有する半
    導体装置であって、前記パッケージから突出するリード
    部分において突出部分から実装のための固定部に至る脚
    部の実装面側の少なくとも一部表面部分は、リード母材
    よりも熱膨張係数が大きい金属で形成されていることを
    特徴とする半導体装置。
  2. 【請求項2】 前記半導体装置におけるリードはガルウ
    ィング型となっていることを特徴とする請求項1記載の
    半導体装置。
  3. 【請求項3】 レジンからなるパッケージと、前記パッ
    ケージ内部に設けられる半導体チップと、内端を前記半
    導体チップの周縁に延在させるとともに外端を前記パッ
    ケージ外に延在させる金属からなるリードとを有する半
    導体装置の製造に用いられるリードフレームであって、
    前記パッケージから突出するリード部分において突出部
    分から実装のための固定部に至る脚部の実装面側の少な
    くとも一部表面部分は、リード母材よりも熱膨張係数が
    大きい金属で形成されていることを特徴とするリードフ
    レーム。
  4. 【請求項4】 レジンからなるパッケージと、前記パッ
    ケージ内部に設けられる半導体チップと、内端を前記半
    導体チップの周縁に延在させるとともに外端を前記パッ
    ケージ外に延在させる金属からなるリードとを有する半
    導体装置をパッケージ全体の熱膨張係数よりも熱膨張係
    数が大きな実装基板に半田を介して実装してなる電子装
    置であって、前記パッケージから突出するリード部分に
    おいて突出部分から実装のための固定部に至る脚部の実
    装面側の少なくとも一部表面部分は、リード母材よりも
    熱膨張係数が大きい金属で形成されていることを特徴と
    する電子装置。
JP5293017A 1993-11-24 1993-11-24 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置 Pending JPH07147376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5293017A JPH07147376A (ja) 1993-11-24 1993-11-24 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5293017A JPH07147376A (ja) 1993-11-24 1993-11-24 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置

Publications (1)

Publication Number Publication Date
JPH07147376A true JPH07147376A (ja) 1995-06-06

Family

ID=17789408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5293017A Pending JPH07147376A (ja) 1993-11-24 1993-11-24 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置

Country Status (1)

Country Link
JP (1) JPH07147376A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742228A (zh) * 2019-01-31 2020-10-02 山一电机株式会社 检查用插座
CN121398635A (zh) * 2025-12-23 2026-01-23 深圳市秀武电子有限公司 一种新型芯片封装结构及其封装工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742228A (zh) * 2019-01-31 2020-10-02 山一电机株式会社 检查用插座
CN111742228B (zh) * 2019-01-31 2023-03-21 山一电机株式会社 检查用插座
CN121398635A (zh) * 2025-12-23 2026-01-23 深圳市秀武电子有限公司 一种新型芯片封装结构及其封装工艺

Similar Documents

Publication Publication Date Title
US5568363A (en) Surface mount components and semifinished products thereof
JPH08186151A (ja) 半導体装置及びその製造方法
JP2002334964A (ja) 半導体装置
JP2515406B2 (ja) 樹脂封止型半導体装置
JPH07147376A (ja) 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置
JPH0846091A (ja) ボールグリッドアレイ半導体装置
JPH0817870A (ja) 半導体装置
JP2000183275A (ja) 半導体装置
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH0837254A (ja) 電子回路装置
JP3251688B2 (ja) 半導体素子搭載用リードフレーム
JP3670636B2 (ja) 電子部品を実装した電子装置
JP2008091418A (ja) 半導体装置及びその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JP2822446B2 (ja) 混成集積回路装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH1012811A (ja) 半導体集積回路装置及びその製造方法
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JP3063733B2 (ja) 半導体パッケージ
JP2000200852A (ja) 半導体装置及びその製造方法ならびにその実装方法
JP2523209Y2 (ja) 混成集積回路
JPH04119653A (ja) 集積回路素子
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
JP4019081B2 (ja) 電子部品を実装した電子装置
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법