JPH0714942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0714942A JPH0714942A JP5143330A JP14333093A JPH0714942A JP H0714942 A JPH0714942 A JP H0714942A JP 5143330 A JP5143330 A JP 5143330A JP 14333093 A JP14333093 A JP 14333093A JP H0714942 A JPH0714942 A JP H0714942A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- pin
- package body
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージ本体に形成された導体パターンに
接続される導体スルーホールの開口部上に、半球状のバ
ンプを容易に形成することができる半導体装置を提供す
る。 【構成】 導体パターンが形成されたプラスチック製の
パッケージ本体１０に半導体チップが搭載された半導体
装置であって、該パッケージ本体１０の一端面に開口さ
れ且つ内壁面に沿って形成された導体層２４が前記導体
パターンに接続されて成る導体スルーホール２２内に、
その開口面積よりも大なる面積の鍔部２６に立設された
金属製のＴ字ピンのビン部３０が、導体層２４に接触す
るように挿入され、且つ導体スルーホール２２の開口部
を覆う鍔部２６の平坦面側に、半球状のバンプ１８が形
成されていることを特徴とする。
接続される導体スルーホールの開口部上に、半球状のバ
ンプを容易に形成することができる半導体装置を提供す
る。 【構成】 導体パターンが形成されたプラスチック製の
パッケージ本体１０に半導体チップが搭載された半導体
装置であって、該パッケージ本体１０の一端面に開口さ
れ且つ内壁面に沿って形成された導体層２４が前記導体
パターンに接続されて成る導体スルーホール２２内に、
その開口面積よりも大なる面積の鍔部２６に立設された
金属製のＴ字ピンのビン部３０が、導体層２４に接触す
るように挿入され、且つ導体スルーホール２２の開口部
を覆う鍔部２６の平坦面側に、半球状のバンプ１８が形
成されていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、更に
詳細には導体パターンが形成されたパッケージに半導体
チップが搭載された半導体装置に関する。
詳細には導体パターンが形成されたパッケージに半導体
チップが搭載された半導体装置に関する。
【０００２】
【従来の技術】従来から図３に示す半導体装置が使用さ
れている。図３に示す半導体装置は、導体パターン（図
示せず）が形成されたパッケージ本体１００のキャビテ
ィ凹部１０２に搭載された半導体チップ１０４と導体パ
ターンとがワイヤ１０６によって接続されていると共
に、パッケージ本体１００に形成された導体パターン
は、パッケージ本体１００の底面に装着されたピン１１
０とビア等によって接続されている。尚、半導体チップ
１０４等はキャップ１０８によってキャビティ凹部１０
２内に封止されている。従来、かかるパッケージ本体１
００は、セラミックによって形成されていたが、半導体
装置の軽量化や製造コストの低減のため、本発明者は先
に特願平５ー１６９３４号明細書において、プラスチッ
クパッケージを提案した。
れている。図３に示す半導体装置は、導体パターン（図
示せず）が形成されたパッケージ本体１００のキャビテ
ィ凹部１０２に搭載された半導体チップ１０４と導体パ
ターンとがワイヤ１０６によって接続されていると共
に、パッケージ本体１００に形成された導体パターン
は、パッケージ本体１００の底面に装着されたピン１１
０とビア等によって接続されている。尚、半導体チップ
１０４等はキャップ１０８によってキャビティ凹部１０
２内に封止されている。従来、かかるパッケージ本体１
００は、セラミックによって形成されていたが、半導体
装置の軽量化や製造コストの低減のため、本発明者は先
に特願平５ー１６９３４号明細書において、プラスチッ
クパッケージを提案した。
【０００３】このプラスチックパッケージにおいては、
セラミックパッケージの如く、グリーンシートに穿設し
たスルーホール内に金属粉が混合されたペーストを充填
して焼成したビアによって、導体パターンとピンとを接
続することができず、図４に示す様に、導体スルーホー
ル２０２によって導体パターンとピン１１０とを接続す
る。かかる導体スルーホール２０２は、プラスチックパ
ッケージ本体２００にドリル等によって穿設したスルー
ホール２０４の内壁面に、めっきによって導体パターン
と接続される導体層２０６を形成したものである。尚、
導体スルーホール２０２の開口部周縁には、導体層２０
６に連結された端子ランド２０７が導体層２０６と一連
に形成されている。この導体スルーホール２０２には、
その開口面積よりも大なる面積の鍔部２１０の両面の各
々に、長ピン部２１１及び短ピン部２１２が突出したピ
ン１１０が装着される。ピン１１０の装着は、通常、短
ピン部２１２が導体スルーホール２０２内に挿入される
ことによる嵌着、或いは前記嵌着と樹脂付けとの併用に
よってなされる。
セラミックパッケージの如く、グリーンシートに穿設し
たスルーホール内に金属粉が混合されたペーストを充填
して焼成したビアによって、導体パターンとピンとを接
続することができず、図４に示す様に、導体スルーホー
ル２０２によって導体パターンとピン１１０とを接続す
る。かかる導体スルーホール２０２は、プラスチックパ
ッケージ本体２００にドリル等によって穿設したスルー
ホール２０４の内壁面に、めっきによって導体パターン
と接続される導体層２０６を形成したものである。尚、
導体スルーホール２０２の開口部周縁には、導体層２０
６に連結された端子ランド２０７が導体層２０６と一連
に形成されている。この導体スルーホール２０２には、
その開口面積よりも大なる面積の鍔部２１０の両面の各
々に、長ピン部２１１及び短ピン部２１２が突出したピ
ン１１０が装着される。ピン１１０の装着は、通常、短
ピン部２１２が導体スルーホール２０２内に挿入される
ことによる嵌着、或いは前記嵌着と樹脂付けとの併用に
よってなされる。
【０００４】この様に導体スルーホール２０２に装着さ
れたピン１１０は、導体スルーホール２０２内に挿入さ
れた短ピン部２１２と導体層２０６との接触、及び端子
ランド２０７と鍔部２１０との接触によって、プラスチ
ックパッケージ本体２００に形成された導体パターンと
接続される。しかし、最近、パッケージ本体２００に搭
載される半導体チップ１０４の操作速度が高速化される
に伴い、パッケージ本体２００の底面から外方に向けて
突出するピン１１０の長ピン部２１１のインダクタンス
や抵抗等の影響が問題となってきた。このため、本発明
者は、前述した特許出願の明細書において、ピン１１０
に代えて半球状のバンプを採用することも併せて提案し
た。
れたピン１１０は、導体スルーホール２０２内に挿入さ
れた短ピン部２１２と導体層２０６との接触、及び端子
ランド２０７と鍔部２１０との接触によって、プラスチ
ックパッケージ本体２００に形成された導体パターンと
接続される。しかし、最近、パッケージ本体２００に搭
載される半導体チップ１０４の操作速度が高速化される
に伴い、パッケージ本体２００の底面から外方に向けて
突出するピン１１０の長ピン部２１１のインダクタンス
や抵抗等の影響が問題となってきた。このため、本発明
者は、前述した特許出願の明細書において、ピン１１０
に代えて半球状のバンプを採用することも併せて提案し
た。
【０００５】
【発明が解決しようとする課題】ピン１１０に代えてバ
ンプを採用することによって、ピン１１０の長ピン部２
１１のインダクタンスや抵抗等の影響を解消することが
できる。しかしながら、ピン１１０に代えてバンプを採
用する際に、はんだ等の低融点金属を溶融し、導体スル
ーホール２０２の開口部上又はその近傍に溶融低融点金
属の表面張力を利用して半球状のバンプを形成する必要
がある。このため、図５に示す種々の問題が発生する。
ンプを採用することによって、ピン１１０の長ピン部２
１１のインダクタンスや抵抗等の影響を解消することが
できる。しかしながら、ピン１１０に代えてバンプを採
用する際に、はんだ等の低融点金属を溶融し、導体スル
ーホール２０２の開口部上又はその近傍に溶融低融点金
属の表面張力を利用して半球状のバンプを形成する必要
がある。このため、図５に示す種々の問題が発生する。
【０００６】つまり、図５（ａ）に示す如く、導体スル
ーホール２０２の開口部を避けて端子ランド２０７上に
バンプ３００を形成せんとする場合、半球状のバンプ３
００を容易に形成することができるものの、端子ランド
２０７の面積を拡大しなければならず、バンプ３００の
形成密度が従来のピン１１０の装着密度よりも低下す
る。一方、導体スルーホール２０２の開口部上に直接バ
ンプ３００を形成せんとすると、図５（ｂ）に示す如
く、導体スルーホール２０２内に低融点金属の一部が進
入し形状の崩れたバンプ３００が形成される。或いは、
図５（ｃ）に示す如く、導体スルーホール２０２の開口
部周縁に沿って低融点金属が流れ、ドーナツ状のバンプ
３００が形成される。この様に、導体スルーホール２０
２の開口部上に半球状のバンプを形成することは、極め
て困難であった。そこで、本発明の目的は、パッケージ
本体に形成された導体パターンに接続される導体スルー
ホールの開口部上に、半球状のバンプを容易に形成する
ことができる半導体装置を提供することにある。
ーホール２０２の開口部を避けて端子ランド２０７上に
バンプ３００を形成せんとする場合、半球状のバンプ３
００を容易に形成することができるものの、端子ランド
２０７の面積を拡大しなければならず、バンプ３００の
形成密度が従来のピン１１０の装着密度よりも低下す
る。一方、導体スルーホール２０２の開口部上に直接バ
ンプ３００を形成せんとすると、図５（ｂ）に示す如
く、導体スルーホール２０２内に低融点金属の一部が進
入し形状の崩れたバンプ３００が形成される。或いは、
図５（ｃ）に示す如く、導体スルーホール２０２の開口
部周縁に沿って低融点金属が流れ、ドーナツ状のバンプ
３００が形成される。この様に、導体スルーホール２０
２の開口部上に半球状のバンプを形成することは、極め
て困難であった。そこで、本発明の目的は、パッケージ
本体に形成された導体パターンに接続される導体スルー
ホールの開口部上に、半球状のバンプを容易に形成する
ことができる半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明者は、前記目的を
達成すべく検討を重ねた結果、鍔部にピン部が立設され
たＴ字ピンを用い、Ｔ字ピンのピン部を導体スルーホー
ル内に挿入し、導体スルーホールの開口部を覆うＴ字ピ
ンの鍔部の平坦面側にバンプを形成することによって、
導体スルーホールの開口部上に半球状のバンプを容易に
形成できることを見出し、本発明に到達した。すなわ
ち、本発明は、導体パターンが形成されたパッケージ本
体に半導体チップが搭載された半導体装置において、該
パッケージ本体の一端面に開口され且つ内壁面に沿って
形成された導体層が前記導体パターンに接続されて成る
導体スルーホール内に、導体スルーホールの開口面積よ
りも大なる面積の鍔部に立設された金属製のＴ字ピンの
ピン部が、前記導体層に接触するように挿入されている
と共に、前記導体スルーホールの開口部を覆うＴ字ピン
の鍔部の平坦面側に、はんだ等の低融点金属から成る半
球状のバンプが形成されていることを特徴とする半導体
装置にある。かかる構成を有する本発明は、パッケージ
本体がプラスチックからなる半導体装置に好適に適用で
きる。
達成すべく検討を重ねた結果、鍔部にピン部が立設され
たＴ字ピンを用い、Ｔ字ピンのピン部を導体スルーホー
ル内に挿入し、導体スルーホールの開口部を覆うＴ字ピ
ンの鍔部の平坦面側にバンプを形成することによって、
導体スルーホールの開口部上に半球状のバンプを容易に
形成できることを見出し、本発明に到達した。すなわ
ち、本発明は、導体パターンが形成されたパッケージ本
体に半導体チップが搭載された半導体装置において、該
パッケージ本体の一端面に開口され且つ内壁面に沿って
形成された導体層が前記導体パターンに接続されて成る
導体スルーホール内に、導体スルーホールの開口面積よ
りも大なる面積の鍔部に立設された金属製のＴ字ピンの
ピン部が、前記導体層に接触するように挿入されている
と共に、前記導体スルーホールの開口部を覆うＴ字ピン
の鍔部の平坦面側に、はんだ等の低融点金属から成る半
球状のバンプが形成されていることを特徴とする半導体
装置にある。かかる構成を有する本発明は、パッケージ
本体がプラスチックからなる半導体装置に好適に適用で
きる。
【０００８】
【作用】本発明によれば、パッケージ本体の導体パター
ンに接続する導体スルーホールの開口部がＴ字ピンの鍔
部によって覆われるため、平坦面である鍔部のバンプ形
成面において、はんだ等の低融点金属を溶融して半球状
のバンプを形成する際に、導体スルーホール内に低融点
金属が進入すること、或いは導体スルーホールの開口縁
に沿ってドーナツ状に低融点金属が流れることを防止
し、半球状のバンプを容易に形成できる。また、導体ス
ルーホールの開口部上にバンプを形成できるため、バン
プの高密度化を図ることもできる。
ンに接続する導体スルーホールの開口部がＴ字ピンの鍔
部によって覆われるため、平坦面である鍔部のバンプ形
成面において、はんだ等の低融点金属を溶融して半球状
のバンプを形成する際に、導体スルーホール内に低融点
金属が進入すること、或いは導体スルーホールの開口縁
に沿ってドーナツ状に低融点金属が流れることを防止
し、半球状のバンプを容易に形成できる。また、導体ス
ルーホールの開口部上にバンプを形成できるため、バン
プの高密度化を図ることもできる。
【０００９】
【実施例】本発明を図面によって更に詳細に説明する。
図１は、本発明の一実施例を示す断面図であり、プラス
チックパッケージ本体１０（以下、パッケージ本体１０
と称することがある）のキャビティ凹部１１に搭載され
た半導体チップ１２は、パッケージ本体１０に形成され
た導体パターン（図示せず）とワイヤ１４によってボン
ディングされている。これら半導体チップ１２等が装着
されたキャビティ凹部１１は、キャップ１６によってキ
ャビティ凹部１１内に封止される。この図１に示すパッ
ケージ本体１０の導体パターンと、パッケージ本体１０
の底面に形成された半球状のはんだバンプ１８、１８・
・・とは、図２に示す導体スルーホール２２によって接
続されている。
図１は、本発明の一実施例を示す断面図であり、プラス
チックパッケージ本体１０（以下、パッケージ本体１０
と称することがある）のキャビティ凹部１１に搭載され
た半導体チップ１２は、パッケージ本体１０に形成され
た導体パターン（図示せず）とワイヤ１４によってボン
ディングされている。これら半導体チップ１２等が装着
されたキャビティ凹部１１は、キャップ１６によってキ
ャビティ凹部１１内に封止される。この図１に示すパッ
ケージ本体１０の導体パターンと、パッケージ本体１０
の底面に形成された半球状のはんだバンプ１８、１８・
・・とは、図２に示す導体スルーホール２２によって接
続されている。
【００１０】図２に示す導体スルーホール２２は、パッ
ケージ本体１０に形成されている導体パターンと当接す
るスルーホール２０をドリル等によって穿設した後、銅
めっき等によってスルーホール２２の内壁面に沿って導
体層２４を形成する。この導体層２４は、導体パターン
とスルーホール２２の開口部周縁に形成された端子ラン
ド２６との間を接続する。かかる導体スルーホール２２
には、金属製のＴ字ピンのピン部３０が挿入されること
によって、その鍔部２６が導体スルーホール２２の開口
部を覆いつつ、Ｔ字ピンがパッケージ本体１０の底面に
装着される。このＴ字ピンは、ピン部３０と導体層２４
との接触、及び鍔部２８と端子ランド２６との接触によ
って、パッケージ本体１０に形成された導体パターンと
接続される。本実施例において使用するＴ字ピンは、
銅、ニッケル、鉄ーニッケルーコバルト合金、又は鉄ー
ニッケル合金等によって形成することができ、導体スル
ーホール２２とピン部３０との嵌合によりパッケージ本
体１０に装着される。尚、導体スルーホール２２とピン
部３０との嵌合が不充分の場合には、樹脂付けを行って
もよい。
ケージ本体１０に形成されている導体パターンと当接す
るスルーホール２０をドリル等によって穿設した後、銅
めっき等によってスルーホール２２の内壁面に沿って導
体層２４を形成する。この導体層２４は、導体パターン
とスルーホール２２の開口部周縁に形成された端子ラン
ド２６との間を接続する。かかる導体スルーホール２２
には、金属製のＴ字ピンのピン部３０が挿入されること
によって、その鍔部２６が導体スルーホール２２の開口
部を覆いつつ、Ｔ字ピンがパッケージ本体１０の底面に
装着される。このＴ字ピンは、ピン部３０と導体層２４
との接触、及び鍔部２８と端子ランド２６との接触によ
って、パッケージ本体１０に形成された導体パターンと
接続される。本実施例において使用するＴ字ピンは、
銅、ニッケル、鉄ーニッケルーコバルト合金、又は鉄ー
ニッケル合金等によって形成することができ、導体スル
ーホール２２とピン部３０との嵌合によりパッケージ本
体１０に装着される。尚、導体スルーホール２２とピン
部３０との嵌合が不充分の場合には、樹脂付けを行って
もよい。
【００１１】本実施例においては、パッケージ本体１０
の底面に装着されたＴ字ピンの鍔部２６の平坦面側に、
半球状のはんだバンプ１８を形成する。このバンプ１８
の成形は、先ず、鍔部２６の平坦面であるバンプ形成面
にフラックスを塗布した後、はんだボールをバンプ形成
面に載置しつつ加熱溶融し、溶融はんだの表面張力を利
用して半球状とする。次いで、半球状の溶融はんだを冷
却することによって半球状のバンプ１８が形成される。
他の成形方法としては、鍔部２６のバンプ形成面に、は
んだペーストをスクリーン印刷によって所定厚さに塗布
してはんだペースト層を形成した後、はんだペースト層
を加熱溶融することによっても半球状のバンプ１８を形
成できる。
の底面に装着されたＴ字ピンの鍔部２６の平坦面側に、
半球状のはんだバンプ１８を形成する。このバンプ１８
の成形は、先ず、鍔部２６の平坦面であるバンプ形成面
にフラックスを塗布した後、はんだボールをバンプ形成
面に載置しつつ加熱溶融し、溶融はんだの表面張力を利
用して半球状とする。次いで、半球状の溶融はんだを冷
却することによって半球状のバンプ１８が形成される。
他の成形方法としては、鍔部２６のバンプ形成面に、は
んだペーストをスクリーン印刷によって所定厚さに塗布
してはんだペースト層を形成した後、はんだペースト層
を加熱溶融することによっても半球状のバンプ１８を形
成できる。
【００１２】この様に、本実施例のはんだバンプ１８
は、導体スルーホール２２の開口部を覆うＴ字ピンの鍔
部２６の平坦面側に形成されるため、バンプ１８の成形
の際に、導体スルーホール２２の開口部の影響を排除で
き、半球状のバンプ１８を容易に形成できる。更に、バ
ンプ１８を導体スルーホール２２の開口部上に形成で
き、バンプ１８をパッケージ本体１０の底面に高密度に
設けることができる。このため、半導体チップ１２の高
集積化等に伴う半導体装置の多ピン化にも対応可能であ
る。また、パッケージ本体１０の導体パターンと外部接
続端子とが導体スルーホール２２を介して接続されたパ
ッケージにおいて、外部接続端子として使用されていた
従来のピンに比較して、インダクタンスや抵抗等の影響
が少ないバンプ１８を容易に形成でき、操作速度が高速
化された半導体チップを搭載可能とすることができる。
は、導体スルーホール２２の開口部を覆うＴ字ピンの鍔
部２６の平坦面側に形成されるため、バンプ１８の成形
の際に、導体スルーホール２２の開口部の影響を排除で
き、半球状のバンプ１８を容易に形成できる。更に、バ
ンプ１８を導体スルーホール２２の開口部上に形成で
き、バンプ１８をパッケージ本体１０の底面に高密度に
設けることができる。このため、半導体チップ１２の高
集積化等に伴う半導体装置の多ピン化にも対応可能であ
る。また、パッケージ本体１０の導体パターンと外部接
続端子とが導体スルーホール２２を介して接続されたパ
ッケージにおいて、外部接続端子として使用されていた
従来のピンに比較して、インダクタンスや抵抗等の影響
が少ないバンプ１８を容易に形成でき、操作速度が高速
化された半導体チップを搭載可能とすることができる。
【００１３】以上、述べてきた本実施例において使用す
るＴ字ピンは、図４に示すピン１１０の短ピン部２１２
を導体スルーホール２２内に挿入した後、パッケージ本
体１０の底面から外方に向けて突出する長ピン部２１１
を切削してもよい。また、本実施例では、プラスチック
パッケージ１０について述べてきたが、セラミックパッ
ケージにおいても、導体スルーホールを設ける場合に
は、本実施例で用いたＴ字ピンを利用して導体スルーホ
ールの開口部上に、半球状のバンプを容易に形成でき
る。
るＴ字ピンは、図４に示すピン１１０の短ピン部２１２
を導体スルーホール２２内に挿入した後、パッケージ本
体１０の底面から外方に向けて突出する長ピン部２１１
を切削してもよい。また、本実施例では、プラスチック
パッケージ１０について述べてきたが、セラミックパッ
ケージにおいても、導体スルーホールを設ける場合に
は、本実施例で用いたＴ字ピンを利用して導体スルーホ
ールの開口部上に、半球状のバンプを容易に形成でき
る。
【００１４】
【発明の効果】本発明によれば、インダクタンスや抵抗
等の影響が従来のピンに比較して少ない半球状のバンプ
をパッケージ本体の一端面に容易に形成でき、操作速度
が高速化された半導体チップを搭載した半導体装置を提
供できる。
等の影響が従来のピンに比較して少ない半球状のバンプ
をパッケージ本体の一端面に容易に形成でき、操作速度
が高速化された半導体チップを搭載した半導体装置を提
供できる。
【図１】本発明に係る半導体装置の一実施例を示す断面
図である。
図である。
【図２】図１に示す半導体装置のバンプ１８の近傍の構
造を示す部分断面図である。
造を示す部分断面図である。
【図３】従来の半導体装置を説明するための断面図であ
る。
る。
【図４】図３に示す半導体装置のピン１１０の近傍の構
造を示す部分断面図である。
造を示す部分断面図である。
【図５】導体スルーホール２０２にバンプ３００を形成
する際に発生する問題を説明するための説明図である。
する際に発生する問題を説明するための説明図である。
１０ パッケージ本体 １２ 半導体チップ １８ バンプ ２２ 導体スルーホール ２４ 導体層 ２８ 鍔部 ３０ ピン部
Claims (2)
- 【請求項１】 導体パターンが形成されたパッケージ本
体に半導体チップが搭載された半導体装置において、 該パッケージ本体の一端面に開口され且つ内壁面に沿っ
て形成された導体層が前記導体パターンに接続されて成
る導体スルーホール内に、導体スルーホールの開口面積
よりも大なる面積の鍔部に立設された金属製のＴ字ピン
のピン部が、前記導体層に接触するように挿入されてい
ると共に、 前記導体スルーホールの開口部を覆うＴ字ピンの鍔部の
平坦面側に、はんだ等の低融点金属から成る半球状のバ
ンプが形成されていることを特徴とする半導体装置。 - 【請求項２】 パッケージ本体がプラスチックからなる
請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143330A JPH0714942A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143330A JPH0714942A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714942A true JPH0714942A (ja) | 1995-01-17 |
Family
ID=15336279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5143330A Pending JPH0714942A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714942A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236911A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | ボール状外部接続端子の構造 |
| WO1998034443A1 (en) * | 1997-01-30 | 1998-08-06 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
| KR100239406B1 (ko) * | 1996-12-27 | 2000-01-15 | 김영환 | 표면 실장형 반도체 패키지 및 그 제조 방법 |
| US6199273B1 (en) | 1995-12-19 | 2001-03-13 | Sumitomo Metal Industries, Ltd. | Method of forming connector structure for a ball-grid array |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| JP2018006463A (ja) * | 2016-06-29 | 2018-01-11 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
-
1993
- 1993-06-15 JP JP5143330A patent/JPH0714942A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236911A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | ボール状外部接続端子の構造 |
| US6199273B1 (en) | 1995-12-19 | 2001-03-13 | Sumitomo Metal Industries, Ltd. | Method of forming connector structure for a ball-grid array |
| KR100239406B1 (ko) * | 1996-12-27 | 2000-01-15 | 김영환 | 표면 실장형 반도체 패키지 및 그 제조 방법 |
| WO1998034443A1 (en) * | 1997-01-30 | 1998-08-06 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
| US6444924B1 (en) * | 1997-01-30 | 2002-09-03 | Naoto Ishida | Printed wiring board with joining pin and manufacturing method therefor |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
| JP2018006463A (ja) * | 2016-06-29 | 2018-01-11 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626960A (en) | Semiconductor device having soldered bond between base and cap thereof | |
| US5478007A (en) | Method for interconnection of integrated circuit chip and substrate | |
| US5757071A (en) | C4 substrate contact pad which has a layer of Ni-B plating | |
| US6201305B1 (en) | Making solder ball mounting pads on substrates | |
| KR100284781B1 (ko) | 반도체 소자 실장 보드, 그 보드의 제조 방법, 반도체 장치 및 그 장치의 제조방법 | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| JP2002524857A (ja) | バイアプラグアダプター | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JP2002026184A (ja) | 半導体装置およびその製造方法 | |
| US6250606B1 (en) | Substrate for semiconductor device, semiconductor device and manufacturing method thereof | |
| US20020008326A1 (en) | Electrode structure of a carrier substrate of a semiconductor device | |
| JPH0714942A (ja) | 半導体装置 | |
| Ghosal et al. | Ceramic and plastic pin grid array technology | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| US20030082848A1 (en) | Semiconductor device and manufacturing method | |
| US20020014346A1 (en) | Mounting structure of semiconductor package | |
| JPH10163267A (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JP4136224B2 (ja) | 回路搭載用支持板の製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH0621248A (ja) | 電子部品用パッケージ | |
| JP3104527B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JP2687949B2 (ja) | リードレスパッケージおよび電気部品ならびにその製造方法 | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 |