JPH071499B2 - マイクロ・プロセツサ - Google Patents
マイクロ・プロセツサInfo
- Publication number
- JPH071499B2 JPH071499B2 JP61284803A JP28480386A JPH071499B2 JP H071499 B2 JPH071499 B2 JP H071499B2 JP 61284803 A JP61284803 A JP 61284803A JP 28480386 A JP28480386 A JP 28480386A JP H071499 B2 JPH071499 B2 JP H071499B2
- Authority
- JP
- Japan
- Prior art keywords
- internal
- program
- dma controller
- execution
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、マイクロプロセッサに係り、特にソフトウェ
ア開発時のデバック時に被評価プログラムを実行中のレ
ジスタ、内部メモリ、内部入出力（以下、I/Oとい
う）、および外付けの外部メモリ、外部I/Oの内容を参
照することの可能なマイクロ・プロセッサに関する。
ア開発時のデバック時に被評価プログラムを実行中のレ
ジスタ、内部メモリ、内部入出力（以下、I/Oとい
う）、および外付けの外部メモリ、外部I/Oの内容を参
照することの可能なマイクロ・プロセッサに関する。
＜従来の技術＞ 今日、マイクロ・プロセッサの普及により、サーボ・モ
ータ等、自動制御系のリアルタイム制御の分野にも、コ
ントローラとしてマイクロ・プロセッサが使用されるよ
うになってきている。一方、マイクロ・プロセッサを使
用する装置を開発する上で、ソフトウェアの開発のウェ
イトが増大してきている。したがって、上記のようなリ
アルタイム制御系の装置開発時のソフトウェア開発環境
の整備が望まれている。ソフトウェア開発時のデバッグ
方法としては、被評価プログラムを実行しその実行結果
としてのレジスタ、メモリ、I/O等の内容を参照し、所
望の値と一致しているか否かを確認することでプログラ
ムの妥当性をチェックする方法が一般的である。従来
は、被評価プログラムに何点かのチェック・ポイントを
設け、そのチェック・ポイントを通過すると同時に、特
権割込みをかけてそのプログラムの実行を中断し、特権
割込み処理中に所望のレジスタ、メモリ、I/O等の値を
読み出すプログラムを実行し、これが終了した後、再び
被評価プログラムの実行を開始するという方法が取られ
ていた。これを一般にスナップ・ショット・ダンプと読
んでいる。
ータ等、自動制御系のリアルタイム制御の分野にも、コ
ントローラとしてマイクロ・プロセッサが使用されるよ
うになってきている。一方、マイクロ・プロセッサを使
用する装置を開発する上で、ソフトウェアの開発のウェ
イトが増大してきている。したがって、上記のようなリ
アルタイム制御系の装置開発時のソフトウェア開発環境
の整備が望まれている。ソフトウェア開発時のデバッグ
方法としては、被評価プログラムを実行しその実行結果
としてのレジスタ、メモリ、I/O等の内容を参照し、所
望の値と一致しているか否かを確認することでプログラ
ムの妥当性をチェックする方法が一般的である。従来
は、被評価プログラムに何点かのチェック・ポイントを
設け、そのチェック・ポイントを通過すると同時に、特
権割込みをかけてそのプログラムの実行を中断し、特権
割込み処理中に所望のレジスタ、メモリ、I/O等の値を
読み出すプログラムを実行し、これが終了した後、再び
被評価プログラムの実行を開始するという方法が取られ
ていた。これを一般にスナップ・ショット・ダンプと読
んでいる。
＜発明の解決しようとする問題点＞ 上述した従来のスナップ・ショット・ダンプでは、チェ
ック・ポイントを通過時に、必ず被評価プログラムの実
行が一時中断されるため、リアルタイム制御系のプログ
ラムの評価には不都合なことが多かった。例えば、サー
ボ・モータを制御するようなプログラムを評価中、スナ
ップ・ショット・ダンプを行なうと、特権割込み処理プ
ログラムを実行するために被評価プログラムの実行が一
時中断されるという問題点があった。したがってサーボ
・モータに対する制御も一時中断されることになるの
で、従来の方法ではリアルタイム制御を行なうプログラ
ムの評価時にはスナップ・ショット・ダンプができない
という欠点があった。
ック・ポイントを通過時に、必ず被評価プログラムの実
行が一時中断されるため、リアルタイム制御系のプログ
ラムの評価には不都合なことが多かった。例えば、サー
ボ・モータを制御するようなプログラムを評価中、スナ
ップ・ショット・ダンプを行なうと、特権割込み処理プ
ログラムを実行するために被評価プログラムの実行が一
時中断されるという問題点があった。したがってサーボ
・モータに対する制御も一時中断されることになるの
で、従来の方法ではリアルタイム制御を行なうプログラ
ムの評価時にはスナップ・ショット・ダンプができない
という欠点があった。
したがって、本発明の目的はリアルタイム制御のプログ
ラム評価をプログラムの実行を中断することなく行なえ
るプロセッサを提供することである。
ラム評価をプログラムの実行を中断することなく行なえ
るプロセッサを提供することである。
＜問題点を解決するための手段＞ 本発明のマイクロプロセッサはDMAコントローラと、ホ
ールド機能を持つ実行ユニットと、DMAコントローラを
起動するためのリクエスト端子と、DMAコントローラが
レジスタ、内部メモリ、内部入出力とデータ転送を行な
うための入出力ポート端子とを有している。
ールド機能を持つ実行ユニットと、DMAコントローラを
起動するためのリクエスト端子と、DMAコントローラが
レジスタ、内部メモリ、内部入出力とデータ転送を行な
うための入出力ポート端子とを有している。
＜作用＞ 上述した従来の方法に対し、本発明は、マイクロ・プロ
セッサ内にDMAコントローラと、HOLD機能を持つ実行ユ
ニットを内蔵することにより、リアルタイム制御を行な
うプログラムを実行中にその実行をほとんど妨げること
なく、所望のレジスタ、内部メモリ、内部I/O等を参照
することができる。
セッサ内にDMAコントローラと、HOLD機能を持つ実行ユ
ニットを内蔵することにより、リアルタイム制御を行な
うプログラムを実行中にその実行をほとんど妨げること
なく、所望のレジスタ、内部メモリ、内部I/O等を参照
することができる。
＜実施例＞ 次に本発明について図面を参照して説明する。第１図
は、本発明の第１実施例のブロック図である。図におけ
る構成要素を説明すると、１はマイクロ・プロセッサを
示しており、３のDMAコントローラはレジスタ、内部メ
モリ、内部I/Oを直接アクセスすることができる。２の
実行ユニットはホールド（以下、HOLDという）機能を持
っており、DMAリクエスト端子４に、DMAコントローラを
起動するための指令信号を供給する。５はHOLDリクエス
ト信号の入力端子、６はHOLDアクノレッジ信号の端子を
示しており、７は、DMAコントローラがデータ転送を行
なうための入出力ポート端子である。また８は特権割込
みリクエスト端子、９はポート読み出しイネーブル端
子、10は内部ステータス出力端子である。
は、本発明の第１実施例のブロック図である。図におけ
る構成要素を説明すると、１はマイクロ・プロセッサを
示しており、３のDMAコントローラはレジスタ、内部メ
モリ、内部I/Oを直接アクセスすることができる。２の
実行ユニットはホールド（以下、HOLDという）機能を持
っており、DMAリクエスト端子４に、DMAコントローラを
起動するための指令信号を供給する。５はHOLDリクエス
ト信号の入力端子、６はHOLDアクノレッジ信号の端子を
示しており、７は、DMAコントローラがデータ転送を行
なうための入出力ポート端子である。また８は特権割込
みリクエスト端子、９はポート読み出しイネーブル端
子、10は内部ステータス出力端子である。
次に第１実施例の動作について説明する。まず、被評価
プログラムの評価の準備のために、特権割込みリクエス
ト端子８を用いて特権割込みをかけておく。次にDMAコ
ントローラ３に対して種々の設定を行なう。次に、転送
方向を内部バスから入出力ポート端子７の方向に設定
し、続いて内部バスにつながる所望のレジスタ、内部メ
モリ、内部I/Oのアドレスを設定する。この後、特権割
込みリクエスト端子８でリクエストを解除した後に被評
価プログラムの実行を開始する。
プログラムの評価の準備のために、特権割込みリクエス
ト端子８を用いて特権割込みをかけておく。次にDMAコ
ントローラ３に対して種々の設定を行なう。次に、転送
方向を内部バスから入出力ポート端子７の方向に設定
し、続いて内部バスにつながる所望のレジスタ、内部メ
モリ、内部I/Oのアドレスを設定する。この後、特権割
込みリクエスト端子８でリクエストを解除した後に被評
価プログラムの実行を開始する。
以上のようにして、被評価プログラムの実行が開始され
た後、所望のレジスタ等を読み出す場合には、DMAリク
エスト端子４をアクティブにした後、ポート読み出しイ
ネーブル端子９がアクティブになったことを確認してか
ら、入出力ポート端子７のデータを読み出せばよい。
た後、所望のレジスタ等を読み出す場合には、DMAリク
エスト端子４をアクティブにした後、ポート読み出しイ
ネーブル端子９がアクティブになったことを確認してか
ら、入出力ポート端子７のデータを読み出せばよい。
上記の動作をさらに詳細に説明すると、以下のようにな
る。DMAリクエスト端子４をアクティブにすることによ
り、DMAコントローラ３は起動して実行ユニット２に内
部バスを明け渡す。次に、HOLDリクエスト信号５を出力
する。次に実行ユニット２は実行サイクルの区切り目に
HOLDアクノレッジ信号６を出力するとともに内部バスを
開放してHOLD状態になる。DMAコントローラ３は、HOLD
アクノレッジ信号６を確認すると同時に、あらかじめ設
定されていたアドレスを内部バスに出力し、内部バスか
らデータを読み出し、７の入出力ポートにデータを書き
込む。次に、DMAコントローラ３は、ポート読み出しイ
ネーブル端子９をイネーブルにすると同時に、HOLDリク
エスト信号５を解除する。このため、実行ユニット２は
HOLD状態を解除し、被評価プログラムを続行する。な
お、DAMリクエスト端子４は手動でアクティブにしても
良いが、被評価プログラム中にチェック・ポイントを置
き、このチェック・ポイントでスナップ・ショット・ダ
ンプを行なう場合は、内部ステータス出力10の先にチェ
ック・ポイント検出回路を設け、この検出回路の出力
で、DMAリクエスト端子４をアクティブにすれば良い。
このようにして、本実施例では、あらかじめ所望のレジ
スタ、内部メモリ、内部I/Oを指定しておくことによ
り、被評価プログラム実行中に、ほとんどその実行を妨
げることなく、所望のタイミングで該レジスタ、内部メ
モリ、内部I/Oの内容を読み出すことができる。
る。DMAリクエスト端子４をアクティブにすることによ
り、DMAコントローラ３は起動して実行ユニット２に内
部バスを明け渡す。次に、HOLDリクエスト信号５を出力
する。次に実行ユニット２は実行サイクルの区切り目に
HOLDアクノレッジ信号６を出力するとともに内部バスを
開放してHOLD状態になる。DMAコントローラ３は、HOLD
アクノレッジ信号６を確認すると同時に、あらかじめ設
定されていたアドレスを内部バスに出力し、内部バスか
らデータを読み出し、７の入出力ポートにデータを書き
込む。次に、DMAコントローラ３は、ポート読み出しイ
ネーブル端子９をイネーブルにすると同時に、HOLDリク
エスト信号５を解除する。このため、実行ユニット２は
HOLD状態を解除し、被評価プログラムを続行する。な
お、DAMリクエスト端子４は手動でアクティブにしても
良いが、被評価プログラム中にチェック・ポイントを置
き、このチェック・ポイントでスナップ・ショット・ダ
ンプを行なう場合は、内部ステータス出力10の先にチェ
ック・ポイント検出回路を設け、この検出回路の出力
で、DMAリクエスト端子４をアクティブにすれば良い。
このようにして、本実施例では、あらかじめ所望のレジ
スタ、内部メモリ、内部I/Oを指定しておくことによ
り、被評価プログラム実行中に、ほとんどその実行を妨
げることなく、所望のタイミングで該レジスタ、内部メ
モリ、内部I/Oの内容を読み出すことができる。
第２図は本発明の第２実施例のブロック図である。簡単
のため、第１図に示されている第１実施例との違いを述
べる。まず、対象の違いを述べれば、第１図の実施例に
おいては被評価プログラム実行中にレジスタ、内部メモ
リ、内部I/O等マイクロ・プロセッサ内に含まれるもの
だけを参照するようにしていた。しかしながら、第２図
のシステムにおいては、マイクロ・プロセッサ外の外付
けメモリ、I/Oについても参照できるようにしている。
のため、第１図に示されている第１実施例との違いを述
べる。まず、対象の違いを述べれば、第１図の実施例に
おいては被評価プログラム実行中にレジスタ、内部メモ
リ、内部I/O等マイクロ・プロセッサ内に含まれるもの
だけを参照するようにしていた。しかしながら、第２図
のシステムにおいては、マイクロ・プロセッサ外の外付
けメモリ、I/Oについても参照できるようにしている。
次に構成にいつての違いを述べる。第２図に示した第２
実施例では第１図に示された構成に加えて、内部バス上
に外部バスインターフェース（以下I/Fと表わす）11と
その先に外部メモリ、I/O12が追加されている。外部バ
スI/F11は内部バス上の特定のアドレスを持ち、実行ユ
ニット２と、DMAコントローラ３との両方からアクセス
することができる。なお、動作的には、第２実施例は第
１実施例と同様であるが、特に、被評価プログラム実行
中の外部メモリ参照についてだけ動作説明をする。今、
実行ユニット２あるいはDMAコントローラ３が外部メモ
リI/O12のａ番地にアクセスするためには、内部バスの
ａ′番地にアクセスすればよいと仮定しておく。すなわ
ち、実行ユニット２あるいはDMAコントローラ３が内部
バスのａ′番地にアクセスすると、外部バスI/F11がセ
レクトされ、外部バスI/F11は外部メモリI/O12にａとい
うアドレスを出力すると同時に内部バスと外部バスのデ
ータ・バスを接続する。このようにして実行ユニット２
あるいはDMAコントローラ３は、内部バスのａ′番地に
アクセスすることにより、12の外部メモリI/Oのａ番地
にアクセスすることができる。まず、特権割込みリクエ
スト端子８により、特権割込みをかけてからDMAコント
ローラ３に以下の設定を行なう。転送方向を内部バスか
ら入出力ポート端子７の方向とする。アドレスにはａ′
番地を設定する。次に、特権割込みリクエスト端子８で
リクエストを解除した後、被評価プログラムの実行を開
始する。次に、所望のタイミングでDMAリクエスト端子
４をアクティブにすると、DMAコントローラ３は２の実
行ユニットに対してHOLDリクエスト信号５を出力する。
実行ユニット２はHOLDアクノレッジ信号６を出力すると
同時に内部バスを開放する。次にDMAコントローラ３
は、内部バスにアドレス情報ａ′を出力し、読み出し動
作を開始する。一方、アドレス情報ａ′を受け取った外
部バスI/F11は外部メモリI/O12に対し、外部バスを通し
てアドレス情報ａを出力し、読み出し動作を開始すると
ともに、内部バスと外部バスのデータバスを接続する。
したがって、内部バスには外部メモリI/O12から読み出
されたデータ情報が乗る。このようにして、DMAコント
ローラ３は外部メモリI/O12のａ番地のデータを読み出
すことができる。次に、DMAコントローラ３は上記デー
タを入出力ポート端子７に出力する。この後、DMAコン
トローラ３はポート読み出しイネーブル端子９をイネー
ブルにすると同時にHOLDリクエスト信号５を解除する。
このため、実行ユニット２はHOLD状態を解除し、被評価
プログラムを続行する。
実施例では第１図に示された構成に加えて、内部バス上
に外部バスインターフェース（以下I/Fと表わす）11と
その先に外部メモリ、I/O12が追加されている。外部バ
スI/F11は内部バス上の特定のアドレスを持ち、実行ユ
ニット２と、DMAコントローラ３との両方からアクセス
することができる。なお、動作的には、第２実施例は第
１実施例と同様であるが、特に、被評価プログラム実行
中の外部メモリ参照についてだけ動作説明をする。今、
実行ユニット２あるいはDMAコントローラ３が外部メモ
リI/O12のａ番地にアクセスするためには、内部バスの
ａ′番地にアクセスすればよいと仮定しておく。すなわ
ち、実行ユニット２あるいはDMAコントローラ３が内部
バスのａ′番地にアクセスすると、外部バスI/F11がセ
レクトされ、外部バスI/F11は外部メモリI/O12にａとい
うアドレスを出力すると同時に内部バスと外部バスのデ
ータ・バスを接続する。このようにして実行ユニット２
あるいはDMAコントローラ３は、内部バスのａ′番地に
アクセスすることにより、12の外部メモリI/Oのａ番地
にアクセスすることができる。まず、特権割込みリクエ
スト端子８により、特権割込みをかけてからDMAコント
ローラ３に以下の設定を行なう。転送方向を内部バスか
ら入出力ポート端子７の方向とする。アドレスにはａ′
番地を設定する。次に、特権割込みリクエスト端子８で
リクエストを解除した後、被評価プログラムの実行を開
始する。次に、所望のタイミングでDMAリクエスト端子
４をアクティブにすると、DMAコントローラ３は２の実
行ユニットに対してHOLDリクエスト信号５を出力する。
実行ユニット２はHOLDアクノレッジ信号６を出力すると
同時に内部バスを開放する。次にDMAコントローラ３
は、内部バスにアドレス情報ａ′を出力し、読み出し動
作を開始する。一方、アドレス情報ａ′を受け取った外
部バスI/F11は外部メモリI/O12に対し、外部バスを通し
てアドレス情報ａを出力し、読み出し動作を開始すると
ともに、内部バスと外部バスのデータバスを接続する。
したがって、内部バスには外部メモリI/O12から読み出
されたデータ情報が乗る。このようにして、DMAコント
ローラ３は外部メモリI/O12のａ番地のデータを読み出
すことができる。次に、DMAコントローラ３は上記デー
タを入出力ポート端子７に出力する。この後、DMAコン
トローラ３はポート読み出しイネーブル端子９をイネー
ブルにすると同時にHOLDリクエスト信号５を解除する。
このため、実行ユニット２はHOLD状態を解除し、被評価
プログラムを続行する。
以下のようにして、外部メモリI/O12のａ番地の内容を
入出力ポート７に出力することができる。
入出力ポート７に出力することができる。
＜発明の効果＞ 以上説明したように、本発明はマイクロ・プロセッサ内
にDMAコントローラを内蔵し、被評価プログラム実行中
にDMA動作を行なうことにより、被評価プログラムの実
行スピードにほとんど影響を与えることなく、レジス
タ、内部メモリ、内部I/O及び外付けの外部メモリ、外
部I/Oの内容を参照できる効果がある。
にDMAコントローラを内蔵し、被評価プログラム実行中
にDMA動作を行なうことにより、被評価プログラムの実
行スピードにほとんど影響を与えることなく、レジス
タ、内部メモリ、内部I/O及び外付けの外部メモリ、外
部I/Oの内容を参照できる効果がある。
第１図は本発明の第１実施例のブロック図、 第２図は本発明の第２実施例の２のブロック図である。 １……マイクロ・プロセッサ、 ２……実行ユニット、 ３……DMAコントローラ、 ４……DMAリクエスト端子、 ５……HOLDリクエスト端子、 ６……HOLDアクノレッジ信号、 ７……入出力ポート端子、 ８……特権割込みリクエスト端子、 ９……ポート読み出しイネーブル端子、 10……内部ステータス出力、 11……外部バスI/F、 12……外部メモリI/O。
Claims (1)
- 【請求項１】レジスタ、内部メモリおよび／または内部
入出力に直接アクセスすることができるDMAコントロー
ラと、ホールド機能を持つ実行ユニットと、上記DMAコ
ントローラを起動するためのリクエスト端子と、上記DM
Aコントローラが、レジスタ、内部メモリおよび／また
は内部入出力とデータ転送を行なうための入出力ポート
端子とを有することを特徴とするマイクロ・プロセッ
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284803A JPH071499B2 (ja) | 1986-11-27 | 1986-11-27 | マイクロ・プロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284803A JPH071499B2 (ja) | 1986-11-27 | 1986-11-27 | マイクロ・プロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136158A JPS63136158A (ja) | 1988-06-08 |
| JPH071499B2 true JPH071499B2 (ja) | 1995-01-11 |
Family
ID=17683215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61284803A Expired - Fee Related JPH071499B2 (ja) | 1986-11-27 | 1986-11-27 | マイクロ・プロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071499B2 (ja) |
-
1986
- 1986-11-27 JP JP61284803A patent/JPH071499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63136158A (ja) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009455A (ko) | 디지탈 신호처리 프로세서 | |
| US4628445A (en) | Apparatus and method for synchronization of peripheral devices via bus cycle alteration in a microprocessor implemented data processing system | |
| JPH071499B2 (ja) | マイクロ・プロセツサ | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JP2638078B2 (ja) | 情報処理装置 | |
| TW432277B (en) | Pre-boot debugging device and method of computer system | |
| JP4644461B2 (ja) | システムｌｓｉ | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JP2632891B2 (ja) | システム開発装置 | |
| JP2591191B2 (ja) | ピギーバック・チップ | |
| JPS6120903B2 (ja) | ||
| JPS59112494A (ja) | メモリテスト方式 | |
| JPS63304334A (ja) | プログラム評価用マイクロ・プロセッサ | |
| JP3187117B2 (ja) | マルチプロセッサ内蔵１チップマイクロコンピュータ | |
| JPS6198455A (ja) | デバイスシミユレ−ト方式 | |
| JPH0619735A (ja) | マイクロプロセッサ | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS63214862A (ja) | マイクロ・プロセツサ | |
| JPH04330549A (ja) | 制御装置 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPH0282323A (ja) | ディジタルシグナルプロセッサのデバッグ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |