JPH0715131A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH0715131A JPH0715131A JP5150415A JP15041593A JPH0715131A JP H0715131 A JPH0715131 A JP H0715131A JP 5150415 A JP5150415 A JP 5150415A JP 15041593 A JP15041593 A JP 15041593A JP H0715131 A JPH0715131 A JP H0715131A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting
- cream
- cream solder
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 隣接するリード端子間のはんだブリッジ不良
が発生しにくい電子部品の実装方法を提供する。 【構成】 クリームはんだ３ａ，３ｂを印刷する前に、
端子コプラナリティの大きいＩＣなどの端子又ははんだ
供給量を多量に必要とする電子部品電極に対応した一部
又は全部のパッド２ａ，２ｂ上、又はその他の電子部品
の一部又は全部のパッド２ａ，２ｂ上に、はんだプリコ
ート１２ａ，１２ｂを施す。また、はんだプリコート１
２ａ，１２ｂに対応するクリームはんだ３ａ，３ｂの上
に粘着剤または粘着性のあるフラックスを塗布などによ
り形成する。
が発生しにくい電子部品の実装方法を提供する。 【構成】 クリームはんだ３ａ，３ｂを印刷する前に、
端子コプラナリティの大きいＩＣなどの端子又ははんだ
供給量を多量に必要とする電子部品電極に対応した一部
又は全部のパッド２ａ，２ｂ上、又はその他の電子部品
の一部又は全部のパッド２ａ，２ｂ上に、はんだプリコ
ート１２ａ，１２ｂを施す。また、はんだプリコート１
２ａ，１２ｂに対応するクリームはんだ３ａ，３ｂの上
に粘着剤または粘着性のあるフラックスを塗布などによ
り形成する。
Description
【０００１】
【産業上の利用分野】本発明は、印刷配線板へのリフロ
ーソルダリングによる電子部品の表面実装方法に関する
ものである。
ーソルダリングによる電子部品の表面実装方法に関する
ものである。
【０００２】
【従来の技術】一般に、電子部品の表面実装として、印
刷配線板上の銅材料などからなるパッドにはんだクリー
ムを印刷し、電子部品の端子又は電極がパッド上のはん
だクリームに対応するよう印刷配線板に電子部品を搭載
した後、リフロー加熱して実装している。このような実
装方式において、図４は従来の印刷配線板を示す平面
図、図５は従来の電子部品の実装状態を示す平面図であ
る。これらの図において、１は印刷配線板、２ａ及び２
ｂは印刷配線板上に銅はくをエッチングして形成された
パッド、３ａ及び３ｂは各々パッド２ａ及び２ｂ上にほ
ぼ同大でメタルマスク印刷により形成されたクリームは
んだ、４はパッド２ａに対応するよう搭載される狭い端
子ピッチでフラットパッケージタイプの狭ピッチＩＣ、
５はパッド２ａに対応するよう搭載される広い端子ピッ
チでフラットパッケージタイプの広ピッチＩＣ、６は狭
ピッチＩＣ４および広ピッチＩＣ５から所定間隔を隔て
て突出する端子、７はパッド２ｂに対応するよう搭載さ
れる小形チップ部品、８はパッド２ｂに対応するよう搭
載される大形チップ部品、９は小形チップ部品７及び大
形チップ部品８の両端に配置された電極、１０はリフロ
ー加熱によりパッド２ａ同志間に橋絡形成されたはんだ
ブリッジである。図６（Ａ）〜（Ｃ）は従来のＩＣ実装
方法における未はんだ不良発生メカニズムを示す一連の
断面説明図、図７（Ａ）、（Ｂ）は従来のチップ部品リ
フロー後の実装状態を示す断面図である。これらの図に
おいて、１１ａ及び１１ｂはリフロー加熱により結晶形
成されたはんだである。
刷配線板上の銅材料などからなるパッドにはんだクリー
ムを印刷し、電子部品の端子又は電極がパッド上のはん
だクリームに対応するよう印刷配線板に電子部品を搭載
した後、リフロー加熱して実装している。このような実
装方式において、図４は従来の印刷配線板を示す平面
図、図５は従来の電子部品の実装状態を示す平面図であ
る。これらの図において、１は印刷配線板、２ａ及び２
ｂは印刷配線板上に銅はくをエッチングして形成された
パッド、３ａ及び３ｂは各々パッド２ａ及び２ｂ上にほ
ぼ同大でメタルマスク印刷により形成されたクリームは
んだ、４はパッド２ａに対応するよう搭載される狭い端
子ピッチでフラットパッケージタイプの狭ピッチＩＣ、
５はパッド２ａに対応するよう搭載される広い端子ピッ
チでフラットパッケージタイプの広ピッチＩＣ、６は狭
ピッチＩＣ４および広ピッチＩＣ５から所定間隔を隔て
て突出する端子、７はパッド２ｂに対応するよう搭載さ
れる小形チップ部品、８はパッド２ｂに対応するよう搭
載される大形チップ部品、９は小形チップ部品７及び大
形チップ部品８の両端に配置された電極、１０はリフロ
ー加熱によりパッド２ａ同志間に橋絡形成されたはんだ
ブリッジである。図６（Ａ）〜（Ｃ）は従来のＩＣ実装
方法における未はんだ不良発生メカニズムを示す一連の
断面説明図、図７（Ａ）、（Ｂ）は従来のチップ部品リ
フロー後の実装状態を示す断面図である。これらの図に
おいて、１１ａ及び１１ｂはリフロー加熱により結晶形
成されたはんだである。
【０００３】次に作用について説明する。一般に、ＩＣ
製造時の誤差及び運搬過程の外力により、端子６の下先
端部の高さが不揃いになり、段差を生ずるが、同一ＩＣ
内の全端子におけるその最大値を、通称コプラナリティ
と称する。図６において、狭ピッチＩＣ４及び広ピッチ
ＩＣ搭載前に、（Ａ）のように、両ＩＣとも各々コプラ
ナリティａ及びｂを有しており、通常、狭ピッチＩＣ４
より広ピッチＩＣの方が製造誤差が大きいため、コプラ
ナリティについてもａ＜ｂであることが一般的である。
両ＩＣを（Ｂ）のように、部品搭載機により各々対応す
るパッド２ａ上に載置すると、各々ＩＣの自重又は部品
搭載機の搭載圧により、端子６はクリームはんだ３ａ中
に突入し、最も下方に位置する端子６の下先端部がほぼ
パッド２ａに当接した状態で安定する。この時、クリー
ムはんだ３ａの印刷厚さｃが狭ピッチＩＣ４のコプラナ
リティａより大きく、広ピッチＩＣ５のコプラナリティ
ｂより小さければ、同図（Ｂ）のように、狭ピッチＩＣ
４について最も上方に位置する端子６を含む全端子がク
リームはんだ３ａと接触するが、広ピッチＩＣ５につい
ては、クリームはんだ３ａの印刷厚さｃより上方に位置
する端子６はクリームはんだ３ａと接触しない。これら
をリフロー加熱すると、クリームはんだ３ａはブレンド
されていたフラックス成分や溶剤を蒸発飛散するため、
体積を減じてはんだを溶融形成する。この時、ＩＣ搭載
後（Ｂ）でクリームはんだ３ａと接触していた狭ピッチ
ＩＣ４の全端子６については、クリームはんだ３ａの粘
着力によりリフロー加熱中もクリームはんだ３ａと接触
を保つため、（Ｃ）のように、端子６とパッド２ａの間
に正常なフィレット状のはんだ１１ａを形成するが、Ｉ
Ｃ搭載後（Ｂ）でクリームはんだ３ａと接触していなか
った広ピッチＩＣ５の端子６については、対応するクリ
ームはんだ３ａは表面張力によりパッド２ａ上にのみ広
がり、端子６と離間したままではんだ１１ａを形成する
ので未はんだとなる。未はんだを無くするために、クリ
ームはんだ３ａの印刷厚さｃを狭ピッチＩＣ４のコプラ
ナリティａ及び広ピッチＩＣ５のコプラナリティｂより
大きくすると、はんだ供給量が多くなり、狭ピッチＩＣ
４については端子ピッチが狭いため、印刷時及びＩＣ搭
載時のパッド２ａからのクリームはんだはみ出しなどに
起因する図５のようなはんだブリッジ１０を生じ易い。
製造時の誤差及び運搬過程の外力により、端子６の下先
端部の高さが不揃いになり、段差を生ずるが、同一ＩＣ
内の全端子におけるその最大値を、通称コプラナリティ
と称する。図６において、狭ピッチＩＣ４及び広ピッチ
ＩＣ搭載前に、（Ａ）のように、両ＩＣとも各々コプラ
ナリティａ及びｂを有しており、通常、狭ピッチＩＣ４
より広ピッチＩＣの方が製造誤差が大きいため、コプラ
ナリティについてもａ＜ｂであることが一般的である。
両ＩＣを（Ｂ）のように、部品搭載機により各々対応す
るパッド２ａ上に載置すると、各々ＩＣの自重又は部品
搭載機の搭載圧により、端子６はクリームはんだ３ａ中
に突入し、最も下方に位置する端子６の下先端部がほぼ
パッド２ａに当接した状態で安定する。この時、クリー
ムはんだ３ａの印刷厚さｃが狭ピッチＩＣ４のコプラナ
リティａより大きく、広ピッチＩＣ５のコプラナリティ
ｂより小さければ、同図（Ｂ）のように、狭ピッチＩＣ
４について最も上方に位置する端子６を含む全端子がク
リームはんだ３ａと接触するが、広ピッチＩＣ５につい
ては、クリームはんだ３ａの印刷厚さｃより上方に位置
する端子６はクリームはんだ３ａと接触しない。これら
をリフロー加熱すると、クリームはんだ３ａはブレンド
されていたフラックス成分や溶剤を蒸発飛散するため、
体積を減じてはんだを溶融形成する。この時、ＩＣ搭載
後（Ｂ）でクリームはんだ３ａと接触していた狭ピッチ
ＩＣ４の全端子６については、クリームはんだ３ａの粘
着力によりリフロー加熱中もクリームはんだ３ａと接触
を保つため、（Ｃ）のように、端子６とパッド２ａの間
に正常なフィレット状のはんだ１１ａを形成するが、Ｉ
Ｃ搭載後（Ｂ）でクリームはんだ３ａと接触していなか
った広ピッチＩＣ５の端子６については、対応するクリ
ームはんだ３ａは表面張力によりパッド２ａ上にのみ広
がり、端子６と離間したままではんだ１１ａを形成する
ので未はんだとなる。未はんだを無くするために、クリ
ームはんだ３ａの印刷厚さｃを狭ピッチＩＣ４のコプラ
ナリティａ及び広ピッチＩＣ５のコプラナリティｂより
大きくすると、はんだ供給量が多くなり、狭ピッチＩＣ
４については端子ピッチが狭いため、印刷時及びＩＣ搭
載時のパッド２ａからのクリームはんだはみ出しなどに
起因する図５のようなはんだブリッジ１０を生じ易い。
【０００４】また一般に、大形チップ部品は小形チップ
部品に比べて、電極部の表面積が大きく、チップ部品厚
さが大きいので、対応する基板上のパッド面積を大きく
するとともに、正常なはんだフィレットを形成するため
にはんだ供給量を多くする必要が有る。図７において、
（Ａ）のように小形チップ部品６に対してはんだ供給量
が適当になるようにクリームはんだ厚さを設定すると、
小形チップ部品６については、電極９とパッド２ｂの間
に正常なフィレット形状のはんだ１１ｂを形成するが、
大形チップ部品７については、はんだ供給量不足により
はんだ１１ｂが電極９の垂直面のごく一部の長さのみに
接するだけの不十分なはんだフィレットしか形成でき
ず、未はんだとなり十分なはんだ接合強度を確保できな
いおそれがある。また、反対に（Ｂ）のように大形チッ
プ部品６に対してはんだ供給量が適当になるようにクリ
ームはんだ厚さを設定すると、小形チップ部品６につい
てはんだ供給量過多となり、電極９とパッド２ｂの間に
膨らんだ異常なフィレット形状のはんだ１１ｂを形成す
るため、はんだ剥離のおそれや小形チップ部品６自体の
両端の電極または隣接する電子部品（図示せず）の電極
や端子とはんだブリッジを生じるおそれが有る。
部品に比べて、電極部の表面積が大きく、チップ部品厚
さが大きいので、対応する基板上のパッド面積を大きく
するとともに、正常なはんだフィレットを形成するため
にはんだ供給量を多くする必要が有る。図７において、
（Ａ）のように小形チップ部品６に対してはんだ供給量
が適当になるようにクリームはんだ厚さを設定すると、
小形チップ部品６については、電極９とパッド２ｂの間
に正常なフィレット形状のはんだ１１ｂを形成するが、
大形チップ部品７については、はんだ供給量不足により
はんだ１１ｂが電極９の垂直面のごく一部の長さのみに
接するだけの不十分なはんだフィレットしか形成でき
ず、未はんだとなり十分なはんだ接合強度を確保できな
いおそれがある。また、反対に（Ｂ）のように大形チッ
プ部品６に対してはんだ供給量が適当になるようにクリ
ームはんだ厚さを設定すると、小形チップ部品６につい
てはんだ供給量過多となり、電極９とパッド２ｂの間に
膨らんだ異常なフィレット形状のはんだ１１ｂを形成す
るため、はんだ剥離のおそれや小形チップ部品６自体の
両端の電極または隣接する電子部品（図示せず）の電極
や端子とはんだブリッジを生じるおそれが有る。
【０００５】
【発明が解決しようとする課題】従来の実装方法は以上
のように構成されているので、端子のコプラナリティ値
が異なるＩＣや外形寸法の異なるチップ部品のような電
子部品の混載実装にあっては、一定のはんだクリーム供
給厚さでは対応できないため、はんだブリッジ、未はん
だ、はんだ接合強度不足などの不良が多発し、手直し修
正に多大な時間を要するといった問題点があった。
のように構成されているので、端子のコプラナリティ値
が異なるＩＣや外形寸法の異なるチップ部品のような電
子部品の混載実装にあっては、一定のはんだクリーム供
給厚さでは対応できないため、はんだブリッジ、未はん
だ、はんだ接合強度不足などの不良が多発し、手直し修
正に多大な時間を要するといった問題点があった。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、端子のコプラナリティ値が異な
るＩＣや外形寸法の異なるチップ部品のような電子部品
の混載実装について、はんだ付け不良の発生が少ない製
造品質の良い電子部品の実装方法を提供することを目的
とする。
ためになされたもので、端子のコプラナリティ値が異な
るＩＣや外形寸法の異なるチップ部品のような電子部品
の混載実装について、はんだ付け不良の発生が少ない製
造品質の良い電子部品の実装方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明に係る電子部品の
実装方法は、印刷配線板上のパッドにクリームはんだを
印刷する前に、一部又は全部のパッドについて、はんだ
プリコートしたものである。
実装方法は、印刷配線板上のパッドにクリームはんだを
印刷する前に、一部又は全部のパッドについて、はんだ
プリコートしたものである。
【０００８】また、所定間隔を隔てて突出する複数の端
子を有しはんだ形成厚さを必要とする一部又は全部の電
子部品に対応するパッド上にはんだプリコートし、その
上にクリームはんだを印刷するとともに、更にクリーム
はんだ上に粘着剤または粘着性のあるフラックスを形成
したものである。
子を有しはんだ形成厚さを必要とする一部又は全部の電
子部品に対応するパッド上にはんだプリコートし、その
上にクリームはんだを印刷するとともに、更にクリーム
はんだ上に粘着剤または粘着性のあるフラックスを形成
したものである。
【０００９】また、クリームはんだを印刷する前に、特
にはんだ供給量を多量に要する電子部品に対応するパッ
ド上に、はんだプリコートしたものである。
にはんだ供給量を多量に要する電子部品に対応するパッ
ド上に、はんだプリコートしたものである。
【００１０】
【作用】上記のように、印刷配線板上のパッドにクリー
ムはんだを印刷する前に、はんだ形成厚さまたははんだ
供給量を必要とする一部又は全部のパッドについて、は
んだプリコートしたので、はんだ付け不良の発生が少な
い。
ムはんだを印刷する前に、はんだ形成厚さまたははんだ
供給量を必要とする一部又は全部のパッドについて、は
んだプリコートしたので、はんだ付け不良の発生が少な
い。
【００１１】
【実施例】実施例１．図１は本発明の一実施例を示す印
刷配線板の平面図である。図において、１２ａ及び１２
ｂは各々端子コプラナリティの大きな広ピッチＩＣ４及
び大形チップ部品６に対応するパッド２ａ及び２ｂ上
に、パッド２ａ及び２ｂとほぼ同大で形成されたはんだ
プリコートで、クリームはんだ３ａ及び３ｂは、他のコ
プラナリティの小さな狭ピッチＩＣ５及び小形チップ部
品７に対応するパッド２ａ及び２ｂ上と同時に、各々は
んだプリコート１２ａ及び１２ｂ上にメタルマスク印刷
により形成されたものである。図２（Ａ）〜（Ｃ）は本
発明の一実施例におけるＩＣリフロー加熱過程を示す説
明図、図３（Ａ）〜（Ｃ）は本発明の一実施例における
チップ部品実装過程を示す説明図である。
刷配線板の平面図である。図において、１２ａ及び１２
ｂは各々端子コプラナリティの大きな広ピッチＩＣ４及
び大形チップ部品６に対応するパッド２ａ及び２ｂ上
に、パッド２ａ及び２ｂとほぼ同大で形成されたはんだ
プリコートで、クリームはんだ３ａ及び３ｂは、他のコ
プラナリティの小さな狭ピッチＩＣ５及び小形チップ部
品７に対応するパッド２ａ及び２ｂ上と同時に、各々は
んだプリコート１２ａ及び１２ｂ上にメタルマスク印刷
により形成されたものである。図２（Ａ）〜（Ｃ）は本
発明の一実施例におけるＩＣリフロー加熱過程を示す説
明図、図３（Ａ）〜（Ｃ）は本発明の一実施例における
チップ部品実装過程を示す説明図である。
【００１２】次に作用について説明する。大略の実装過
程について、従来例と異なるところだけを説明する。Ｉ
Ｃ実装について、ＩＣ搭載後は図２（Ａ）のように、Ｉ
Ｃの自重または部品実装機の搭載圧により、端子コプラ
ナリティの大きな広ピッチＩＣ５の端子６はクリームは
んだ３ａ中に突入し、最も下方に位置する端子６の下先
端部がパッド２ａではなく、ほぼはんだプリコート１２
ａに当接した状態で安定する。この時、従来例と同様に
クリームはんだ３ａの印刷厚さｃが狭ピッチＩＣ４のコ
プラナリティａより大きく、広ピッチＩＣ５のコプラナ
リティｂより小さければ、狭ピッチＩＣ４については全
端子がクリームはんだ３ａと接触するが、広ピッチＩＣ
５についてクリームはんだ３ａの印刷厚さｃより上方に
位置する端子６はクリームはんだ３ａと接触しない。こ
れらをリフロー加熱していくと、（Ｂ）のように、クリ
ームはんだ３ａがブレンドされているフラックス成分や
溶剤を蒸発飛散するとともに、広ピッチＩＣ５に対応す
るはんだプリコート１２ａが溶融軟化するため、広ピッ
チＩＣ５の端子６は広ピッチＩＣ５の自重によりはんだ
プリコート１２ａに沈降する。この時、広ピッチＩＣ５
のコプラナリティｂを考慮し、予めはんだプリコート１
２ａの厚さを必要十分に大きく形成しておけば、クリー
ムはんだ３ａの粘着力により広ピッチＩＣ５の全端子６
はクリームはんだ３ａと接触が保てるため、（Ｃ）のよ
うに、リフロー加熱後も狭ピッチＩＣ４及び広ピッチＩ
Ｃ５の全端子６についてパッド２ａとの間に正常なフィ
レット形状のはんだ１１ａを形成できる。
程について、従来例と異なるところだけを説明する。Ｉ
Ｃ実装について、ＩＣ搭載後は図２（Ａ）のように、Ｉ
Ｃの自重または部品実装機の搭載圧により、端子コプラ
ナリティの大きな広ピッチＩＣ５の端子６はクリームは
んだ３ａ中に突入し、最も下方に位置する端子６の下先
端部がパッド２ａではなく、ほぼはんだプリコート１２
ａに当接した状態で安定する。この時、従来例と同様に
クリームはんだ３ａの印刷厚さｃが狭ピッチＩＣ４のコ
プラナリティａより大きく、広ピッチＩＣ５のコプラナ
リティｂより小さければ、狭ピッチＩＣ４については全
端子がクリームはんだ３ａと接触するが、広ピッチＩＣ
５についてクリームはんだ３ａの印刷厚さｃより上方に
位置する端子６はクリームはんだ３ａと接触しない。こ
れらをリフロー加熱していくと、（Ｂ）のように、クリ
ームはんだ３ａがブレンドされているフラックス成分や
溶剤を蒸発飛散するとともに、広ピッチＩＣ５に対応す
るはんだプリコート１２ａが溶融軟化するため、広ピッ
チＩＣ５の端子６は広ピッチＩＣ５の自重によりはんだ
プリコート１２ａに沈降する。この時、広ピッチＩＣ５
のコプラナリティｂを考慮し、予めはんだプリコート１
２ａの厚さを必要十分に大きく形成しておけば、クリー
ムはんだ３ａの粘着力により広ピッチＩＣ５の全端子６
はクリームはんだ３ａと接触が保てるため、（Ｃ）のよ
うに、リフロー加熱後も狭ピッチＩＣ４及び広ピッチＩ
Ｃ５の全端子６についてパッド２ａとの間に正常なフィ
レット形状のはんだ１１ａを形成できる。
【００１３】また、チップ部品実装について、図３
（Ａ）はチップ部品搭載前、図３（Ｂ）はチップ部品搭
載後、図３（Ｃ）はリフロー加熱後の各実装過程を示し
ている。これらの図において、はんだ供給量を多く必要
とする大形チップ部品８に対応するパッド２ｂ上にはん
だプリコート１２ｂを追加形成することにより、小形チ
ップ部品７及び大形チップ部品８ともに各々個別に適当
なはんだ供給量に設定できるため、リフロー加熱後は
（Ｃ）のように正常なフィレット形状のはんだ１１ｂを
形成できる。
（Ａ）はチップ部品搭載前、図３（Ｂ）はチップ部品搭
載後、図３（Ｃ）はリフロー加熱後の各実装過程を示し
ている。これらの図において、はんだ供給量を多く必要
とする大形チップ部品８に対応するパッド２ｂ上にはん
だプリコート１２ｂを追加形成することにより、小形チ
ップ部品７及び大形チップ部品８ともに各々個別に適当
なはんだ供給量に設定できるため、リフロー加熱後は
（Ｃ）のように正常なフィレット形状のはんだ１１ｂを
形成できる。
【００１４】実施例２．上記実施例１のクリームはんだ
３ａの上に粘着剤または粘着性のあるフラックス（図示
せず）を塗布などにより形成すれば、その粘着力により
端子６、クリームはんだ３ａ及びはんだプリコート１２
ａとの接触が保て、確実なはんだ接合ができる。
３ａの上に粘着剤または粘着性のあるフラックス（図示
せず）を塗布などにより形成すれば、その粘着力により
端子６、クリームはんだ３ａ及びはんだプリコート１２
ａとの接触が保て、確実なはんだ接合ができる。
【００１５】
【発明の効果】以上のように、本発明によれば、クリー
ムはんだを印刷する前に、一部または全部のパッドにつ
いて、はんだプリコートしたので、異なる端子コプラナ
リティのＩＣ及び外形寸法の電子部品の混載実装につい
ても、はんだ付け不良の発生が少なく、製造品質の良い
実装基板が得られる。
ムはんだを印刷する前に、一部または全部のパッドにつ
いて、はんだプリコートしたので、異なる端子コプラナ
リティのＩＣ及び外形寸法の電子部品の混載実装につい
ても、はんだ付け不良の発生が少なく、製造品質の良い
実装基板が得られる。
【図１】本発明の一実施例を示す印刷配線板の平面図で
ある。
ある。
【図２】本発明の一実施例におけるＩＣの加熱過程を示
す断面説明図である。
す断面説明図である。
【図３】本発明の一実施例におけるチップ部品の実装過
程を示す断面説明図である。
程を示す断面説明図である。
【図４】従来の印刷配線板を示す平面図である。
【図５】従来の電子部品の実装状態を示す平面図であ
る。
る。
【図６】従来のＩＣ実装方法における未はんだ不良発生
メカニズムを示す一連の断面説明図である。
メカニズムを示す一連の断面説明図である。
【図７】従来のチップ部品リフロー後の実装状態を示す
断面図である。
断面図である。
１ 印刷配線板 ２ａ、２ｂ パッド ３ａ、３ｂ クリームはんだ ４ 狭ピッチＩＣ ５ 広ピッチＩＣ ６ 端子 ７ 小形チップ部品 ８ 大形チップ部品 ９ 電極 １０ はんだブリッジ １１ａ、１１ｂ はんだ １２ａ、１２ｂ はんだプリコート
フロントページの続き (72)発明者 杉永 英樹 京都府長岡京市馬場図所１番地 三菱電機 株式会社電子商品開発研究所内
Claims (4)
- 【請求項１】 電子部品の端子又は電極に対応した印刷
配線板上のパッドにクリームはんだを印刷し、これに端
子または電極をクリームはんだなどの粘着力で接着させ
た後、加熱しその後冷却することにより、印刷配線板に
実装するリフローはんだ付けによる電子部品の実装方法
において、クリームはんだを印刷する前に、一部又は全
部のパッドについて、はんだプリコートしたことを特徴
とする電子部品の実装方法。 - 【請求項２】 クリームはんだを印刷する前に、特に所
定間隔を隔てて突出する複数の端子を有しはんだ形成厚
さを必要とする一部又は全部の電子部品に対応するパッ
ド上にはんだプリコートしたことを特徴とする請求項１
記載の電子部品の実装方法。 - 【請求項３】 はんだプリコートの上にクリームはんだ
を印刷するとともに、更にクリームはんだ上に粘着剤ま
たは粘着性のあるフラックスを形成したことを特徴とす
る請求項１記載の電子部品の実装方法。 - 【請求項４】 クリームはんだを印刷する前に、特には
んだ供給量を多量に要する電子部品に対応するパッド上
に、はんだプリコートしたことを特徴とする請求項１記
載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150415A JPH0715131A (ja) | 1993-06-22 | 1993-06-22 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150415A JPH0715131A (ja) | 1993-06-22 | 1993-06-22 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715131A true JPH0715131A (ja) | 1995-01-17 |
Family
ID=15496447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150415A Pending JPH0715131A (ja) | 1993-06-22 | 1993-06-22 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715131A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108992A (ja) * | 2006-10-27 | 2008-05-08 | Fujitsu Ltd | 光モジュール製造方法及び製造装置 |
| JP2021197422A (ja) * | 2020-06-12 | 2021-12-27 | 三菱電機株式会社 | 電子基板ユニット及びその製造方法 |
-
1993
- 1993-06-22 JP JP5150415A patent/JPH0715131A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108992A (ja) * | 2006-10-27 | 2008-05-08 | Fujitsu Ltd | 光モジュール製造方法及び製造装置 |
| JP2021197422A (ja) * | 2020-06-12 | 2021-12-27 | 三菱電機株式会社 | 電子基板ユニット及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0889512A2 (en) | Method for controlling solder bump shape and stand-off height | |
| JPWO2005072906A1 (ja) | 半田付用のフラックスおよび半田付方法 | |
| US6727718B2 (en) | Electronic component package, printed circuit board, and method of inspecting the printed circuit board | |
| US6729532B2 (en) | Component mounting method | |
| JPH08195548A (ja) | 電子部品実装方法 | |
| CN112703825A (zh) | 用于制造电路板组件的方法以及电路板组件 | |
| US7057293B2 (en) | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
| JPH0715131A (ja) | 電子部品の実装方法 | |
| JPH11145600A (ja) | プリント配線基板上のパッドの構造及び電子ユニット | |
| JP3200613B2 (ja) | 電子部品の半田付け方法 | |
| JPH05206359A (ja) | 半導体電子部品及び半導体電子部品の実装方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH0936527A (ja) | 電子部品及び電子部品の製造方法、基板並びに電子部品のハンダ付け方法 | |
| JPH0435917B2 (ja) | ||
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JPH06152092A (ja) | 表面実装型基板アセンブリ | |
| JPH06334320A (ja) | 電子部品の実装方法 | |
| JPH06334321A (ja) | クリームはんだの供給方法 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| JPH06140755A (ja) | 電子部品の実装方法 | |
| JP2001077522A (ja) | 電子部品の実装方法 | |
| JPH118453A (ja) | 基 板 | |
| JP2000077841A (ja) | 半田付け方法 | |
| JPH06216507A (ja) | はんだプリコート回路基板 |