JPH0715215A - ハイブリッド集積回路 - Google Patents
ハイブリッド集積回路Info
- Publication number
- JPH0715215A JPH0715215A JP5120797A JP12079793A JPH0715215A JP H0715215 A JPH0715215 A JP H0715215A JP 5120797 A JP5120797 A JP 5120797A JP 12079793 A JP12079793 A JP 12079793A JP H0715215 A JPH0715215 A JP H0715215A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- island
- frequency
- strip lines
- wiring line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】表面に高周波回路（例えば 900ＭＨｚ帯の高周
波増幅器）を搭載し裏面に接地導体厚膜を被着した誘電
体回路基板と、能動素子と、受動素子と、高周波信号端
子と、直流バイアス電源供給端子と、これらを接続する
ストリップラインとを有する高周波ハイブリッド集積回
路において、ストリップラインが接近している箇所で
は、相互の高周波信号の干渉が起こり、寄生発振等、回
路動作が不安定となる。上記課題を解決すると共に、ス
トリップライン間の距離を狭くして装置の小型化を図
る。 【構成】上記ハイブリッドＩＣにおいて、隣り合うスト
リップラインの間の基板領域に、スルーホールにより基
板裏面の接地導体厚膜に接続される静電遮蔽用島状配線
ラインまたは該ライン上に立設される板塀状静電遮蔽用
導電部材等を設ける。接地電位の島状配線ライン等によ
り、課題を解決する。
波増幅器）を搭載し裏面に接地導体厚膜を被着した誘電
体回路基板と、能動素子と、受動素子と、高周波信号端
子と、直流バイアス電源供給端子と、これらを接続する
ストリップラインとを有する高周波ハイブリッド集積回
路において、ストリップラインが接近している箇所で
は、相互の高周波信号の干渉が起こり、寄生発振等、回
路動作が不安定となる。上記課題を解決すると共に、ス
トリップライン間の距離を狭くして装置の小型化を図
る。 【構成】上記ハイブリッドＩＣにおいて、隣り合うスト
リップラインの間の基板領域に、スルーホールにより基
板裏面の接地導体厚膜に接続される静電遮蔽用島状配線
ラインまたは該ライン上に立設される板塀状静電遮蔽用
導電部材等を設ける。接地電位の島状配線ライン等によ
り、課題を解決する。
Description
【０００１】
【産業上の利用分野】本発明は、高周波用のハイブリッ
ド集積回路（ＩＣ）に関するもので、特に該装置内の回
路相互の高周波信号の干渉を低減する構造のハイブリッ
ドＩＣに係るものである。
ド集積回路（ＩＣ）に関するもので、特に該装置内の回
路相互の高周波信号の干渉を低減する構造のハイブリッ
ドＩＣに係るものである。
【０００２】
【従来の技術】従来、周波数が数十ＭＨｚないし1000Ｍ
Ｈｚ程度の信号を取り扱う高周波用ハイブリッドＩＣ
は、誘電体基板上に、厚膜金属でストリップラインを形
成し、チップ容量、チップ抵抗等の受動素子、トランジ
スタ等の能動素子で回路を構成し、スルーホールを経て
基板裏面に接地される。
Ｈｚ程度の信号を取り扱う高周波用ハイブリッドＩＣ
は、誘電体基板上に、厚膜金属でストリップラインを形
成し、チップ容量、チップ抵抗等の受動素子、トランジ
スタ等の能動素子で回路を構成し、スルーホールを経て
基板裏面に接地される。
【０００３】このような高周波増幅用ハイブリッドＩＣ
の平面図を図７に、またその回路図を図８に示す。図７
及び図８において、Ｔ1 は高周波入力信号端子、Ｔ2 は
出力制御を兼ねる直流バイアス電源供給端子、Ｔ3 は直
流バイアス電源供給端子、Ｔ4 は高周波出力信号端子で
ある。ＴＲ１はＭＯＳＦＥＴであり、ソース（Ｓ）接地
で使用される。Ｇ及びＤはそれぞれゲート電極及びドレ
イン電極を表わし、ソース電極は図示してないが、ＴＲ
１チップの裏面に露出し、回路基板直下の接地板（Ｃu
）に接着される。Ｃ1 ないしＣ6 は、チップコンデン
サで、回路基板上のストリップライン等に、はんだ等を
用い固着される。ＳＬ1 、ＳＬ2 、ＳＬ3及びＳＬ4 は
ストリップラインと呼ばれ、高周波信号の伝送線路であ
る。小円○は、スルーホールＨで、基板の表面と裏面と
を電気接続する。
の平面図を図７に、またその回路図を図８に示す。図７
及び図８において、Ｔ1 は高周波入力信号端子、Ｔ2 は
出力制御を兼ねる直流バイアス電源供給端子、Ｔ3 は直
流バイアス電源供給端子、Ｔ4 は高周波出力信号端子で
ある。ＴＲ１はＭＯＳＦＥＴであり、ソース（Ｓ）接地
で使用される。Ｇ及びＤはそれぞれゲート電極及びドレ
イン電極を表わし、ソース電極は図示してないが、ＴＲ
１チップの裏面に露出し、回路基板直下の接地板（Ｃu
）に接着される。Ｃ1 ないしＣ6 は、チップコンデン
サで、回路基板上のストリップライン等に、はんだ等を
用い固着される。ＳＬ1 、ＳＬ2 、ＳＬ3及びＳＬ4 は
ストリップラインと呼ばれ、高周波信号の伝送線路であ
る。小円○は、スルーホールＨで、基板の表面と裏面と
を電気接続する。
【０００４】図８において、図７と同じ符号は、対応部
分を表わす。高周波信号は、高周波入力信号端子Ｔ1 か
ら導入され、ＳＬ1 、ＳＬ2 、Ｃ3 及びＣ5 からなる入
力回路を経てＴＲ１のゲート電極に印加される。またＳ
Ｌ2 は、ＴＲ１の直流バイアス回路をも兼ね、バイアス
電源供給端子Ｔ2 から供給される直流バイアス電圧をゲ
ート電極Ｇに加える。高周波信号は、トランジスタＴＲ
１で増幅され、ＳＬ3、ＳＬ4 、Ｃ4 及びＣ6 から成る
出力回路を経て高周波出力信号端子Ｔ4 から外部に出力
される。直流ドレイン電圧は、直流バイアス電源供給端
子Ｔ3 から供給され、ＳＬ4 を経てドレイン電極Ｄに印
加される。
分を表わす。高周波信号は、高周波入力信号端子Ｔ1 か
ら導入され、ＳＬ1 、ＳＬ2 、Ｃ3 及びＣ5 からなる入
力回路を経てＴＲ１のゲート電極に印加される。またＳ
Ｌ2 は、ＴＲ１の直流バイアス回路をも兼ね、バイアス
電源供給端子Ｔ2 から供給される直流バイアス電圧をゲ
ート電極Ｇに加える。高周波信号は、トランジスタＴＲ
１で増幅され、ＳＬ3、ＳＬ4 、Ｃ4 及びＣ6 から成る
出力回路を経て高周波出力信号端子Ｔ4 から外部に出力
される。直流ドレイン電圧は、直流バイアス電源供給端
子Ｔ3 から供給され、ＳＬ4 を経てドレイン電極Ｄに印
加される。
【０００５】従来、上記ハイブリッドＩＣの小型化を図
るためには、チップ部品（Ｃ1 〜Ｃ6 ）、能動素子（Ｔ
Ｒ１）を小型化し、ストリップライン（ＳＬ1 〜Ｓ
Ｌ4 ）幅を狭くしていた。しかしながら取り扱う出力を
同じにして、部品の小型化やストリップライン幅を狭く
してゆくと、高周波信号の相互の干渉が起こり、特に安
定性における特性の低下があった。
るためには、チップ部品（Ｃ1 〜Ｃ6 ）、能動素子（Ｔ
Ｒ１）を小型化し、ストリップライン（ＳＬ1 〜Ｓ
Ｌ4 ）幅を狭くしていた。しかしながら取り扱う出力を
同じにして、部品の小型化やストリップライン幅を狭く
してゆくと、高周波信号の相互の干渉が起こり、特に安
定性における特性の低下があった。
【０００６】
【発明が解決しようとする課題】これまで述べたよう
に、高周波用ハイブリッドＩＣにおいては、回路基板上
に、厚膜ストリップラインを用い回路パターンを構成し
ているが、ストリップラインが接近している箇所では、
互いに高周波信号の干渉が起こり出力のノイズとなる。
また能動素子（トランジスタ）の前の入力回路と、後の
出力回路とが接近すると、干渉は顕著で、回路の発振と
なり、安定性を悪化させていた。
に、高周波用ハイブリッドＩＣにおいては、回路基板上
に、厚膜ストリップラインを用い回路パターンを構成し
ているが、ストリップラインが接近している箇所では、
互いに高周波信号の干渉が起こり出力のノイズとなる。
また能動素子（トランジスタ）の前の入力回路と、後の
出力回路とが接近すると、干渉は顕著で、回路の発振と
なり、安定性を悪化させていた。
【０００７】このため、各回路を構成するストリップラ
インは、それぞれの扱う電力に応じ、干渉を起こさない
程度の距離を空けなければならず、小型化の実現が不可
能である。
インは、それぞれの扱う電力に応じ、干渉を起こさない
程度の距離を空けなければならず、小型化の実現が不可
能である。
【０００８】また入出力回路の相互接近は、出力コント
ロール端子（例えば図７の端子Ｔ2）によりＴＲ１をオ
フ状態にして出力を 0にしようとしても、入力の漏れと
なり、出力端子に信号が現われ、入力と出力とのアイソ
レーション特性の悪化となる。特に温度等の環境変化に
よる過剰出力時に発振を起こしやすい。
ロール端子（例えば図７の端子Ｔ2）によりＴＲ１をオ
フ状態にして出力を 0にしようとしても、入力の漏れと
なり、出力端子に信号が現われ、入力と出力とのアイソ
レーション特性の悪化となる。特に温度等の環境変化に
よる過剰出力時に発振を起こしやすい。
【０００９】本発明は、高周波用ハイブリッドＩＣにお
いて、入出力回路等を構成する隣り合うストリップライ
ン相互間の高周波信号の干渉を低減し、発振等を予防し
て安定性を向上させると共に、それによりストリップラ
イン相互間の距離を従来より狭くできることで装置の小
型化を可能とするハイブリッドＩＣを提供することを目
的とする。
いて、入出力回路等を構成する隣り合うストリップライ
ン相互間の高周波信号の干渉を低減し、発振等を予防し
て安定性を向上させると共に、それによりストリップラ
イン相互間の距離を従来より狭くできることで装置の小
型化を可能とするハイブリッドＩＣを提供することを目
的とする。
【００１０】
【課題を解決するための手段とその作用】請求項１に係
る本発明は、表面に高周波回路を搭載し、裏面に接地導
体厚膜（例えばＣu 等の積層膜で一定電位（接地電位）
に保持された膜）を被着した誘電体回路基板と、能動素
子（例えばトランジスタ等）と、受動素子（例えばチッ
プ部品等）と、高周波信号端子（例えば入力信号端子、
出力信号端子等）と、直流バイアス電源供給端子（例え
ば能動素子の電極に直流電圧を供給する外部電源端子）
と、これらを接続するストリップラインとを有する高周
波ハイブリッド集積回路において、隣り合うストリップ
ライン間の基板領域に形成され、かつスルーホールによ
り接地される静電遮蔽用の島状配線ラインを具備するこ
とを特徴とするハイブリッド集積回路である。
る本発明は、表面に高周波回路を搭載し、裏面に接地導
体厚膜（例えばＣu 等の積層膜で一定電位（接地電位）
に保持された膜）を被着した誘電体回路基板と、能動素
子（例えばトランジスタ等）と、受動素子（例えばチッ
プ部品等）と、高周波信号端子（例えば入力信号端子、
出力信号端子等）と、直流バイアス電源供給端子（例え
ば能動素子の電極に直流電圧を供給する外部電源端子）
と、これらを接続するストリップラインとを有する高周
波ハイブリッド集積回路において、隣り合うストリップ
ライン間の基板領域に形成され、かつスルーホールによ
り接地される静電遮蔽用の島状配線ラインを具備するこ
とを特徴とするハイブリッド集積回路である。
【００１１】また請求項２に係る本発明は、島状配線ラ
イン上に接して立設される板塀状の静電遮蔽用部材（例
えば図４参照）あるいは頂部に屋根を設けた板塀状の静
電遮蔽用部材（例えば図５参照）を具備する請求項１記
載のハイブリッド集積回路である。
イン上に接して立設される板塀状の静電遮蔽用部材（例
えば図４参照）あるいは頂部に屋根を設けた板塀状の静
電遮蔽用部材（例えば図５参照）を具備する請求項１記
載のハイブリッド集積回路である。
【００１２】なお上記ストリップラインは、本明細書で
は、接地導体厚膜上に誘電体を介して裸の導体厚膜を配
置して形成する伝送線路である。またスルーホールによ
り接地される静電遮蔽用の島状配線ラインは、ストリッ
プラインと同様、接地導体厚膜上に、誘電体を介して、
裸の導体厚膜を配置したものであるが、スルーホールに
より接地され、島状領域の全域にわたって、実質的に一
定電位（接地電位）と見なすことができる導体厚膜であ
る。またスルーホールは、基板を貫通する孔であるが、
単にスルーホールという場合には、孔内に導電体を介在
させ、基板の表面と裏面とを電気的に接続する貫通孔で
ある。
は、接地導体厚膜上に誘電体を介して裸の導体厚膜を配
置して形成する伝送線路である。またスルーホールによ
り接地される静電遮蔽用の島状配線ラインは、ストリッ
プラインと同様、接地導体厚膜上に、誘電体を介して、
裸の導体厚膜を配置したものであるが、スルーホールに
より接地され、島状領域の全域にわたって、実質的に一
定電位（接地電位）と見なすことができる導体厚膜であ
る。またスルーホールは、基板を貫通する孔であるが、
単にスルーホールという場合には、孔内に導電体を介在
させ、基板の表面と裏面とを電気的に接続する貫通孔で
ある。
【００１３】前記島状の配線ラインは、その一部分がチ
ップ部品等の接地端子を兼ねる場合と、チップ部品等の
接地端子を兼ねない場合とある。これら島状の配線ライ
ンは、相隣るストリップラインの間の基板領域内に介在
し、隣り合う該ストリップラインを長手方向に沿って互
いに分離するように設けられる。島状の配線ラインは、
実質的に接地電位とする必要があり、適当数のスルーホ
ールを有し、所望により複数に分割して配置される。
ップ部品等の接地端子を兼ねる場合と、チップ部品等の
接地端子を兼ねない場合とある。これら島状の配線ライ
ンは、相隣るストリップラインの間の基板領域内に介在
し、隣り合う該ストリップラインを長手方向に沿って互
いに分離するように設けられる。島状の配線ラインは、
実質的に接地電位とする必要があり、適当数のスルーホ
ールを有し、所望により複数に分割して配置される。
【００１４】このハイブリッドＩＣを動作させると、ス
トリップライン上の高周波信号電位あるいは電界はそれ
ぞれ変動するが、基板裏面の接地導体厚膜及びストリッ
プライン間に介在する前記島状配線ラインの電位は常に
一定の接地電位に保持され変化しないので、隣り合うス
トリップラインは互いに静電遮蔽され、電界変動による
相互の干渉は大幅に低減される。これにより発振を防止
させ、特性の安定性を改善し、かつ回路間の距離を従来
より狭くできることによりデバイスの小型化も可能とな
る。
トリップライン上の高周波信号電位あるいは電界はそれ
ぞれ変動するが、基板裏面の接地導体厚膜及びストリッ
プライン間に介在する前記島状配線ラインの電位は常に
一定の接地電位に保持され変化しないので、隣り合うス
トリップラインは互いに静電遮蔽され、電界変動による
相互の干渉は大幅に低減される。これにより発振を防止
させ、特性の安定性を改善し、かつ回路間の距離を従来
より狭くできることによりデバイスの小型化も可能とな
る。
【００１５】板塀状の静電遮蔽用導電部材または頂部に
屋根を設けた板塀状の静電遮蔽用導電部材は、島状配線
ラインを介して、常時一定電位（接地電位）に保持さ
れ、隣り合うストリップライン間の静電遮蔽を立体的に
かつより効果的に行なうものである。
屋根を設けた板塀状の静電遮蔽用導電部材は、島状配線
ラインを介して、常時一定電位（接地電位）に保持さ
れ、隣り合うストリップライン間の静電遮蔽を立体的に
かつより効果的に行なうものである。
【００１６】
【実施例】以下実施例により、本発明をさらに詳細に説
明する。図１は本発明のハイブリッドＩＣの第１の実施
例の平面図である。図１において図７と同符号は、対応
する部分を示す。符号１は、一点鎖線で示す誘電体（酸
化アルミニウム）回路基板で、表面に高周波増幅回路
（例えば周波数 800MHz 帯、帯域幅30〜60ＭＨｚ）を搭
載し、裏面に接地電位の銅板が被着されている。表面の
高周波増幅回路は、能動素子のＭＯＳＦＥＴＴＲ１、受
動素子のチップコンデンサＣ1 〜Ｃ6 、高周波入力信号
端子Ｔ1 、直流バイアス電源供給端子Ｔ2 、Ｔ3 、高周
波出力信号端子Ｔ4 及びこれらを接続するストリップラ
インＳＬ1 〜ＳＬ4 を有すると共に、本発明の特徴であ
る島状の配線ラインＳＬ11〜ＳＬ15等から構成される。
明する。図１は本発明のハイブリッドＩＣの第１の実施
例の平面図である。図１において図７と同符号は、対応
する部分を示す。符号１は、一点鎖線で示す誘電体（酸
化アルミニウム）回路基板で、表面に高周波増幅回路
（例えば周波数 800MHz 帯、帯域幅30〜60ＭＨｚ）を搭
載し、裏面に接地電位の銅板が被着されている。表面の
高周波増幅回路は、能動素子のＭＯＳＦＥＴＴＲ１、受
動素子のチップコンデンサＣ1 〜Ｃ6 、高周波入力信号
端子Ｔ1 、直流バイアス電源供給端子Ｔ2 、Ｔ3 、高周
波出力信号端子Ｔ4 及びこれらを接続するストリップラ
インＳＬ1 〜ＳＬ4 を有すると共に、本発明の特徴であ
る島状の配線ラインＳＬ11〜ＳＬ15等から構成される。
【００１７】島状の配線ラインＳＬ11〜ＳＬ15は、銅の
厚膜から成り、スルーホールＨ（小円○で表わす）によ
り、図示してないが基板裏面の接地銅板に接続され、高
周波電界中にあっても実質的に接地電位を保持する。島
状配線ラインＳＬ11及びＳＬ12は、それぞれチップコン
デンサＣ5 及びＣ3 の接地端子を兼ね、隣り合うストリ
ップラインＳＬ1 及びＳＬ2 の間の領域に介在し、スト
リップラインＳＬ1 及びＳＬ2 を互いに分離している。
また島状配線ラインＳＬ13及びチップコンデンサＣ4 の
接地端子を兼ねる島状配線ラインＳＬ14は、隣り合うス
トリップラインＳＬ2 及びＳＬ4 の間の領域に介在し、
ストリップラインＳＬ2 及びＳＬ4 を分離している。同
様に島状配線ラインＳＬ15は、隣り合うストリップライ
ンＳＬ4及びＳＬ3 の間の領域に介在し、ＳＬ4 とＳＬ
3 とを互いに分離している。
厚膜から成り、スルーホールＨ（小円○で表わす）によ
り、図示してないが基板裏面の接地銅板に接続され、高
周波電界中にあっても実質的に接地電位を保持する。島
状配線ラインＳＬ11及びＳＬ12は、それぞれチップコン
デンサＣ5 及びＣ3 の接地端子を兼ね、隣り合うストリ
ップラインＳＬ1 及びＳＬ2 の間の領域に介在し、スト
リップラインＳＬ1 及びＳＬ2 を互いに分離している。
また島状配線ラインＳＬ13及びチップコンデンサＣ4 の
接地端子を兼ねる島状配線ラインＳＬ14は、隣り合うス
トリップラインＳＬ2 及びＳＬ4 の間の領域に介在し、
ストリップラインＳＬ2 及びＳＬ4 を分離している。同
様に島状配線ラインＳＬ15は、隣り合うストリップライ
ンＳＬ4及びＳＬ3 の間の領域に介在し、ＳＬ4 とＳＬ
3 とを互いに分離している。
【００１８】高周波入力信号は端子Ｔ1 よりコンデンサ
Ｃ1 を介し、Ｃ5 、ＳＬ1 、ＳＬ2及びＣ3 から成る入
力回路を経てＴＲ１のゲート電極Ｇに入力される。また
ＴＲ１のゲートバイアスは端子Ｔ2 よりＳＬ2 を経てゲ
ート電極Ｇに加えられる。高周波信号は、トランジスタ
ＴＲ１で増幅され、ドレイン電極Ｄより、ＳＬ3 、
Ｃ6 、ＳＬ4 及びＣ4 から成る出力回路を経て、Ｃ2 を
介して高周波出力信号端子Ｔ4 から外部に出力される。
Ｃ1 を介し、Ｃ5 、ＳＬ1 、ＳＬ2及びＣ3 から成る入
力回路を経てＴＲ１のゲート電極Ｇに入力される。また
ＴＲ１のゲートバイアスは端子Ｔ2 よりＳＬ2 を経てゲ
ート電極Ｇに加えられる。高周波信号は、トランジスタ
ＴＲ１で増幅され、ドレイン電極Ｄより、ＳＬ3 、
Ｃ6 、ＳＬ4 及びＣ4 から成る出力回路を経て、Ｃ2 を
介して高周波出力信号端子Ｔ4 から外部に出力される。
【００１９】またＴＲ１のドレインバイアスは、直流バ
イアス電源供給端子Ｔ3 より、ＳＬ4 を経て、ＴＲ１の
ドレイン電極Ｄに供給される。
イアス電源供給端子Ｔ3 より、ＳＬ4 を経て、ＴＲ１の
ドレイン電極Ｄに供給される。
【００２０】上記構成のハイブリッドＩＣの動作中、ス
トリップラインＳＬ1 、ＳＬ2 、ＳＬ3 及びＳＬ4 の高
周波電位は常に変化をするが、隣り合うストリップライ
ンの間には、接地電位に固着された島状の配線ラインが
配設されており、基板裏面の接地銅板とあいまって、隣
り合うストリップライン相互の静電遮蔽効果が得られ
る。
トリップラインＳＬ1 、ＳＬ2 、ＳＬ3 及びＳＬ4 の高
周波電位は常に変化をするが、隣り合うストリップライ
ンの間には、接地電位に固着された島状の配線ラインが
配設されており、基板裏面の接地銅板とあいまって、隣
り合うストリップライン相互の静電遮蔽効果が得られ
る。
【００２１】図２は本発明のハイブリッドＩＣの第２の
実施例の平面図である。本実施例は、ＴＲ２及びＴＲ３
の 2つのＭＯＳＦＥＴを使用した高周波 2段増幅回路を
搭載したハイブリッドＩＣである。
実施例の平面図である。本実施例は、ＴＲ２及びＴＲ３
の 2つのＭＯＳＦＥＴを使用した高周波 2段増幅回路を
搭載したハイブリッドＩＣである。
【００２２】一点鎖線で囲った部分は誘電体（酸化アル
ミニウム）回路基板１０で、表面に前記高周波増幅回路
を搭載し、裏面に接地電位の銅板が被着されている。Ｔ
11は高周波入力信号端子、Ｔ12は初段直流バイアス電源
供給端子、Ｔ13は終段直流バイアス電源供給端子、Ｔ14
は高周波出力信号端子である。能動素子のＴＲ２は、初
段増幅用、ＴＲ３は終段増幅用のそれぞれＭＯＳＦＥＴ
で、図示してないが、ソース接地で使用される。符号２
０は受動素子のチップコンデンサ（容量の区別はしな
い）である。上記の端子及び素子は、銅厚膜のストリッ
プラインＳＬ31〜ＳＬ36によって互いに接続される。
ミニウム）回路基板１０で、表面に前記高周波増幅回路
を搭載し、裏面に接地電位の銅板が被着されている。Ｔ
11は高周波入力信号端子、Ｔ12は初段直流バイアス電源
供給端子、Ｔ13は終段直流バイアス電源供給端子、Ｔ14
は高周波出力信号端子である。能動素子のＴＲ２は、初
段増幅用、ＴＲ３は終段増幅用のそれぞれＭＯＳＦＥＴ
で、図示してないが、ソース接地で使用される。符号２
０は受動素子のチップコンデンサ（容量の区別はしな
い）である。上記の端子及び素子は、銅厚膜のストリッ
プラインＳＬ31〜ＳＬ36によって互いに接続される。
【００２３】ストリップラインＳＬ31は入力回路の構成
要素であり、ＳＬ32は初段直流バイアス電源供給回路の
構成要素であり、ＳＬ33及びＳＬ34は段間回路の構成要
素であり、ＳＬ35は終段直流バイアス電源供給回路の構
成要素であり、ＳＬ36は出力回路の構成要素である。な
おＳＬ32は段間回路の、またＳＬ35は出力回路の、それ
ぞれの構成要素を兼ねている。
要素であり、ＳＬ32は初段直流バイアス電源供給回路の
構成要素であり、ＳＬ33及びＳＬ34は段間回路の構成要
素であり、ＳＬ35は終段直流バイアス電源供給回路の構
成要素であり、ＳＬ36は出力回路の構成要素である。な
おＳＬ32は段間回路の、またＳＬ35は出力回路の、それ
ぞれの構成要素を兼ねている。
【００２４】本発明の特徴であるスルーホールにより接
地される静電遮蔽用の島状配線ラインＳＬ41〜ＳＬ
46は、次のように配置される。すなわちチップコンデン
サ２０の接地端子を兼ねる島状配線ラインＳＬ41及びＳ
Ｌ42は、隣り合う入力回路要素のストリップラインＳＬ
31と段間回路要素のＳＬ32との間の基板領域に設けられ
る。また島状配線ラインＳＬ43及びチップコンデンサの
接地端子を兼ねる島状配線ラインＳＬ44は、段間回路の
構成要素であるストリップラインＳＬ32、ＳＬ33及びＳ
Ｌ34とこれらと隣り合う出力回路の構成要素であるスト
リップラインＳＬ35との間の基板領域に設けられる。ま
た島状配線ラインＳＬ45及びチップコンデンサの接地端
子を兼ねる島状配線ラインＳＬ46は、隣り合う出力回路
の構成要素であるストリップラインＳＬ35と出力回路の
構成要素であるストリップラインＳＬ36との間の基板領
域に設けられる。
地される静電遮蔽用の島状配線ラインＳＬ41〜ＳＬ
46は、次のように配置される。すなわちチップコンデン
サ２０の接地端子を兼ねる島状配線ラインＳＬ41及びＳ
Ｌ42は、隣り合う入力回路要素のストリップラインＳＬ
31と段間回路要素のＳＬ32との間の基板領域に設けられ
る。また島状配線ラインＳＬ43及びチップコンデンサの
接地端子を兼ねる島状配線ラインＳＬ44は、段間回路の
構成要素であるストリップラインＳＬ32、ＳＬ33及びＳ
Ｌ34とこれらと隣り合う出力回路の構成要素であるスト
リップラインＳＬ35との間の基板領域に設けられる。ま
た島状配線ラインＳＬ45及びチップコンデンサの接地端
子を兼ねる島状配線ラインＳＬ46は、隣り合う出力回路
の構成要素であるストリップラインＳＬ35と出力回路の
構成要素であるストリップラインＳＬ36との間の基板領
域に設けられる。
【００２５】高周波信号は、高周波入力信号端子Ｔ11よ
り導入され、入力回路のストリップラインＳＬ31を経て
初段増幅用のＭＯＳＦＥＴＴＲ２のゲート電極に印加さ
れ、増幅されて該ＦＥＴのドレイン電極より段間回路に
出力される。この高周波信号は、段間回路のストリップ
ラインＳＬ33及びＳＬ34を経て、終段増幅用のＭＯＳＦ
ＥＴＴＲ３のゲート電極に印加され、該ＦＥＴによりさ
らに増幅され、ドレイン電極より出力回路のストリップ
ラインＳＬ36及び高周波出力信号端子Ｔ14を経て外部に
出力される。
り導入され、入力回路のストリップラインＳＬ31を経て
初段増幅用のＭＯＳＦＥＴＴＲ２のゲート電極に印加さ
れ、増幅されて該ＦＥＴのドレイン電極より段間回路に
出力される。この高周波信号は、段間回路のストリップ
ラインＳＬ33及びＳＬ34を経て、終段増幅用のＭＯＳＦ
ＥＴＴＲ３のゲート電極に印加され、該ＦＥＴによりさ
らに増幅され、ドレイン電極より出力回路のストリップ
ラインＳＬ36及び高周波出力信号端子Ｔ14を経て外部に
出力される。
【００２６】上記第２実施例におけるスルーホールによ
り接地される静電遮蔽用の島状配線ラインの作用及び効
果については、第１実施例の場合とほぼ同様である。
り接地される静電遮蔽用の島状配線ラインの作用及び効
果については、第１実施例の場合とほぼ同様である。
【００２７】なお従来のチップコンデンサ接地端子用金
属厚膜と、上記実施例におけるチップコンデンサの接地
端子を兼ねる島状配線ライン（金属厚膜）とは、後者が
静電遮蔽用であることが相違する。すなわち本発明の前
記島状配線ラインは、隣り合うストリップラインを互い
に分離するように、該ストリップラインに沿う方向に、
従来の接地端子用金属厚膜を延在させ、かつ接地電位を
保証するため所望によりスルーホールの数を増加したこ
とが従来と異なる。
属厚膜と、上記実施例におけるチップコンデンサの接地
端子を兼ねる島状配線ライン（金属厚膜）とは、後者が
静電遮蔽用であることが相違する。すなわち本発明の前
記島状配線ラインは、隣り合うストリップラインを互い
に分離するように、該ストリップラインに沿う方向に、
従来の接地端子用金属厚膜を延在させ、かつ接地電位を
保証するため所望によりスルーホールの数を増加したこ
とが従来と異なる。
【００２８】静電遮蔽用島状配線ラインは、島状の全領
域が実質的に接地電位に保持されていれば、その長さ、
幅等は限定されない。しかし試行結果によれば、 1つの
島状配線ラインの寸法は、幅約（ 0.3〜 1.2）mm、長さ
（ 2〜 8）mm程度とすることが望ましい。これは島状配
線ラインの寸法を大きくすると高周波電流の長い流路が
形成されやすく、島状の領域を実質的に均一な接地電位
にすることが難しいものと推定される。
域が実質的に接地電位に保持されていれば、その長さ、
幅等は限定されない。しかし試行結果によれば、 1つの
島状配線ラインの寸法は、幅約（ 0.3〜 1.2）mm、長さ
（ 2〜 8）mm程度とすることが望ましい。これは島状配
線ラインの寸法を大きくすると高周波電流の長い流路が
形成されやすく、島状の領域を実質的に均一な接地電位
にすることが難しいものと推定される。
【００２９】また 1つの島状配線ラインに設けるスルー
ホールの数は、該配線ラインとストリップラインとの相
互関係や信号周波数等各種条件の影響を受け、主として
試行により決定されるが、概略のめどとしては、幅（
0.3〜 1.2）mmで、長さ（ 2〜4）mmのときは 1〜 2個、
長さ（ 4〜 8）mmのときは 2〜 3個である。なお上記実
施例では、スルーホールの口径寸法は0.35mmで、孔の側
壁にメッキ等で導電部材を被着している。
ホールの数は、該配線ラインとストリップラインとの相
互関係や信号周波数等各種条件の影響を受け、主として
試行により決定されるが、概略のめどとしては、幅（
0.3〜 1.2）mmで、長さ（ 2〜4）mmのときは 1〜 2個、
長さ（ 4〜 8）mmのときは 2〜 3個である。なお上記実
施例では、スルーホールの口径寸法は0.35mmで、孔の側
壁にメッキ等で導電部材を被着している。
【００３０】図３は、上記実施例における島状配線ライ
ンの最も簡単な場合の断面図を示す。同図において符号
１は酸化アルミニウムから成る誘電体回路基板、１ａは
接地導体厚膜、２はスルーホール、２ａはメッキ膜であ
る。島状配線ライン１２は銅厚膜から成り、隣り合うス
トリップライン１１ａ及び１１ｂの間に配設される。
ンの最も簡単な場合の断面図を示す。同図において符号
１は酸化アルミニウムから成る誘電体回路基板、１ａは
接地導体厚膜、２はスルーホール、２ａはメッキ膜であ
る。島状配線ライン１２は銅厚膜から成り、隣り合うス
トリップライン１１ａ及び１１ｂの間に配設される。
【００３１】図４及び図５は、本発明の請求項２に係る
実施例を示す静電遮蔽用導電部材の断面図である。図４
及び図５において図３と同符号は、互いに対応する部分
を表わす。
実施例を示す静電遮蔽用導電部材の断面図である。図４
及び図５において図３と同符号は、互いに対応する部分
を表わす。
【００３２】図４において、板塀状静電遮蔽用導電部材
（Ｃu ）１４は、島状配線ライン１２上に、はんだ１３
により、誘電体回路基板１の主面にほぼ垂直に立設され
ている。この導電部材（Ｃu ）１４の高さは、約（ 0.8
〜 8）mm程度であり、隣り合うストリップライン１１ａ
と１１ｂとの間の領域に設けられる隔壁である。導電部
材１４は、実質的に接地電位の島状配線ラインとはんだ
付けで電気接続されているので、その電位は実質的に接
地電位と見なすことができる。すなわち導電部材１４は
接地板として、ストリップライン１１ａと１１ｂを立体
的にかつより効果的に静電遮蔽するものである。なお板
塀状静電遮蔽用導電部材の形状は、本実施例では平面板
であるが、これに限定されない。例えば図４の導電部材
１４の上方部分が、ストリップライン１１ａまたは１１
ｂのいずれか一方の側に傾斜したくの字形断面形状の導
電板であっても差支えない。
（Ｃu ）１４は、島状配線ライン１２上に、はんだ１３
により、誘電体回路基板１の主面にほぼ垂直に立設され
ている。この導電部材（Ｃu ）１４の高さは、約（ 0.8
〜 8）mm程度であり、隣り合うストリップライン１１ａ
と１１ｂとの間の領域に設けられる隔壁である。導電部
材１４は、実質的に接地電位の島状配線ラインとはんだ
付けで電気接続されているので、その電位は実質的に接
地電位と見なすことができる。すなわち導電部材１４は
接地板として、ストリップライン１１ａと１１ｂを立体
的にかつより効果的に静電遮蔽するものである。なお板
塀状静電遮蔽用導電部材の形状は、本実施例では平面板
であるが、これに限定されない。例えば図４の導電部材
１４の上方部分が、ストリップライン１１ａまたは１１
ｂのいずれか一方の側に傾斜したくの字形断面形状の導
電板であっても差支えない。
【００３３】図５は、頂部に屋根を設けた板塀状の静電
遮蔽用導電部材の一例を示す断面図である。すなわち板
塀状静電遮蔽用導電部材１４の頂部に、はんだ付け１３
により、導電性の屋根１５を設けたもので、静電遮蔽効
果は図４に示す場合よりさらに向上する。屋根１５の形
状は、本実施例では平板状であるが、これに限定されな
い。例えばＶ字形のものでも差支えない。
遮蔽用導電部材の一例を示す断面図である。すなわち板
塀状静電遮蔽用導電部材１４の頂部に、はんだ付け１３
により、導電性の屋根１５を設けたもので、静電遮蔽効
果は図４に示す場合よりさらに向上する。屋根１５の形
状は、本実施例では平板状であるが、これに限定されな
い。例えばＶ字形のものでも差支えない。
【００３４】図４または図５に示す板塀状静電遮蔽用導
電部材の形状は、基本的には、隣り合うストリップライ
ン１１ａ及び１１ｂのそれぞれより生ずる高周波電界を
効果的に分離する形状とすることが望ましい。
電部材の形状は、基本的には、隣り合うストリップライ
ン１１ａ及び１１ｂのそれぞれより生ずる高周波電界を
効果的に分離する形状とすることが望ましい。
【００３５】図１及び図２に示すハイブリッドＩＣにお
いては、隣り合うストリップラインの間のすべての領域
に静電遮蔽用の島状配線ラインが設けられているが、例
えば隣り合うストリップラインが同一の回路（例えば入
力回路）に属し、その間隔も広い場合等においては、所
望により静電遮蔽用島状配線ラインの設置を省略した
り、或いは隣り合うストリップライン間の同じ領域に設
けられた複数の静電遮蔽用島状配線ラインを直列に接合
して一体化しても差支えない。また図４及び図５に示す
板塀状静電遮蔽用導電部材も基本的には島状配線ライン
ごとに分離して設けられるが、同じ回路に属するストリ
ップライン間に設けられる島状配線ライン等では、所望
により同一板塀状導電部材で橋渡ししても差支えない。
いては、隣り合うストリップラインの間のすべての領域
に静電遮蔽用の島状配線ラインが設けられているが、例
えば隣り合うストリップラインが同一の回路（例えば入
力回路）に属し、その間隔も広い場合等においては、所
望により静電遮蔽用島状配線ラインの設置を省略した
り、或いは隣り合うストリップライン間の同じ領域に設
けられた複数の静電遮蔽用島状配線ラインを直列に接合
して一体化しても差支えない。また図４及び図５に示す
板塀状静電遮蔽用導電部材も基本的には島状配線ライン
ごとに分離して設けられるが、同じ回路に属するストリ
ップライン間に設けられる島状配線ライン等では、所望
により同一板塀状導電部材で橋渡ししても差支えない。
【００３６】次に図７に示す従来例の構成で、ストリッ
プラインが接近した小型ハイブリッドＩＣと、図１に示
す本発明の第１実施例の小型ハイブリッドＩＣについ
て、それぞれの 900ＭＨｚ帯におけるアイソレーション
特性を比較した結果の一例を図６に示す。図６の縦軸
は、端子Ｔ4 で測定した高周波出力電力Ｐｏ（ｄＢ
ｍ）、横軸は出力コントロール端子Ｔ2 に供給されるＭ
ＯＳＦＥＴＴＲ１のゲートバイアス電圧ＶAPC （Ｖ）を
表わす。同図中の曲線は、出力Ｐｏと出力コントロール
電圧ＶAPC との関係を示す特性曲線で、点線は前記従来
例の小型ハイブリッドＩＣ、実線は上記本発明を適用し
た小型ハイブリッドＩＣのそれぞれについて得られた結
果である。従来例のハイブリッドＩＣでは、ＶAPC を 2
Ｖ以下（ＴＲ１はオフ状態）にして出力を「ゼロ」にし
ようとしても、高周波信号の干渉により入力漏れが生
じ、出力端子Ｔ4 に−35ｄＢｍの信号が現われるのに対
し、本発明のハイブリッドＩＣでは入力漏れが−55ｄＢ
ｍと大幅に低減し、アイソレーション特性の向上が見ら
れる。またデジタル信号を取り扱うときのダイナミック
レンジ（例えばオンとオフまたは 1と 0との信号幅）
が、本発明の島状配線ラインを用いることにより78ｄＢ
から98ｄＢと向上する。
プラインが接近した小型ハイブリッドＩＣと、図１に示
す本発明の第１実施例の小型ハイブリッドＩＣについ
て、それぞれの 900ＭＨｚ帯におけるアイソレーション
特性を比較した結果の一例を図６に示す。図６の縦軸
は、端子Ｔ4 で測定した高周波出力電力Ｐｏ（ｄＢ
ｍ）、横軸は出力コントロール端子Ｔ2 に供給されるＭ
ＯＳＦＥＴＴＲ１のゲートバイアス電圧ＶAPC （Ｖ）を
表わす。同図中の曲線は、出力Ｐｏと出力コントロール
電圧ＶAPC との関係を示す特性曲線で、点線は前記従来
例の小型ハイブリッドＩＣ、実線は上記本発明を適用し
た小型ハイブリッドＩＣのそれぞれについて得られた結
果である。従来例のハイブリッドＩＣでは、ＶAPC を 2
Ｖ以下（ＴＲ１はオフ状態）にして出力を「ゼロ」にし
ようとしても、高周波信号の干渉により入力漏れが生
じ、出力端子Ｔ4 に−35ｄＢｍの信号が現われるのに対
し、本発明のハイブリッドＩＣでは入力漏れが−55ｄＢ
ｍと大幅に低減し、アイソレーション特性の向上が見ら
れる。またデジタル信号を取り扱うときのダイナミック
レンジ（例えばオンとオフまたは 1と 0との信号幅）
が、本発明の島状配線ラインを用いることにより78ｄＢ
から98ｄＢと向上する。
【００３７】隣り合うストリップラインが、それぞれ異
なる回路に属し、かつ互いに接近した箇所に、本発明に
よる静電遮蔽用島状配線ラインを設けることにより、両
ラインの高周波信号の干渉を大幅に低減することがで
き、寄生発振を防止し、安定した動作が可能となる。特
に高出力における安定化の効果は顕著で、環境変化によ
る過剰出力時にも寄生発振を防止することができる。こ
れによりストリップライン間の距離を従来に比し狭くし
ても、何らアイソレーション特性の低下はなく、高周波
信号の相互干渉を防止でき、さらには、ハイブリッドＩ
Ｃの小型化が可能となる。
なる回路に属し、かつ互いに接近した箇所に、本発明に
よる静電遮蔽用島状配線ラインを設けることにより、両
ラインの高周波信号の干渉を大幅に低減することがで
き、寄生発振を防止し、安定した動作が可能となる。特
に高出力における安定化の効果は顕著で、環境変化によ
る過剰出力時にも寄生発振を防止することができる。こ
れによりストリップライン間の距離を従来に比し狭くし
ても、何らアイソレーション特性の低下はなく、高周波
信号の相互干渉を防止でき、さらには、ハイブリッドＩ
Ｃの小型化が可能となる。
【００３８】上記実施例では、高周波回路として増幅回
路を取り上げたが、ストリップライン間の高周波信号の
干渉を防止する必要のあるその他の回路に対し、本発明
を適用することはもちろん可能である。
路を取り上げたが、ストリップライン間の高周波信号の
干渉を防止する必要のあるその他の回路に対し、本発明
を適用することはもちろん可能である。
【００３９】また上記実施例では、能動素子としてＭＯ
ＳＦＥＴを、また受動素子としてチップコンデンサを構
成要素とする高周波回路を取り上げたが、能動素子とし
てバイポーラトランジスタ等、また受動素子としてイン
ダクタンス（コイル）素子等を含む回路であっても差支
えない。
ＳＦＥＴを、また受動素子としてチップコンデンサを構
成要素とする高周波回路を取り上げたが、能動素子とし
てバイポーラトランジスタ等、また受動素子としてイン
ダクタンス（コイル）素子等を含む回路であっても差支
えない。
【００４０】
【発明の効果】本発明においては、高周波用ハイブリッ
ドＩＣの入出力回路等を構成する隣り合うストリップラ
イン間の領域に、静電遮蔽用の島状配線ラインを設けた
ことにより、隣り合うストリップライン相互間の高周波
信号の干渉を低減し、寄生発振等を予防して回路の安定
性を向上させると共に、それによりストリップライン相
互間の距離を従来より狭くできることで装置の小型化を
可能とするハイブリッドＩＣを提供することができた。
ドＩＣの入出力回路等を構成する隣り合うストリップラ
イン間の領域に、静電遮蔽用の島状配線ラインを設けた
ことにより、隣り合うストリップライン相互間の高周波
信号の干渉を低減し、寄生発振等を予防して回路の安定
性を向上させると共に、それによりストリップライン相
互間の距離を従来より狭くできることで装置の小型化を
可能とするハイブリッドＩＣを提供することができた。
【図１】本発明のハイブリッドＩＣの第１実施例を示す
模式的な平面図である。
模式的な平面図である。
【図２】本発明のハイブリッドＩＣの第２実施例を示す
模式的な平面図である。
模式的な平面図である。
【図３】本発明における静電遮蔽用島状配線ラインの一
例を示す断面図である。
例を示す断面図である。
【図４】本発明の板塀状静電遮蔽用導電部材の一例を示
す断面図である。
す断面図である。
【図５】本発明の頂部に屋根を設けた板塀状静電遮蔽用
導電部材の一例を示す断面図である。
導電部材の一例を示す断面図である。
【図６】本発明の実施例及び従来例の小型ハイブリッド
ＩＣのそれぞれのアイソレーション特性を示す特性曲線
である。
ＩＣのそれぞれのアイソレーション特性を示す特性曲線
である。
【図７】従来のハイブリッドＩＣの一例を示す模式的な
平面図である。
平面図である。
【図８】図７に示すハイブリッドＩＣの電気回路図であ
る。
る。
１，１０ 誘電体回路基板 １１ａ，１１ｂ ストリップライン １２ 島状配線ライン １４ 板塀状静電遮蔽用導電部材 １５ 屋根 ２０ 受動素子（チップコンデン
サ） ＴＲ１〜ＴＲ３ 能動素子（ＭＯＳＦＥＴ） Ｃ1 〜Ｃ6 受動素子（チップコンデン
サ） Ｔ1 ，Ｔ4 ，Ｔ11，Ｔ14 高周波信号端子 Ｔ2 ，Ｔ3 ，Ｔ12，Ｔ13 直流バイアス電源供給端子 ＳＬ1 〜ＳＬ4 ストリップライン ＳＬ31〜ＳＬ36 ストリップライン ＳＬ11〜ＳＬ15 静電遮蔽用島状配線ライン ＳＬ41〜ＳＬ46 静電遮蔽用島状配線ライン
サ） ＴＲ１〜ＴＲ３ 能動素子（ＭＯＳＦＥＴ） Ｃ1 〜Ｃ6 受動素子（チップコンデン
サ） Ｔ1 ，Ｔ4 ，Ｔ11，Ｔ14 高周波信号端子 Ｔ2 ，Ｔ3 ，Ｔ12，Ｔ13 直流バイアス電源供給端子 ＳＬ1 〜ＳＬ4 ストリップライン ＳＬ31〜ＳＬ36 ストリップライン ＳＬ11〜ＳＬ15 静電遮蔽用島状配線ライン ＳＬ41〜ＳＬ46 静電遮蔽用島状配線ライン
Claims (2)
- 【請求項１】表面に高周波回路を搭載し裏面に接地導体
厚膜を被着した誘電体回路基板と、能動素子と、受動素
子と、高周波信号端子と、直流バイアス電源供給端子
と、これらを接続するストリップラインとを有する高周
波ハイブリッド集積回路において、隣り合うストリップ
ラインの間の基板領域に形成され、かつスルーホールに
より接地される静電遮蔽用の島状配線ラインを具備する
ことを特徴とするハイブリッド集積回路。 - 【請求項２】島状配線ライン上に接して立設される板塀
状静電遮蔽用導電部材あるいは頂部に屋根を設けた板塀
状静電遮蔽用導電部材を具備する請求項１記載のハイブ
リッド集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5120797A JPH0715215A (ja) | 1993-04-24 | 1993-04-24 | ハイブリッド集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5120797A JPH0715215A (ja) | 1993-04-24 | 1993-04-24 | ハイブリッド集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715215A true JPH0715215A (ja) | 1995-01-17 |
Family
ID=14795239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5120797A Pending JPH0715215A (ja) | 1993-04-24 | 1993-04-24 | ハイブリッド集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116310A (ja) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 多入力多出力スイッチ回路 |
| CN105122959A (zh) * | 2013-04-19 | 2015-12-02 | 株式会社电装 | 车辆用电子设备 |
| WO2019060340A1 (en) * | 2017-09-20 | 2019-03-28 | Cree, Inc. | RF AMPLIFIER MODULE WITH POLARIZING STRIP |
| JP2019102827A (ja) * | 2017-11-28 | 2019-06-24 | 京セラ株式会社 | 伝送回路、配線基板および高周波装置 |
-
1993
- 1993-04-24 JP JP5120797A patent/JPH0715215A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116310A (ja) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 多入力多出力スイッチ回路 |
| CN105122959A (zh) * | 2013-04-19 | 2015-12-02 | 株式会社电装 | 车辆用电子设备 |
| WO2019060340A1 (en) * | 2017-09-20 | 2019-03-28 | Cree, Inc. | RF AMPLIFIER MODULE WITH POLARIZING STRIP |
| US10651168B2 (en) | 2017-09-20 | 2020-05-12 | Cree, Inc. | RF amplifier package with biasing strip |
| JP2020535701A (ja) * | 2017-09-20 | 2020-12-03 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | バイアスストリップを有するｒｆ増幅器パッケージ |
| JP2019102827A (ja) * | 2017-11-28 | 2019-06-24 | 京セラ株式会社 | 伝送回路、配線基板および高周波装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4024572B2 (ja) | インタディジタルキャパシタを有するデバイス | |
| EP2879174B1 (en) | Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier | |
| US5521431A (en) | Semiconductor device with lead frame of molded container | |
| EP0018174B1 (en) | High frequency semiconductor device on an insulating substrate | |
| US6741144B2 (en) | High-frequency semiconductor device | |
| KR20010049268A (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| EP1472734A2 (en) | Rf amplifier | |
| US10692982B2 (en) | Semiconductor apparatus | |
| CN110875722B (zh) | 高频放大器 | |
| JPH0715215A (ja) | ハイブリッド集積回路 | |
| US11588441B2 (en) | Semiconductor amplifier | |
| US6768153B2 (en) | Semiconductor device | |
| US5469107A (en) | Microwave amplifier | |
| US6617919B2 (en) | RF amplifier | |
| US4967258A (en) | Structure for use in self-biasing and source bypassing a packaged, field-effect transistor and method for making same | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| US20240387416A1 (en) | Semiconductor device | |
| JPH06164266A (ja) | マイクロ波増幅器 | |
| JPH06104613A (ja) | 高周波半導体装置 | |
| JPH0233963A (ja) | 高周波トランジスタ | |
| JPS6211018Y2 (ja) | ||
| JPS5838613Y2 (ja) | ハイブリツド集積化高周波トランジスタ増幅器 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JPS6114686B2 (ja) | ||
| JPS5991717A (ja) | マイクロ波回路装置 |