JPH07152811A

JPH07152811A - Ｌｓｉ設計支援システム

Info

Publication number: JPH07152811A
Application number: JP5297181A
Authority: JP
Inventors: Hiroshi Tomota; 洋友田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-29
Filing date: 1993-11-29
Publication date: 1995-06-16

Abstract

(57)【要約】【目的】ＬＳＩのチップ、ＬＳＩパッケージ間の組立条
件および、電気属性を満たす様に組立設計を行う。さら
にチップの機能検査を行う検査治具設計、テストパター
ンデータ生成用データ、ＬＳＩレイアウト用データを自
動的に作成する。【構成】チップデータ入力手段１１、ＬＳＩパッケージ
データ入力手段１２で入力したチップとＬＳＩパッケー
ジに対して、外部ピン電気属性指定手段１３によってＬ
ＳＩパッケージの外部ピンの電気属性を指定し、ピンコ
ネ手段で外部ピンとパッドとの接続を指定しながら、組
立チェック手段１５で組立工程での組立条件を満たすか
チェックし、電気属性チェック手段１６で外部ピンに接
続したパッドがその外部ピンの電気属性と接続できるか
チェックしながら組立設計を対話的に行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＳＩ設計支援システム
に関し、特にゲートアレイなどＬＳＩチップ外形、パッ
ド座標などを始めに決めその後、チップ内部のレイアウ
トを行うことによって、個別の機能を実現する方式のＬ
ＳＩチップ（以下内部回路が組み込まれる前の状態を
「ＡＳＩＣチップ」と称す）を各種ＬＳＩパッケージに
組み込む部分の設計、そのチップの回路レイアウト設
計、チップ検査するための治具（（以下プローブカード
と称す）設計、そのチップを検査を行うためのテストパ
ターン設計を行うＬＳＩ設計支援システムに関する。

【０００２】

【従来の技術】従来のＬＳＩ設計支援システムは、ＬＳ
ＩチップとＬＳＩパッケージの外部ピンとの電気的接続
関係を決める際、ワイヤボンダなどによる実際の組立が
可能か手作業で行っていたが、近年ＬＳＩチップの多ピ
ン化、微細加工化に伴い、たとえば、特開平２−２３６
６７５号公報に示されるように、コンピュータを利用し
ＬＳＩチップと、ＬＳＩパッケージの外部ピンとの電気
的接続をする場合、実際の組立で使用するワイヤボンダ
などで組立可能かチェックしながら、対話的にＬＳＩチ
ップとＬＳＩパッケージの外部ピンの接続関係を決めて
いる。

【０００３】図５は、従来のＬＳＩ設計支援システムの
一例を示すブロック図である。処理装置１は、インター
フェース部２２を介しキーボード３、マウス２、磁気記
憶装置５、によりデータの入力、処理の指示を行う。ま
たインターフェース部２２を介し記憶部２３にチップ、
ＬＳＩパッケージ、ワイヤー、エラー等のデータをディ
スプレイ４に出力し、また処理結果を磁気記憶装置５、
プリンター６、プロッター７に出力する。チップデータ
入力手段１１は、インターフェース部２２を介し、チッ
プ外形、パッド座標など、チップに関するデータを記憶
部２３に登録する。またチップデータ入力手段１１によ
って、記憶部２３に登録したチップデータの内容を変更
することもできる。ＬＳＩパッケージデータ入力手段１
２は、インターフェース部２２を介し、ＬＳＩパッケー
ジデータの内部リード形状や、その内部リードに接続さ
れている外部ピン番号などのＬＳＩパッケージに関する
データを記憶部２３に登録する。ピンコネ手段１４は、
記憶部２３に登録されているチップのパッドとＬＳＩパ
ッケージの内部リード上のボンディング点を指定し、ワ
イヤボンダのワイヤーの張る位置を指示することにより
ＬＳＩパッケージの外部ピンとパッドとの電気的接続を
指定する。組立チェック手段１５は、記憶部２３に登録
されているワイヤーの位置及びチップに関するデータと
ＬＳＩパッケージに関するデータから、チップとＬＳＩ
パッケージをワイヤボンディングで組み立てる際、ワイ
ヤー同士がショートしないか、あるいはワイヤーと電気
的に独立している他の内部リードとショートしないかな
どをチェックする。またこの組立チェック手段１５によ
りエラーがあった場合、チップデータ入力部１１でパッ
ドの位置を変更するなどの処置を行う。最後にボンダー
データ編集手段１８により、ワイヤーによるＬＳＩパッ
ケージ、チップの組立状態を表した図面を編集し、イン
タフェース部２２を介し出力する。

【０００４】

【発明が解決しようとする課題】上述した従来のＬＳＩ
設計支援システムは、パッドと外部ピンとの電気的接続
を決める際、ワイヤボンダ等による実際の組立条件を満
足するかのチェックのみのため、特にゲートアレイなど
の初めにチップの外形寸法、パッド座標が決まってお
り、かつパッドの電気属性が決っていないＡＳＩＣチッ
プでは、まずＬＳＩパッケージの外部ピンの電気属性を
決め、次にその外部ピンと電気的に接続されたパッドが
その外部ピンの電気属性にする。またＡＳＩＣチップの
パッドは、どんな電気属性にでもすることができるわけ
ではなく、例えば１番パッドは、５ボルト電源にはなれ
ないなど個々のパッドにより、なりえる電気属性の制約
がある。そのため、外部ピンに接続したパッドが外部ピ
ンの電気属性になりえるかチェックすることができず、
改めて人手により外部ピンと接続したパッドが接続した
外部ピンの電気属性になりえるかチェックする必要があ
り、手間がかかりまたミスが起こりやすいという問題が
あった。

【０００５】またＡＳＩＣチップでは、外部ピンに接続
するパッドとパッドの電気属性が決まると、外部ピンに
接続するパッドが目的の電気属性を持つように内部回路
を設計する必要があり、チップの内部回路を設計するＬ
ＳＩレイアウトシステムに外部ピンに接続するパッドデ
ータとその属性を記述したデータを準備し入力する必要
がある。しかし従来技術ではパッドの電気属性を持ち合
わせていなかっために、そのデータを人手により作成し
ていたため、手間がかかりまたミスが起こりやすいとい
う問題があった。

【０００６】また内部回路を組み込んだＡＳＩＣチップ
の製造が完了した時点でそのチップの機能検査を行うた
めに、パッドに針を立てＬＳＩテスターに接続する検査
治具であるプローブカードを準備しなくてはならない。
その設計では、外部ピンと接続されているパッドの位置
にそのパッドの電気属性に合ったテスターの端子および
電源に接続された針をたてる様にしなくてはならない
が、従来技術では、パッドの電気属性データを持ち合わ
せていなかっため、プローブカードの設計をシステム上
では行えなかった。そのため人手によって、針を立てる
位置、電気属性、接続するテスターの端子または電源を
決めプローブカードを設計していたため、手間が非常に
かかりまた、ミスが起こりやすいという問題があった。

【０００７】また上記プローブカードによって行うチッ
プの機能検査に使用するＬＳＩテストパターンの作成に
は、チップのパッドから入出力すべきテストパターンを
設計後、実際の検査で使用するために、どのＬＳＩテス
ター端子からどのテストパターンを出力させるか決めな
くてはならないが、その場合従来、ＬＳＩテスターの端
子とパッドとの接続関係を手入力していたため、手間が
かかりまたミスが起こりやすいという問題があった。

【０００８】

【課題を解決するための手段】第１の発明のＬＳＩ組立
設計支援システムは、ＬＳＩチップ外形、パッド座
標、パッドがなりえる電気属性条件（信号、電源等）等
のデータを入力するチップデータ入力手段、チップデー
タ入力手段で入力したチップを組み込みたいＬＳＩパッ
ケージに関するデータを入力するＬＳＩパッケージデー
タ入力手段、ＬＳＩパッケージデータ入力手段で入力し
たＬＳＩパッケージの外部ピンの電気属性（信号、電源
等）を指定する外部ピン電気属性指定手段、チップデー
タ入力手段、ＬＳＩパッケージデータ入力手段で入力し
たチップのパッドとＬＳＩパッケージの外部ピンとの電
気的接続を指定するピンコネ手段、ピンコネ手段で指定
した電気的接続がチップとＬＳＩパッケージを実際の組
立作業（ダイボンディング、ワイヤボンディング等）に
おける組立条件を満足するかチェックする組立チェック
手段、チップのパッドが、ピンコネ手段で指定した電気
的接続によって結ばれているＬＳＩパッケージの外部ピ
ンの電気属性と同じ電気属性になりえるかチェックする
電気属性チェック手段、とから構成されている。

【０００９】第２の発明のＡＳＩＣレイアウト設計支援
システムは、第１の発明により決められた外部ピンに接
続されているパッド及びそのパッドの電気属性を、その
チップ上に回路を設計するシステム用にデータを編集す
るレイアウトデータ編集手段と第１の発明の各手段とか
ら構成されている。

【００１０】第３の発明のチップ検査治具設計システム
は、第１の発明により決められた外部ピンに接続されて
いるパッドに、チップの検査を行うためのＬＳＩテスタ
ー及び電源の接続を指定するテスターピン指定手段と第
１の発明の各手段とから構成されている。

【００１１】第４の発明のＬＳＩテストパターン設計支
援システムは、第１および第３の発明により決められ
る、パッドとテスターピンとの接続関係を、チップの回
路を検査するためのテストパターン作成システム用にデ
ータを編集するテストパターンデータ編集手段、第１の
発明の各手段、および第３の発明のテスターピン指定手
段とから構成されている。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１３】図１は本発明のＬＳＩ設計支援システムの
一実施例を示すブロック図である。

【００１４】本実施例のＬＳＩ設計支援システムは、図
１に示すように、処理装置１は、インターフェース部２
２を介しキーボード３、マウス２、磁気記憶装置５、に
よりデータの入力、処理の指示を行う。またインターフ
ェース部２２を介し記憶部２３のチップ、ＬＳＩパッケ
ージ、ワイヤー、エラー等のデータをディスプレイ４に
出力し、また処理結果を磁気記憶装置５、プリンター
６、プロッター７に出力する。チップデータ入力手段１
１は、インターフェース部２２を介し、チップ外形、パ
ッド座標、パッドの電気属性条件など、ＡＳＩＣチップ
に関するデータを記憶部２３に登録する。ＬＳＩパッケ
ージデータ入力手段１２は、インターフェース部２２を
介し、ＬＳＩパッケージデータの内部リード形状や、そ
の内部リードに接続されている外部ピン番号などのＬＳ
Ｉパッケージに関するデータを記憶部２３に登録する。
外部ピン電気属性指定手段１３は、記憶部２３に登録さ
れているＬＳＩパッケージの外部ピンの＋電源、ＧＮ
Ｄ、信号などの電気属性を指定する。ピンコネ手段１４
は、記憶部２３に登録されているＡＳＩＣチップのパッ
ドとＬＳＩパッケージの内部リード上のボンディング点
を指定し、ワイヤボンダのワイヤーの張る位置を指示す
ることによりＬＳＩパッケージの外部ピンとパッドとの
電気的接続を指定する。組立チェック手段１５は、記憶
部２３に登録されているワイヤーの位置及びＡＳＩＣチ
ップに関するデータとＬＳＩパッケージに関するデータ
から、ＡＳＩＣチップとＬＳＩパッケージをワイヤボン
ディングで組み立てる際、ワイヤー同士がショートしな
いか、あるいはワイヤーと電気的に独立している他の内
部リードとショートしないかなどをチェックする。電気
属性チェック手段１６は、ピンコネ手段１４によって指
定された、パッドとＬＳＩパッケージの外部ピンで外部
ピンの属性の指定があった場合接続されているパッドが
その電気属性になれるかチェックする。テスターピン指
定手段１７は、ピンコネされているパッドに対して、そ
のパッドに接続されている外部ピンの属性に合ったＬＳ
Ｉテスターの端子や、電源の接続を自動的に指定する。
またマニュアルで操作者が指定することもできる。ボン
ダーデータ編集手段１８は、実際に記憶部２３に登録さ
れているＡＳＩＣチップとＬＳＩパッケージを組み立て
るワイヤーボンダの機種を指示し、その機種に合ったデ
ータフォーマットに記憶部２３に登録されている全ワイ
ヤーの両端座標つまりパッド座標と内部リード上のボン
ディング点座標のデータ及び組立の図面を自動的に編集
してインターフェース部２２を介しデータを出力する。
レイアウトデータ編集手段１９は、記憶部２３に登録さ
れているＡＳＩＣチップ上に回路を組み込むＣＡＤシス
テムを指定し、そのシステムに合ったフォーマットに記
憶部２３に登録されているＬＳＩパッケージの外部に接
続されているパッド番号と外部ピンの電気属性データ及
び図面を自動的に編集してインターフェース部２２を介
しデータを出力する。テストパターンデータ編集手段２
０は、記憶部２３に登録されているＡＳＩＣチップ上に
回路を組み込んだチップの機能検査を行うなめのテスト
パターンを作成するシステムを指定し、そのシステムに
合ったフォーマットで記憶部２３に登録されている外部
ピンに接続されているパッド番号、そのパッドに接続指
定されているＬＳＩテスターの端子番号データ及び図面
を自動的に編集してインタフェース部２２を介しデータ
を出力する。プローブカード設計データ編集手段２１
は、記憶部２３に登録されている外部ピンに接続されて
いるパッドのパッド座標、そのパッドに指定されたテス
ター電源、ＬＳＩテスター端子のデータより、プローブ
カードを製造するためのデータ及び図面を自動的に編集
してインタフェース部２２を介しデータを出力する。

【００１５】図２は、本実施例のＬＳＩ設計支援システ
ムにおいて出力されるデータを説明する図である。外部
ピン番号５０、内部リード上ボンディング点座標５１、
外部ピン属性５２、パッド番号５３、パッド座標５４、
パッド属性条件５５、テスター電源５６、テスター端子
番号５７は図１の記憶部２３に登録されている。外部ピ
ン番号５０は、ＬＳＩパッケージの外部ピン番号を表
す。内部リード上ボンディング点座標５１は、左記の外
部ピン番号に接続されている内部リード上にボンディン
グされているワイヤーのボンディング点座標を表す。外
部ピン属性５２は、左記の外部ピンの電気属性を表す。
パッド番号５３は左記の外部ピンにワイヤーを介し電気
的に接続されているチップのパッド番号を表す。パッド
属性条件５５は、左記のパッドの電気属性条件を表す。
テスター電源５６は、左記のパッドに接続させる電源を
表す。テスター端子番号５７は、左記のパッドに接続す
るＬＳＩテスター端子を表す。ボンダデータ６０は、チ
ップとＬＳＩパッケージを実際に組み立てるワイヤーボ
ンダー用のデータで、内部リード上ボンディング点座標
５１とパッド座標５４から生成される。レイアウトデー
タ６１は、ＡＳＩＣチップ上に回路を設計するＣＡＤシ
ステムに与えるデータで、外部ピン番号５０、外部ピン
属性５２、パッド番号５３から生成される。プローブカ
ードデータ６２は、プローブカードの仕様データであ
り、パッド座標５４、テスター電源５６、テスター端子
番号５７より生成される。テストパターンデータ６３
は、チップの機能検査をプローブカードによって行う
際、検査パターンをどのＬＳＩテスターの端子から出力
させるか指示するためのデータで、外部ピン番号５０、
パッド番号５３、テスター端子番号５７によって生成さ
れる。

【００１６】図３は、チップとＬＳＩパッケージのワイ
ヤーボンダーによる組立を説明する図である。チップ３
１上のパッド３０とＬＳＩパッケージの外部ピン３４に
接続されている内部リード３３上の内部リード上ボンデ
ィング点３５とをワイヤー３２で電気的に接続されてい
ることを表す。

【００１７】図４は、ＡＳＩＣチップについて説明する
図である。ＡＳＩＣチップは、通常予めパッド座標を決
めておくため、組み込むＬＳＩパッケージの外部ピンの
数より多くのパッドがあり、組立条件や、電気属性条件
を満足させるため、多くのパッドの中から最適なパッド
を選びそれを使用する。また選ばれたパッドが実際の回
路を組み込んだ場合、電源や、信号の入出力を行うパッ
ドとなり、内部回路と外部ピンを電気的に接続させる。
また使用されなかったパッドは、ダミーパッドとなり、
電気的には意味を持たない。

【００１８】次に主に図１を、補助的に図２、図３、図
４を用いて動作を説明する。操作者は、インタフェース
部２２を介し、記憶部２３内のデータや、エラーなどを
ディスプレイ４を介しグラフィカルに参照でき、以下の
動作を対話的に行っていく。チップデータ入力手段１１
により記憶部２３に設計対象のＡＳＩＣチップのパッド
座標５４、パッド属性条件５５などを入力し、そのＡＳ
ＩＣチップを組み込みたいＬＳＩパッケージの形状デー
タなどをＬＳＩパッケージデータ入力手段１２によって
記憶部２３に登録する。登録されたＬＳＩパッケージの
外部ピン３４に対して外部ピン電気属性指定手段１３に
よりＧＮＤにしたい外部ピン３４などを指定する。また
ピンコネ手段１４により記憶部２３に登録したパッド３
０とＬＳＩパッケージの内部リード上ボンディング点３
５を指定しパッドとＬＳＩパッケージの外部ピン３４と
の電気的に接続している。組立チェック手段１５は、記
憶部２３に登録さているパッド３０と内部リード上ボン
ディング点３５を結ぶワイヤー３２が他の内部リード３
３とショートしていないか、あるいは製造誤差より離れ
ているかなど、実際にワイヤーボンダによって組立可能
か常にチェックを行いエラーがあった場合は、すぐに操
作者にインターフェース部２２を介し知らせる。また電
気属性チェック手段１６によって記憶部２３に登録され
ているパッド３０とＬＳＩパッケージの外部ピン３４と
の電気的接続のパッド３０が接続されているＬＳＩパッ
ケージの外部ピン３４の電気属性になれるパッド３０
か、つまりＧＮＤの電気属性を持つ外部ピン３４と接続
されているパッド３０がＧＮＤになれる電気属性条件を
もっているかチェックし、エラーがある場合は、インタ
フェース部２２を介し操作者に知らせる。この組立チェ
ック手段１５と電気属性チェック手段１６でチェックし
ながら、ピンコネ手段１４を繰り返し用い、図２の様に
組立可能かつパッド３０が接続する外部ピン３４の電気
属性になれるパッド３０とＬＳＩパッケージの外部ピン
３４との接続関係を決める。また決まった接続関係は記
憶部２３に登録される。ここまでで完成しているデー
タからボンダデータ編集手段１８に、このチップ３１と
ＬＳＩパッケージとを組み立てる具体的なワイヤボンダ
の機種を指示し、その機種にあったフォーマットのワイ
ヤボンダ用データを自動的に編集し、インタフェース部
２２を介し出力する。このデータによってワイヤボンダ
ーは、ワイヤー３２を張る座標値を知ることができる。

【００１９】またここまでで完成しているデータからレ
イアウト用データ編集手段１９に、このＡＳＩＣチップ
上に個々の回路をレイアウトするＬＳＩレイアウトシス
テムの機種を指示し、その機種にあったフォーマットの
レイアウトデータを自動的に編集し、インタフェーシ部
２２を介し出力する。このデータによってＬＳＩレイア
ウトシステムは、回路図に示されている外部ピン３４の
端子をどのパッド３０に接続するか、またＧＮＤ、電源
をどのパッド３０に接続するかを知ることができ、ＡＳ
ＩＣチップ上に回路をレイアウトできる。

【００２０】さらにテスターピン指定手段１７によって
記憶部２３に記憶されている外部ピン３４に接続されて
いる各パッド（後にＡＳＩＣチップ上に回路を組み込ん
だ場合電気的に意味のあるパッド）３０にその電気属性
にあった電源およびＬＳＩテスターの端子を自動的に割
り当て、記憶部２３上にテスター電源５６、テスター端
子番号５７を完成させる。またこのテスターピン指定手
段１７によって自動的に割り当てた電源、ＬＳＩテスタ
の端子の接続関係を変更することもできる。

【００２１】ここまで記憶部２３に完成しているデー
タ、外部ピン３４に接続されているパッド３０のパッド
座標５４と、そのパッド３０に接続されているテスター
電源５６、テスター端子番号５７をプローブカード設計
データ編集手段２１を用い、設計データと図面を自動的
に編集し、インタフェース部２２を介し出力する。この
データにより各パッド座標にプローブカードの針を立て
その針を各電源もしくは、ＬＳＩテスター端子に接続す
るプローブカードの製造が行える。

【００２２】またここまで記憶部２３に完成しているデ
ータからＬＳＩパッケージの外部ピン番号５０、その外
部ピン３４にピンコネされているパッド番号５３およ
び、そのパッドに接続するテスター電源５６、テスター
端子番号５７を、テストパターンデータ編集手段２０
に、そのＡＳＩＣチップに回路を組み込んだチップ３１
を検査するためのテストパターンを作成するシステムの
機種を指示し、テストパターンを作成するシステムにあ
ったフォーマットでデータおよび図面を自動的に編集
し、インタフェース部２２を介し出力する。このデータ
により回路図の端子から入出力するテストパターンを実
際にテストを行う際、ＬＳＩテスターのどの端子から入
出力すれば良いか知ることができる。

【００２３】

【発明の効果】以上説明したように、本発明のＬＳＩ設
計支援システムは、チップとＬＳＩパッケージの接続を
決める際、ワイヤボンダ等での組立条件のチェック以外
に、電気属性についても、行うためより正確に接続関係
を決定することができ、設計後の電気属性チェックを不
要にし、さらに設計のやり直しをなくし、ヒュ−マンエ
ラーを削減し、設計の精度の向上と時間を減らす効果が
ある。

【００２４】新たにデータを追加しなくでも、ＡＳＩＣ
チップなどの後工程で内部回路を設計する場合、ＬＳＩ
レイアウトシステムに対しての設計データを自動的に生
成でき、ヒューマンエラーを削減し、設計時間を減らす
効果がある。

【００２５】さらにそのチップの拡散工程終了後に行う
機能検査でチップとＬＳＩテスターとを結ぶ検査治具
（プローブカード）が自動的に設計でき、さらにその検
査で使用するテストパターンを生成するためのシステム
への補助データを自動生成することにより、ヒューマン
エラーの削減、設計時間の短縮という効果がある。

【００２６】またチェック、設計、データ、図面がほと
んど自動化されたため、熟練者でなくても、設計、デー
タ・図面の作成ができる効果がある。

【図面の簡単な説明】

【図１】本発明のＬＳＩ設計支援システムの一実施例を
示すブロック図である。

【図２】本実施例のＬＳＩ設計支援システムにおいて出
力されるデータを説明する図である。

【図３】チップとＬＳＩパッケージのワイヤーボンダー
による組立を説明する図である。

【図４】ＡＳＩＣチップについて説明する図である。

【図５】従来のＬＳＩ設計支援システムを示すブロック
図である。

【符号の説明】

１処理装置２マウス３キーボード４ディスプレイ５磁気記憶装置６プリンター７プロッター１１チップデータ入力手段１２ＬＳＩパッケージデータ入力手段１３外部ピン電気属性指定手段１４ピンコネ手段１５組立チェック手段１６電気属性チェック手段１７テスターピン指定手段１８ボンダーデータ編集手段１９レイアウトデータ編集手段２０テストパターンデータ編集手段２１プローブカード設計データ編集手段２２インタフェース部２３記憶部３０パッド３１チップ３２ワイヤー３３内部リード３４外部ピン３５内部リード上ボンディング点５０外部ピン番号５１内部リード上ボンディング点座標５２外部ピン属性５３パッド番号５４パッド座標５５パッド属性条件５６テスター電源５７テスター端子番号６０ボンダーデータ６１レイアウトデータ６２プローブカードデータ６３テストパターンデータ

Claims

【特許請求の範囲】

【請求項１】（Ａ）ＬＳＩチップ外形、パッド座標、
パッドがなりえる電気属性条件のデータを入力するチッ
プデータ入力手段、（Ｂ）前記（Ａ）で入力したチップ
を組み込みたいＬＳＩパッケージに関するデータを入力
するＬＳＩパッケージデータ入力手段、（Ｃ）前記
（Ｂ）で入力したＬＳＩパッケージの外部ピンの電気属
性を指定する外部ピン電気属性指定手段、（Ｄ）前記
（Ａ）、（Ｂ）で入力したチップのパッドとＬＳＩパッ
ケージの外部ピンとの電気的接続を指定するピンコネ手
段、（Ｅ）前記（Ｄ）で指定した電気的接続がチップと
ＬＳＩパッケージを実際の組立作業における組立条件を
満足するかチェックする組立チェック手段、（Ｆ）チッ
プのパッドが、前記（Ｄ）で指定した電気的接続によっ
て結ばれているＬＳＩパッケージの外部ピンの電気属性
と同じ電気属性になりえるかチェックする電気属性チェ
ック手段、とを備えることを特徴とするパッドとＬＳＩ
パッケージの電気的接続を決め、チップを組み込むＬＳ
Ｉパッケージ毎に、電気的にＬＳＩパッケージの外部ピ
ンと接続するパッドを決めるＬＳＩ組立設計支援システ
ム。
【請求項２】前記請求項１の（Ａ），（Ｂ），
（Ｃ），（Ｄ），（Ｅ），（Ｆ）に記載の各手段により
決められた外部ピンに接続されているパッド及びそのパ
ッドの電気属性を、そのチップ上に回路を設計するシス
テム用にデータを編集するレイアウトデータ編集手段、
前記請求項１の（Ａ），（Ｂ），（Ｃ），（Ｄ），
（Ｅ），（Ｆ）に記載の各手段とを備えることを特徴と
するＡＳＩＣレイアウト設計支援システム。
【請求項３】前記請求項１の（Ａ），（Ｂ），
（Ｃ），（Ｄ），（Ｅ），（Ｆ）に記載の各手段により
決められた外部ピンに接続されているパッドに、チップ
の検査を行うためのＬＳＩテスター及び電源の接続を指
定するテスターピン指定手段、前記請求項１の（Ａ），
（Ｂ），（Ｃ），（Ｄ），（Ｅ），（Ｆ）に記載の各手
段とを備えることを特徴とするチップ検査治具設計シス
テム。
【請求項４】前記請求項１の（Ａ），（Ｂ），
（Ｃ），（Ｄ），（Ｅ），（Ｆ）に記載の各手段と、前
記請求項３記載のテスターピン指定手段により決められ
る、パッドとテスターピンとの接続関係を、チップの回
路を検査するためのテストパターン作成システム用にデ
ータを編集するテストパターンデータ編集手段、前記請
求項１の（Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ），
（Ｆ）に記載の各手段、前記請求項３記載のテスターピ
ン指定手段とを備えることを特徴とするＬＳＩテストパ
ターン設計支援システム。