JPH07154108A - 高周波整合回路 - Google Patents
高周波整合回路Info
- Publication number
- JPH07154108A JPH07154108A JP5320874A JP32087493A JPH07154108A JP H07154108 A JPH07154108 A JP H07154108A JP 5320874 A JP5320874 A JP 5320874A JP 32087493 A JP32087493 A JP 32087493A JP H07154108 A JPH07154108 A JP H07154108A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dielectric substrate
- metal strip
- matching circuit
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】金属ストリップにコンデンサを接続した整合回
路において、設計通りの特性を得ることができるコンデ
ンサの実装構造を提供する。 【構成】誘電体基板と、該誘電体基板の裏主面の接地層
と、該誘電体基板の表主面に設けられ伝送路を形成する
金属ストリップと、前記接地層と前記金属ストリップと
の間の前記誘電体基板内に設けられたコンデンサ部分と
を有するものである。
路において、設計通りの特性を得ることができるコンデ
ンサの実装構造を提供する。 【構成】誘電体基板と、該誘電体基板の裏主面の接地層
と、該誘電体基板の表主面に設けられ伝送路を形成する
金属ストリップと、前記接地層と前記金属ストリップと
の間の前記誘電体基板内に設けられたコンデンサ部分と
を有するものである。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波増幅回路な
どに用いられる高周波インピーダンス整合回路の配置構
造に関する。
どに用いられる高周波インピーダンス整合回路の配置構
造に関する。
【０００２】
【従来技術】例えば、マイクロ波増幅回路の入力とＦＥ
Ｔのゲート入力とのインピーダンス整合をとるための整
合回路として、図１に平面図、図２にその断面図を示す
ものが知られている。この整合回路においては、誘電体
基板１０の裏面に接地層１１が設けられ、その表面には
金属ストリップ３０があり、その一端３１は直流カット
用コンデンサ２１を介して信号入力端子２０に、また、
他端３２はＦＥＴのゲート電極２３に接続されている。
誘電体基板１０には、伝搬損失を低くするために誘電率
が小さいもの（通常、比誘電率１０未満）が用いられ
る。
Ｔのゲート入力とのインピーダンス整合をとるための整
合回路として、図１に平面図、図２にその断面図を示す
ものが知られている。この整合回路においては、誘電体
基板１０の裏面に接地層１１が設けられ、その表面には
金属ストリップ３０があり、その一端３１は直流カット
用コンデンサ２１を介して信号入力端子２０に、また、
他端３２はＦＥＴのゲート電極２３に接続されている。
誘電体基板１０には、伝搬損失を低くするために誘電率
が小さいもの（通常、比誘電率１０未満）が用いられ
る。
【０００３】この整合回路では、金属ストリップ３０の
中間点を整合用のチップ型コンデンサ５１を介して接地
する。この接地のために、誘電体基板１０に貫通孔５２
を設けその中の金属導体を介して誘電体基板１０の表面
に取り出した接地領域５３を設け、チップ型コンデンサ
５１の一端をこれに接続する。その他端は、金属ストリ
ップ３０に接続されている。この構成により整合回路の
小型化が可能である。
中間点を整合用のチップ型コンデンサ５１を介して接地
する。この接地のために、誘電体基板１０に貫通孔５２
を設けその中の金属導体を介して誘電体基板１０の表面
に取り出した接地領域５３を設け、チップ型コンデンサ
５１の一端をこれに接続する。その他端は、金属ストリ
ップ３０に接続されている。この構成により整合回路の
小型化が可能である。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな接続では、設計通りの特性を得ることがで困難であ
った。すなわち、チップ型のコンデンサが貫通孔部分を
介して接地されているため、比較的大きな寄生インダク
タンスがある。このため、整合回路が設計外の共振点を
持つなどの問題があった。特に、マイクロ波（１ＧＨｚ
以上の周波数）では、このような寄生インダクタンス分
が無視できなくなり、設計特性との差が明らかとなる。
うな接続では、設計通りの特性を得ることがで困難であ
った。すなわち、チップ型のコンデンサが貫通孔部分を
介して接地されているため、比較的大きな寄生インダク
タンスがある。このため、整合回路が設計外の共振点を
持つなどの問題があった。特に、マイクロ波（１ＧＨｚ
以上の周波数）では、このような寄生インダクタンス分
が無視できなくなり、設計特性との差が明らかとなる。
【０００５】本発明は、このような課題を解決するもの
で、その目的は、金属ストリップにコンデンサを接続し
た整合回路において、設計通りの特性を得ることができ
るコンデンサの実装構造を提供するものである。
で、その目的は、金属ストリップにコンデンサを接続し
た整合回路において、設計通りの特性を得ることができ
るコンデンサの実装構造を提供するものである。
【０００６】
【課題を解決するための手段】本発明による高周波整合
回路は、誘電体基板と、該誘電体基板の裏主面の接地層
と、該誘電体基板の表主面に設けられ伝送路を形成する
金属ストリップと、前記接地層と前記金属ストリップと
の間の前記誘電体基板内に設けられたコンデンサ部分と
を有するものである。なお、伝送路への影響を小さくす
るために、コンデンサ部分の幅は、接続される金属スト
リップの幅よりも狭いことが望ましい。通常、金属スト
リップは、高周波整合回路の入出力端子に接続される。
回路は、誘電体基板と、該誘電体基板の裏主面の接地層
と、該誘電体基板の表主面に設けられ伝送路を形成する
金属ストリップと、前記接地層と前記金属ストリップと
の間の前記誘電体基板内に設けられたコンデンサ部分と
を有するものである。なお、伝送路への影響を小さくす
るために、コンデンサ部分の幅は、接続される金属スト
リップの幅よりも狭いことが望ましい。通常、金属スト
リップは、高周波整合回路の入出力端子に接続される。
【０００７】
【作用及び効果】本発明によれば、金属ストリップと裏
面の接地層とが誘電体基板内に設けられたコンデンサ部
分により、直接に接続されている。したがって、不要な
インダクタンスを生じることなく、目的通りの特性の整
合回路を構成することが簡単な構造で可能となり、加え
て、整合回路の実装面積を小さくでき、整合回路を用い
た装置の小型化も可能となる。
面の接地層とが誘電体基板内に設けられたコンデンサ部
分により、直接に接続されている。したがって、不要な
インダクタンスを生じることなく、目的通りの特性の整
合回路を構成することが簡単な構造で可能となり、加え
て、整合回路の実装面積を小さくでき、整合回路を用い
た装置の小型化も可能となる。
【０００８】
【実施例】以下、本発明の実施例であるマイクロ波増幅
回路の入力整合回路を平面図である図３および断面図で
ある図４を用いて詳細に説明する。
回路の入力整合回路を平面図である図３および断面図で
ある図４を用いて詳細に説明する。
【０００９】この回路は、厚さ１．６ｍｍのアルミナセ
ラミック（比誘電率：９．８）からなる誘電体基板１０
に形成されている。この誘電体基板１０の裏面にはメタ
ライズにより形成された厚さ１０μｍの金（Ａｕ）層か
らなる接地層１１が設けられており、筐体（図示せず）
に接地されている。信号入力端子２０は、１０００ｐＦ
の直流カット用コンデンサ２１を介して金属ストリップ
３０の入力端３１に接続されている。また、入力端３１
には、高周波を阻止するバイアス用線路２２が接続さ
れ、これを介してゲートバイアスが印加される。金属ス
トリップ３０は、幅１．０ｍｍ、長さ６０ｍｍで厚さ１
０μｍのメタライズにより形成された厚さ１０μｍの金
（Ａｕ）層からなる。そして、金属ストリップ３０の出
力端３２は、ＦＥＴのゲート端子２３に接続されてい
る。
ラミック（比誘電率：９．８）からなる誘電体基板１０
に形成されている。この誘電体基板１０の裏面にはメタ
ライズにより形成された厚さ１０μｍの金（Ａｕ）層か
らなる接地層１１が設けられており、筐体（図示せず）
に接地されている。信号入力端子２０は、１０００ｐＦ
の直流カット用コンデンサ２１を介して金属ストリップ
３０の入力端３１に接続されている。また、入力端３１
には、高周波を阻止するバイアス用線路２２が接続さ
れ、これを介してゲートバイアスが印加される。金属ス
トリップ３０は、幅１．０ｍｍ、長さ６０ｍｍで厚さ１
０μｍのメタライズにより形成された厚さ１０μｍの金
（Ａｕ）層からなる。そして、金属ストリップ３０の出
力端３２は、ＦＥＴのゲート端子２３に接続されてい
る。
【００１０】整合用コンデンサ４０は、金属ストリップ
３０の入力端３１から２５ｍｍの位置の金属ストリップ
３０の直下に設けられている。この整合用コンデンサ４
０は、３．０ｐＦの電気容量を有し、円板状の誘電体セ
ラミック（ＢｉＴｉＯ3系、厚さ：０．２ｍｍ）の両面
がメタライズにより電極が形成されたものである。な
お、コンデンサの直径は０．６ｍｍであり、金属ストリ
ップ３０による伝送路特性を悪化させないため、接続さ
れる金属ストリップ３０の幅よりも狭い方がよい。この
金属ストリップ３０と整合用コンデンサにより、入力端
子２０とＦＥＴのゲート端子２３との間のインピーダン
スを整合している。なお、整合用コンデンサとして積層
型チップコンデンサを用いることもでき、比較的大きな
容量を小さな面積に実装することができる。
３０の入力端３１から２５ｍｍの位置の金属ストリップ
３０の直下に設けられている。この整合用コンデンサ４
０は、３．０ｐＦの電気容量を有し、円板状の誘電体セ
ラミック（ＢｉＴｉＯ3系、厚さ：０．２ｍｍ）の両面
がメタライズにより電極が形成されたものである。な
お、コンデンサの直径は０．６ｍｍであり、金属ストリ
ップ３０による伝送路特性を悪化させないため、接続さ
れる金属ストリップ３０の幅よりも狭い方がよい。この
金属ストリップ３０と整合用コンデンサにより、入力端
子２０とＦＥＴのゲート端子２３との間のインピーダン
スを整合している。なお、整合用コンデンサとして積層
型チップコンデンサを用いることもでき、比較的大きな
容量を小さな面積に実装することができる。
【００１１】この整合回路の作製は以下のようにする。
まず、誘電体基板１０の両面に接地層１１、金属ストリ
ップ３０などのメタライズ層を設ける。誘電体基板１０
のコンデンサ４０を配する位置に開口を設ける。コンデ
ンサ４０をこの開口内に配して、Ａｕ−Ｓｎ半田により
コンデンサ４０の両電極を接地層１１と金属ストリップ
３０にそれぞれ接続接続する。なお、コンデンサ４０の
厚さが誘電体基板１０より薄い場合は、Ａｕ−Ｓｎ半田
などの金属を不足する厚さ埋め込むこともできる。ま
た、開口を貫通孔とせずに片側のメタライズ層の裏面に
接続することもできる。
まず、誘電体基板１０の両面に接地層１１、金属ストリ
ップ３０などのメタライズ層を設ける。誘電体基板１０
のコンデンサ４０を配する位置に開口を設ける。コンデ
ンサ４０をこの開口内に配して、Ａｕ−Ｓｎ半田により
コンデンサ４０の両電極を接地層１１と金属ストリップ
３０にそれぞれ接続接続する。なお、コンデンサ４０の
厚さが誘電体基板１０より薄い場合は、Ａｕ−Ｓｎ半田
などの金属を不足する厚さ埋め込むこともできる。ま
た、開口を貫通孔とせずに片側のメタライズ層の裏面に
接続することもできる。
【００１２】以上、本実施例によれば、寄生インダクタ
ンスなくコンデンサを接続でき、工程も単純であり、加
えて、実装面積も小さくできる。なお、本発明は、この
実施例に限定されるものではない。例えば、増幅回路以
外の回路に利用してもよい。金属ストリップの端部にコ
ンデンサを接続する場合にも利用できる。（例えば、電
気長１／２波長のショートスタブの場合に、その端部を
１０００ｐＦ程度のコンデンサを介して高周波的に接地
する場合に用いることもできる。）また、コンデンサと
して、予め電極を形成している場合のみではなく、誘電
率が基板よりも高いものを基板内に配することでもコン
デンサ部分として動作させることもできる。
ンスなくコンデンサを接続でき、工程も単純であり、加
えて、実装面積も小さくできる。なお、本発明は、この
実施例に限定されるものではない。例えば、増幅回路以
外の回路に利用してもよい。金属ストリップの端部にコ
ンデンサを接続する場合にも利用できる。（例えば、電
気長１／２波長のショートスタブの場合に、その端部を
１０００ｐＦ程度のコンデンサを介して高周波的に接地
する場合に用いることもできる。）また、コンデンサと
して、予め電極を形成している場合のみではなく、誘電
率が基板よりも高いものを基板内に配することでもコン
デンサ部分として動作させることもできる。
【図１】従来技術による整合回路を説明するための平面
図である。
図である。
【図２】従来技術による整合回路を説明するための断面
図（図１のＡ−Ａ’に対応）である。
図（図１のＡ−Ａ’に対応）である。
【図３】本発明の一実施例である整合回路を説明するた
めの平面図である。
めの平面図である。
【図４】本発明の一実施例である整合回路を説明するた
めの断面図（図３のＡ−Ａ’に対応）である。
めの断面図（図３のＡ−Ａ’に対応）である。
１０ 誘電体基板 １１ 接地層 ２０ 信号入力端子（入出力端） ２３ ＦＥＴのゲート端子（入出力端） ３０ 金属ストリップ ４０ 整合用コンデンサ（コンデンサ部分）
Claims (1)
- 【請求項１】 誘電体基板と、該誘電体基板の裏主面の
接地層と、該誘電体基板の表主面に設けられ伝送路を形
成する金属ストリップと、前記接地層と前記金属ストリ
ップとの間の前記誘電体基板内に設けられたコンデンサ
部分とを有することを特徴とする高周波整合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320874A JPH07154108A (ja) | 1993-11-29 | 1993-11-29 | 高周波整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320874A JPH07154108A (ja) | 1993-11-29 | 1993-11-29 | 高周波整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154108A true JPH07154108A (ja) | 1995-06-16 |
Family
ID=18126231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5320874A Pending JPH07154108A (ja) | 1993-11-29 | 1993-11-29 | 高周波整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154108A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7786656B1 (ja) * | 2025-04-01 | 2025-12-16 | 三菱電機株式会社 | マイクロストリップ線路および半導体装置 |
-
1993
- 1993-11-29 JP JP5320874A patent/JPH07154108A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7786656B1 (ja) * | 2025-04-01 | 2025-12-16 | 三菱電機株式会社 | マイクロストリップ線路および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067743B2 (en) | Transmission line and device including the same | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| EP1585184B1 (en) | Direct current cut structure | |
| US6762493B2 (en) | Microwave integrated circuit | |
| JPH10505202A (ja) | 能動マイクロ波素子及び少なくとも１つの受動素子を備えた集積回路構造 | |
| JPH07154108A (ja) | 高周波整合回路 | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| US5469107A (en) | Microwave amplifier | |
| JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPH02135802A (ja) | 混成集積回路装置 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPH10289966A (ja) | フリップチップ型半導体装置 | |
| JP3306196B2 (ja) | マイクロ波集積回路装置 | |
| JP2517105B2 (ja) | フィルタ装置 | |
| JP3051430B2 (ja) | マイクロ波集積回路 | |
| JPH11163272A (ja) | マイクロ波回路 | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JPH0414301A (ja) | 誘電体共振装置 | |
| JPH06244602A (ja) | マイクロ波集積回路およびそのパッケージ | |
| JP2567210B2 (ja) | マイクロ波接地構造 | |
| JPH0677341A (ja) | 回路基板 | |
| JPH05267489A (ja) | 電界効果トランジスタ | |
| JPH06112706A (ja) | インピーダンス変換回路 |