JPH07154532A - 制御フィードバック型電荷／電圧変換器 - Google Patents
制御フィードバック型電荷／電圧変換器Info
- Publication number
- JPH07154532A JPH07154532A JP6180856A JP18085694A JPH07154532A JP H07154532 A JPH07154532 A JP H07154532A JP 6180856 A JP6180856 A JP 6180856A JP 18085694 A JP18085694 A JP 18085694A JP H07154532 A JPH07154532 A JP H07154532A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- voltage
- charge
- transistor
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Facsimile Heads (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 読取り時の雑音を低下する電荷／電圧変換機
を提供する。 【構成】 読み取りダイオード（Ｄ）と無負荷ゲインＧ
0 の読み取りトランジスター（Ｔ2 ）を含む電荷／電圧
変換器であり、読み取り期間中にはＧ0 より大きい変換
ゲインを確保し、その他の時には変換ゲインをほぼ０と
する、補償回路を含んでいる。
を提供する。 【構成】 読み取りダイオード（Ｄ）と無負荷ゲインＧ
0 の読み取りトランジスター（Ｔ2 ）を含む電荷／電圧
変換器であり、読み取り期間中にはＧ0 より大きい変換
ゲインを確保し、その他の時には変換ゲインをほぼ０と
する、補償回路を含んでいる。
Description
【０００１】
【産業上の利用分野】本発明は電荷／電圧変換器に関す
る。これらは、たとえば、電荷転送素子に使用される。
る。これらは、たとえば、電荷転送素子に使用される。
【０００２】
【従来の技術】電荷／電圧変換器は読取りダイオードと
読取り増幅器を備えている。ダイオードは拡散キャパシ
タンスＣｄを有しており、増幅器はゲインＧを有してい
る。当分野の技術者には、電荷／電圧変換器の特性パラ
メータが、入力電圧と出力電荷とを関連づけるいわゆる
換算係数であることは周知である。
読取り増幅器を備えている。ダイオードは拡散キャパシ
タンスＣｄを有しており、増幅器はゲインＧを有してい
る。当分野の技術者には、電荷／電圧変換器の特性パラ
メータが、入力電圧と出力電荷とを関連づけるいわゆる
換算係数であることは周知である。
【０００３】換算係数の理論値はＦｃ＝Ｇ／Ｃｄであ
る。
る。
【０００４】しかしながら、拡散キャパシタンスＣｄと
並列に作用する寄生キャパシタンス（ダイオードの重な
りキャパシタンスＣｒ、及び増幅器の入力にフィードバ
ックされるミラー・キャパシタンスＣｍ）が存在するた
め、より正確な換算係数は次の関係式で与えられる。
並列に作用する寄生キャパシタンス（ダイオードの重な
りキャパシタンスＣｒ、及び増幅器の入力にフィードバ
ックされるミラー・キャパシタンスＣｍ）が存在するた
め、より正確な換算係数は次の関係式で与えられる。
【０００５】Ｆｃ＝Ｇ／（Ｃｄ＋Ｃｒ＋Ｃｍ） 従来の技術によれば、ゲインＧは電荷転送素子を構成す
る構成要素の外部の抵抗Ｒを使用して調節される。この
抵抗は読取り連鎖（ｃｈａｉｎ）のゲイン、帯域幅及び
雑音を固定するものであり、この連鎖は電荷／電圧変換
器に加えて、他の増幅器を含んでおり、この増幅器には
低域フィルタがつながれ、このフィルタには２重相関サ
ンプリング回路（double correlated sampling circui
t）がつながれている。
る構成要素の外部の抵抗Ｒを使用して調節される。この
抵抗は読取り連鎖（ｃｈａｉｎ）のゲイン、帯域幅及び
雑音を固定するものであり、この連鎖は電荷／電圧変換
器に加えて、他の増幅器を含んでおり、この増幅器には
低域フィルタがつながれ、このフィルタには２重相関サ
ンプリング回路（double correlated sampling circui
t）がつながれている。
【０００６】
【発明が解決しようとする課題】このような素子にはさ
まざまな欠点がある。詳細にいえば、変換段でのゲイン
が低いため、連鎖全体の雑音特性は最適なものではな
い。これは増幅のほとんどが読取り増幅後に行われるか
らである。この問題は振幅の低い信号の処理を伴う用途
では重大なものとなる。
まざまな欠点がある。詳細にいえば、変換段でのゲイン
が低いため、連鎖全体の雑音特性は最適なものではな
い。これは増幅のほとんどが読取り増幅後に行われるか
らである。この問題は振幅の低い信号の処理を伴う用途
では重大なものとなる。
【０００７】本発明はこれらの課題を解決するものであ
る。
る。
【０００８】
【課題を解決するための手段】本発明の目的は読取りダ
イオードと読取り増幅器を含んでいる電荷／電圧変換器
であり、読取り増幅器はゲート電極が読取りダイオード
に接続されており、ソースが素子の出力電圧が現れる点
を備えているトランジスタを含んでいる。このトランジ
スタはゲートの電圧とソースの電圧の間の無負荷ゲイン
Ｇ0 を確保する。変換器は、読取り増幅器が読取りフェ
ーズ中にＧ0 よりも大きなゲインＧをもたらすことを可
能とする補助手段を含んでいることを特徴とする。
イオードと読取り増幅器を含んでいる電荷／電圧変換器
であり、読取り増幅器はゲート電極が読取りダイオード
に接続されており、ソースが素子の出力電圧が現れる点
を備えているトランジスタを含んでいる。このトランジ
スタはゲートの電圧とソースの電圧の間の無負荷ゲイン
Ｇ0 を確保する。変換器は、読取り増幅器が読取りフェ
ーズ中にＧ0 よりも大きなゲインＧをもたらすことを可
能とする補助手段を含んでいることを特徴とする。
【０００９】後述するこれらの補助手段は増幅器によっ
て制御される電流発生器を備えている。
て制御される電流発生器を備えている。
【００１０】したがって、本発明の直接的な利点は読取
り連鎖の雑音指数が低下することである。
り連鎖の雑音指数が低下することである。
【００１１】本発明のその他の特徴及び利点は、添付図
面を参照して行う好ましい実施例の以下の説明から明ら
かとなろう。
面を参照して行う好ましい実施例の以下の説明から明ら
かとなろう。
【００１２】
【実施例】図１は従来技術の電荷／電圧変換器及びその
読取り連鎖を示す。この図は領域Ｉ及びＩＩに分割され
ている。
読取り連鎖を示す。この図は領域Ｉ及びＩＩに分割され
ている。
【００１３】領域Ｉの回路は電荷発生部品、たとえば、
電荷転送素子に組み込まれている。領域ＩＩの回路は電
荷発生部品とは別な外部部品である。
電荷転送素子に組み込まれている。領域ＩＩの回路は電
荷発生部品とは別な外部部品である。
【００１４】電荷／電圧変換器は電荷蓄積素子（図示せ
ず）からの電荷Ｑを電圧Ｖｓに変換する。この電圧Ｖｓ
は電荷転送素子の出力Ａに現れる。
ず）からの電荷Ｑを電圧Ｖｓに変換する。この電圧Ｖｓ
は電荷転送素子の出力Ａに現れる。
【００１５】上述したように、電荷／電圧変換器は読取
りダイオードと読取り増幅器を備えている。
りダイオードと読取り増幅器を備えている。
【００１６】読取り増幅器は、ゲートが読取りダイオー
ドＤに接続されており、ドレインが供給電圧Ｖｄｄにな
っており、ソースが電荷転送素子の出力接点Ａに接続さ
れているＭＯＳトランジスタＴ2 の形態となっている。
ドＤに接続されており、ドレインが供給電圧Ｖｄｄにな
っており、ソースが電荷転送素子の出力接点Ａに接続さ
れているＭＯＳトランジスタＴ2 の形態となっている。
【００１７】変換器のゲインは出力接点Ａと装置の接地
の間におかれた抵抗Ｒを使用して調節される。
の間におかれた抵抗Ｒを使用して調節される。
【００１８】当分野の技術者には、ＭＯＳトランジスタ
Ｔ1 がゲートにおける制御信号Ｃ１の影響の下で、電荷
Ｑの到着前にダイオードＤのコンデンサＣｄの事前充電
を可能とすることが認識されよう。このトランジスタの
ドレインは供給電圧Ｖｒに接続されており、ソースは電
荷Ｑの到着個所、すなわちダイオードの陰極とトランジ
スタＴ2 のゲートに接続されている。
Ｔ1 がゲートにおける制御信号Ｃ１の影響の下で、電荷
Ｑの到着前にダイオードＤのコンデンサＣｄの事前充電
を可能とすることが認識されよう。このトランジスタの
ドレインは供給電圧Ｖｒに接続されており、ソースは電
荷Ｑの到着個所、すなわちダイオードの陰極とトランジ
スタＴ2 のゲートに接続されている。
【００１９】電荷転送素子の外部読取り連鎖は、入力が
接点Ａに接続されている高ゲインの増幅器１、入力が増
幅器１の出力に接続されている低域フィルタ２、ならび
に入力がフィルタ２の出力に接続されている２重照合サ
ンプリング回路３を備えている。
接点Ａに接続されている高ゲインの増幅器１、入力が増
幅器１の出力に接続されている低域フィルタ２、ならび
に入力がフィルタ２の出力に接続されている２重照合サ
ンプリング回路３を備えている。
【００２０】低域フィルタ２及びサンプリング回路３は
必ずしも、外部読取り連鎖に含まれるものではない。し
かしながら、これらはきわめて低周波数の用途では必要
なものである。
必ずしも、外部読取り連鎖に含まれるものではない。し
かしながら、これらはきわめて低周波数の用途では必要
なものである。
【００２１】上述したように、電荷変換段のゲインはき
わめて低い。一般に、これは無負荷ゲインＧ0 の半分で
あり、たとえば、約０．８５になる。
わめて低い。一般に、これは無負荷ゲインＧ0 の半分で
あり、たとえば、約０．８５になる。
【００２２】読取り連鎖の雑音は、主な増幅が読取り増
幅後に生じるので、性能が並のものとなるようなもので
ある。この問題は信号が弱い用途では深刻なものとな
る。
幅後に生じるので、性能が並のものとなるようなもので
ある。この問題は信号が弱い用途では深刻なものとな
る。
【００２３】図１において、寄生キャパシタンスＣｒ、
Ｃｌ及びＣｐｃは点線の記号で示されている。
Ｃｌ及びＣｐｃは点線の記号で示されている。
【００２４】キャパシタンスＣｒはダイオードＤを中心
とする全ての重なりキャパシタンスを表し、キャパシタ
ンスＣｌはトランジスタＴ2 のソース−ゲート・キャパ
シタンスを表す。この場合、ゲインＧの読取り増幅器の
入力へフィードバックされるミラー・キャパシタンスは
Ｃｍ＝Ｃｌ（１−Ｇ）によって与えられる。キャパシタ
ンスＣｐｃはトランジスタＴ1 のソース−ゲート・キャ
パシタンスを表す。寄生キャパシタンスＣｒ及びＣｍが
存在することにより、換算係数Ｆｃが低下する。後述す
るように、本発明はこのような寄生キャパシタンスの効
果を考慮することを可能とするという利点を有する。
とする全ての重なりキャパシタンスを表し、キャパシタ
ンスＣｌはトランジスタＴ2 のソース−ゲート・キャパ
シタンスを表す。この場合、ゲインＧの読取り増幅器の
入力へフィードバックされるミラー・キャパシタンスは
Ｃｍ＝Ｃｌ（１−Ｇ）によって与えられる。キャパシタ
ンスＣｐｃはトランジスタＴ1 のソース−ゲート・キャ
パシタンスを表す。寄生キャパシタンスＣｒ及びＣｍが
存在することにより、換算係数Ｆｃが低下する。後述す
るように、本発明はこのような寄生キャパシタンスの効
果を考慮することを可能とするという利点を有する。
【００２５】図２は時間の関数として、従来技術による
電荷／電圧変換器が検出した電圧Ｖｓを示す。
電荷／電圧変換器が検出した電圧Ｖｓを示す。
【００２６】電荷／電圧変換の間に３つの時間間隔を規
定することができる。これらは図２においてｔ1 、ｔ2
及びｔ3 という符号がつけられている。
定することができる。これらは図２においてｔ1 、ｔ2
及びｔ3 という符号がつけられている。
【００２７】間隔ｔ1 はダイオードＤのコンデンサＣｄ
の事前充電の期間であり、この期間の間、トランジスタ
Ｔ1 は導通している。この間隔ｔ1 中に受け取る電圧Ｖ
ｓは読取り増幅器の出力に現れるものである。
の事前充電の期間であり、この期間の間、トランジスタ
Ｔ1 は導通している。この間隔ｔ1 中に受け取る電圧Ｖ
ｓは読取り増幅器の出力に現れるものである。
【００２８】間隔ｔ2 の間、ダイオードは浮動状態であ
り、電荷が流れることができる。
り、電荷が流れることができる。
【００２９】間隔ｔ3 の間、電荷／電圧変換の希望する
信号が発生する。従来技術によれば、読取り連鎖は３つ
の間隔ｔ1 、ｔ2 及びｔ3 の間に、トランジスタＴ2 の
ゲートに現れる信号を増幅する。
信号が発生する。従来技術によれば、読取り連鎖は３つ
の間隔ｔ1 、ｔ2 及びｔ3 の間に、トランジスタＴ2 の
ゲートに現れる信号を増幅する。
【００３０】したがって、間隔ｔ1 の間、連鎖のゲイン
が高ければ、増幅された電圧は飽和することがある。
が高ければ、増幅された電圧は飽和することがある。
【００３１】読取り連鎖で増幅を行う各種の回路の固有
の緩和率のため、間隔ｔ2 及びｔ3 の間、高いレベルの
雑音が残存する。この場合、飽和を回避するために連鎖
のゲインを制限するか（この場合、希望する信号が対応
して弱くなる）、増幅を抑制するために間隔ｔ3 の間各
種の増幅器の供給電圧を排除するか（この場合、補足回
路が必要となる）が必要となる。
の緩和率のため、間隔ｔ2 及びｔ3 の間、高いレベルの
雑音が残存する。この場合、飽和を回避するために連鎖
のゲインを制限するか（この場合、希望する信号が対応
して弱くなる）、増幅を抑制するために間隔ｔ3 の間各
種の増幅器の供給電圧を排除するか（この場合、補足回
路が必要となる）が必要となる。
【００３２】図３は本発明の好ましい実施例による電荷
／電圧変換を示す。図１と同様に、図３は２つの領域Ｉ
及びＩＩに分割されている。領域Ｉの回路は電荷発生部
品に組み込まれており、領域ＩＩの回路は電荷発生部品
とは別の部品である。しかしながら、本発明は領域ＩＩ
の回路も電荷発生部品に組み込まれている他の実施例に
も関連している。
／電圧変換を示す。図１と同様に、図３は２つの領域Ｉ
及びＩＩに分割されている。領域Ｉの回路は電荷発生部
品に組み込まれており、領域ＩＩの回路は電荷発生部品
とは別の部品である。しかしながら、本発明は領域ＩＩ
の回路も電荷発生部品に組み込まれている他の実施例に
も関連している。
【００３３】トランジスタＴ1 、ダイオードＤ及びトラ
ンジスタＴ2 は、上述と同様に接続されている。
ンジスタＴ2 は、上述と同様に接続されている。
【００３４】電荷発生部品に組み込まれているＭＯＳト
ランジスタＴ3 のドレインはトランジスタＴ2 のソース
に接続されており、ソースは装置のアースに接続されて
いる。装置外部の独立した部品の形態であることが好ま
しい、ゲインがＫの増幅器４の入力はトランジスタＴ2
のソースに接続されており、出力はトランジスタＴ3の
ゲートに接続されている。
ランジスタＴ3 のドレインはトランジスタＴ2 のソース
に接続されており、ソースは装置のアースに接続されて
いる。装置外部の独立した部品の形態であることが好ま
しい、ゲインがＫの増幅器４の入力はトランジスタＴ2
のソースに接続されており、出力はトランジスタＴ3の
ゲートに接続されている。
【００３５】従来技術と同様に、電荷転送素子の出力接
点ＡはトランジスタＴ2 のソース及び図に示されていな
い外部増幅連鎖に接続されている。
点ＡはトランジスタＴ2 のソース及び図に示されていな
い外部増幅連鎖に接続されている。
【００３６】読取りトランジスタＴ2 は正の無負荷ゲイ
ンＧ0 を備えている。トランジスタＴ3 はインバータと
して働く。このトランジスタは値がそのゲートに印加さ
れる電圧によって調節できる利点を有する電流源として
機能する。これによって、出力電圧Ｖｓの動特性を最適
に調節することができる。インバータとして取り付けら
れているトランジスタＴ3 は−Ｇ1 （Ｇ1 は正の値であ
る）に等しい無負荷ゲインを有している。電圧Ｖｄはダ
イオードＤの接点における電圧であり、電圧Ｖｋはゲイ
ンがＫの増幅器４の出力に現れるものである。したがっ
て、 Ｖｋ＝Ｋ・Ｖｓ 及び Ｖｓ＝Ｇ0 ・Ｖｄ−Ｇ1 ・Ｖｋ であり、 Ｖｓ＝Ｇ0 ・Ｖｄ／（１＋Ｇ1 ・Ｋ） となる。
ンＧ0 を備えている。トランジスタＴ3 はインバータと
して働く。このトランジスタは値がそのゲートに印加さ
れる電圧によって調節できる利点を有する電流源として
機能する。これによって、出力電圧Ｖｓの動特性を最適
に調節することができる。インバータとして取り付けら
れているトランジスタＴ3 は−Ｇ1 （Ｇ1 は正の値であ
る）に等しい無負荷ゲインを有している。電圧Ｖｄはダ
イオードＤの接点における電圧であり、電圧Ｖｋはゲイ
ンがＫの増幅器４の出力に現れるものである。したがっ
て、 Ｖｋ＝Ｋ・Ｖｓ 及び Ｖｓ＝Ｇ0 ・Ｖｄ−Ｇ1 ・Ｖｋ であり、 Ｖｓ＝Ｇ0 ・Ｖｄ／（１＋Ｇ1 ・Ｋ） となる。
【００３７】本発明による読取り増幅器のゲインは次式
によって与えられる。
によって与えられる。
【００３８】Ｇ＝Ｇ0 ／（１＋Ｋ・Ｇ1 ） トランジスタＴ2 及びＴ3 は同一であることが好まし
く、その場合には、Ｇ1 とＧ0 も同一となる。
く、その場合には、Ｇ1 とＧ0 も同一となる。
【００３９】本発明によれば、増幅器４のゲインＫはこ
れが増幅を行う時間間隔によって左右される。増幅器４
はゲインを制御信号Ｃ２の関数として変更することを可
能とする、本明細書で説明する必要がない回路を含んで
いる。
れが増幅を行う時間間隔によって左右される。増幅器４
はゲインを制御信号Ｃ２の関数として変更することを可
能とする、本明細書で説明する必要がない回路を含んで
いる。
【００４０】図４は時間の関数として、本発明の好まし
い実施例による電荷／電圧変換器が検出した電圧を示
す。
い実施例による電荷／電圧変換器が検出した電圧を示
す。
【００４１】間隔ｔ1 の間、増幅器４のゲインＫは高い
正の値、たとえば、Ｋ＝１０を有している。この場合、
ゲインＧはほぼ１／Ｋに等しくなり、これはゼロに近
い。変換器の出力接点Ａで検出される電圧Ｖｓも、した
がって、きわめて低くなる。
正の値、たとえば、Ｋ＝１０を有している。この場合、
ゲインＧはほぼ１／Ｋに等しくなり、これはゼロに近
い。変換器の出力接点Ａで検出される電圧Ｖｓも、した
がって、きわめて低くなる。
【００４２】結果として、読取り連鎖の増幅は従来技術
のように制限されなくなる。
のように制限されなくなる。
【００４３】間隔ｔ2 及びｔ3 の間、ゲインＫはゲイン
ＧをゲインＧ0 よりも大きくするために、若干負の値と
なる。Ｇは１よりも大きいことが好ましい。Ｋの値は、
たとえば、−０．２とすることができる。この場合、検
出される値Ｖｓは従来技術よりもはるかに高く有利であ
る。
ＧをゲインＧ0 よりも大きくするために、若干負の値と
なる。Ｇは１よりも大きいことが好ましい。Ｋの値は、
たとえば、−０．２とすることができる。この場合、検
出される値Ｖｓは従来技術よりもはるかに高く有利であ
る。
【００４４】前述したように、換算係数を次のように書
くことができる。
くことができる。
【００４５】Ｆｃ＝Ｇ／（Ｃｄ＋Ｃｒ＋Ｃｍ） ただし、Ｃｍ＝（１−Ｇ）・Ｃｌである。
【００４６】したがって、次式が得られる。
【００４７】 Ｆｃ＝Ｇ／（Ｃｄ＋Ｃｒ＋（１−Ｇ）Ｃｌ） 換算係数はゲインＧを増加させるだけでなく、ミラー・
キャパシタンスＣｍの本発明による効果によっても改善
される。ＧがＧ0 と１の間の値の場合、Ｃｍは減少し、
Ｇ＝１の場合、Ｃｍは打ち消され、Ｇ＞１の場合、Ｃｍ
は負の値を取り、キャパシタンスＣｄ及びＣｒの効果を
補償することが可能となる。
キャパシタンスＣｍの本発明による効果によっても改善
される。ＧがＧ0 と１の間の値の場合、Ｃｍは減少し、
Ｇ＝１の場合、Ｃｍは打ち消され、Ｇ＞１の場合、Ｃｍ
は負の値を取り、キャパシタンスＣｄ及びＣｒの効果を
補償することが可能となる。
【００４８】
【発明の効果】本発明の利点の１つは、したがって、ミ
ラー・キャパシタンスＣｍを使用して、換算係数を増加
できることである。
ラー・キャパシタンスＣｍを使用して、換算係数を増加
できることである。
【００４９】従来技術において、ミラー・キャパシタン
スの効果は換算係数を減少させる。したがって、このキ
ャパシタンスを減少させることが必要である。当分野の
技術者には、これを達成するには、このトランジスタＴ
2 を小さいサイズのものとしなければならないことが周
知である。しかしながら、これを行うと、トランジスタ
の制御ゲートで印加される電位の直線性が劣化すること
となり、これによって、出力電圧Ｖｓの特性が劣化する
こととなる。本発明はこの欠点を解決する。
スの効果は換算係数を減少させる。したがって、このキ
ャパシタンスを減少させることが必要である。当分野の
技術者には、これを達成するには、このトランジスタＴ
2 を小さいサイズのものとしなければならないことが周
知である。しかしながら、これを行うと、トランジスタ
の制御ゲートで印加される電位の直線性が劣化すること
となり、これによって、出力電圧Ｖｓの特性が劣化する
こととなる。本発明はこの欠点を解決する。
【００５０】本発明の他の利点はゲート−ソース・キャ
パシタンスＣｌが従来技術による読取りトランジスタの
ものよりも大きい読取りトランジスタＴ2 を使用できる
ことである。この場合、このようなトランジスタの寸法
は従来技術で使用されていたトランジスタのものよりも
大きくすることができ、したがって、出力電圧Ｖｓの動
特性を改善することができる。
パシタンスＣｌが従来技術による読取りトランジスタの
ものよりも大きい読取りトランジスタＴ2 を使用できる
ことである。この場合、このようなトランジスタの寸法
は従来技術で使用されていたトランジスタのものよりも
大きくすることができ、したがって、出力電圧Ｖｓの動
特性を改善することができる。
【図１】従来技術の電荷／電圧変換器及びその読取り連
鎖の図である。
鎖の図である。
【図２】従来技術による電荷／電圧変換器が時間の関数
として検出した電圧の図である。
として検出した電圧の図である。
【図３】本発明の好ましい実施例による電荷／電圧変換
の図である。
の図である。
【図４】本発明の好ましい実施例による電荷／電圧変換
器が時間の関数として検出した電圧の図である。
器が時間の関数として検出した電圧の図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年７月２６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
Claims (7)
- 【請求項１】 両端に第１電圧が現れる読取りダイオー
ドと、無負荷ゲインがＧ0 で、ゲートが前記読取りダイ
オードに接続されていて、前記第１電圧が該ゲートに印
加されるようになっており、ソースが変換器の出力電圧
が発生する個所である読取りトランジスタを含んでいる
電荷／電圧変換器において、ダイオードのキャパシタン
スの事前充電が行われる第１の間隔、ダイオードが浮動
状態である第２の間隔、電荷／電圧変換によって得られ
た信号が読み取られる第３の間隔という３つの時間間隔
で該電荷／電圧変換が行われ、前記変換器が前記第１電
圧に対して前記出力電圧のゲインＧを、ゲインＧが第１
間隔の間ゼロにほぼ等しく、かつ第２及び第３間隔の間
ゲインＧ0 よりも大きくなるようにゲインＧを制御する
手段をさらに含んでいることを特徴とする、電荷／電圧
変換器。 - 【請求項２】 前記ゲインＧを制御する手段がゲインが
Ｋの増幅器、及びインバータとして接続され、無負荷ゲ
インを−Ｇ1 に等しくするトランジスタであり、この増
幅器の入力は出力電圧が収集される個所に接続され、出
力はインバータとして接続された前記トランジスタのゲ
ートに接続されており、このトランジスタのドレインは
増幅器の入力に接続され、ソースは装置の接地に接続さ
れており、装置のゲインＧが Ｇ＝Ｇ0 ／（１＋Ｋ・Ｇ1 ） で与えられることを特徴とする、請求項１に記載の装
置。 - 【請求項３】 前記ゲインがＫの増幅器が、制御信号の
効果により、このゲインＫを第２及び第３間隔の間負に
して、ゲインＧがＧ0 より大きくなるようにし、かつこ
のゲインＫを第１の間隔の間正にして、ゲインＧがゼロ
にほぼ等しくなるようにすることを可能とする回路を含
んでいることを特徴とする、請求項２に記載の装置。 - 【請求項４】 前記読取りトランジスタ及び前記インバ
ータとして接続されているトランジスタがＭＯＳトラン
ジスタであることを特徴とする、請求項３に記載の装
置。 - 【請求項５】 前記読取りトランジスタ及び前記インバ
ータとして接続されているトランジスタが同一のもので
あり、それによってゲインＧ1 がゲインＧ0 と等しくな
ることを特徴とする、請求項４に記載の装置。 - 【請求項６】 ゲインＧ0 が０．８５にほぼ等しく、ゲ
インＫが第２及び第３間隔の間−０．２にほぼ等しく、
第１の間隔の間１０にほぼ等しいことを特徴とする、請
求項５に記載の装置。 - 【請求項７】 前記請求項のいずれか１項に記載の装置
を組み込んだ電荷転送素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9308468 | 1993-07-09 | ||
| FR9308468A FR2707440B1 (fr) | 1993-07-09 | 1993-07-09 | Convertisseur charge-tension à rétroaction commandée. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154532A true JPH07154532A (ja) | 1995-06-16 |
| JP3714688B2 JP3714688B2 (ja) | 2005-11-09 |
Family
ID=9449109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18085694A Expired - Fee Related JP3714688B2 (ja) | 1993-07-09 | 1994-07-08 | 制御フィードバック型電荷／電圧変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5508646A (ja) |
| EP (1) | EP0633577B1 (ja) |
| JP (1) | JP3714688B2 (ja) |
| DE (1) | DE69421332T2 (ja) |
| FR (1) | FR2707440B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4299697B2 (ja) * | 2004-03-04 | 2009-07-22 | シャープ株式会社 | 固体撮像装置 |
| US20090074881A1 (en) * | 2006-05-02 | 2009-03-19 | Bioneutral Laboratories Corporation Usa | Antimicrobial cidality formulations with residual efficacy, uses thereof, and the preparation thereof |
| US9034390B2 (en) * | 2006-05-02 | 2015-05-19 | Bioneutral Laboratories Corporation | Anti-microbial composition and method for making and using same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH642205A5 (fr) * | 1981-06-29 | 1984-03-30 | Asulab Sa | Circuit amplificateur pour sonde de mesure. |
| JPS59126379A (ja) * | 1983-01-10 | 1984-07-20 | Nec Corp | 固体撮像素子の信号出力回路 |
| JPH084137B2 (ja) * | 1988-01-12 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置の出力回路 |
| JPH03297287A (ja) * | 1990-04-16 | 1991-12-27 | Hitachi Ltd | 固体撮像素子 |
| JP2666522B2 (ja) * | 1990-05-14 | 1997-10-22 | 日本電気株式会社 | 電荷転送装置 |
| JP2701546B2 (ja) * | 1991-01-18 | 1998-01-21 | 日本電気株式会社 | 信号電荷検出回路を有する電荷転送装置 |
| JPH05235665A (ja) * | 1991-09-04 | 1993-09-10 | Hitachi Ltd | 増幅回路 |
-
1993
- 1993-07-09 FR FR9308468A patent/FR2707440B1/fr not_active Expired - Fee Related
-
1994
- 1994-07-01 EP EP94401510A patent/EP0633577B1/fr not_active Expired - Lifetime
- 1994-07-01 DE DE69421332T patent/DE69421332T2/de not_active Expired - Fee Related
- 1994-07-08 JP JP18085694A patent/JP3714688B2/ja not_active Expired - Fee Related
- 1994-07-08 US US08/272,783 patent/US5508646A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69421332D1 (de) | 1999-12-02 |
| US5508646A (en) | 1996-04-16 |
| FR2707440A1 (fr) | 1995-01-13 |
| EP0633577A1 (fr) | 1995-01-11 |
| EP0633577B1 (fr) | 1999-10-27 |
| JP3714688B2 (ja) | 2005-11-09 |
| FR2707440B1 (fr) | 1995-08-18 |
| DE69421332T2 (de) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6111606A (en) | Signal processor for amplifying picture signals, and sampling and holding the amplified picture signals | |
| US9213350B2 (en) | Impedance transformation with transistor circuits | |
| ATE349805T1 (de) | Aktive kompensation eines kapazitiven multiplizierers | |
| US6353344B1 (en) | High impedance bias circuit | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| JPH07154532A (ja) | 制御フィードバック型電荷／電圧変換器 | |
| JPH0122769B2 (ja) | ||
| JP3338333B2 (ja) | 増幅回路 | |
| US5589881A (en) | Enhanced performance CCD output amplifier | |
| US5872482A (en) | Amplifier circuit having a pair of differential transistors with differing threshold values for perform offset compensation | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JP2001068948A (ja) | Ｍｏｓｆｅｔ増幅回路 | |
| EP0153250B1 (fr) | Amplificateur intégré à étage de sortie réalisé en technologie CMOS | |
| JPS5851447B2 (ja) | Ｆｅｔ アンプ | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| US5387829A (en) | Output signal processing circuit for a charge-coupled device | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| JPH051649B2 (ja) | ||
| SU1141564A1 (ru) | Дифференциальный усилитель | |
| JPH0563468A (ja) | 増幅回路 | |
| JPS5870609A (ja) | 演算増幅回路 | |
| JP2898160B2 (ja) | トランスバーサルフィルタ用増幅器 | |
| JPH0818355A (ja) | 演算増幅器 | |
| JPS63217704A (ja) | 高速増幅器 | |
| JPH08242330A (ja) | イメージセンサおよび固定パターンノイズの除去方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |