JPH0715938B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0715938B2 JPH0715938B2 JP60109356A JP10935685A JPH0715938B2 JP H0715938 B2 JPH0715938 B2 JP H0715938B2 JP 60109356 A JP60109356 A JP 60109356A JP 10935685 A JP10935685 A JP 10935685A JP H0715938 B2 JPH0715938 B2 JP H0715938B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- semiconductor device
- porous
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の素子間分離構造に関するもの
であり、さらに詳しくは、分離特性にすぐれ，寄生容量
が小さく，絶縁耐圧の大きな素子間分離構造に関するも
のである。
であり、さらに詳しくは、分離特性にすぐれ，寄生容量
が小さく，絶縁耐圧の大きな素子間分離構造に関するも
のである。
第10図はMOS型集積回路に用いられる従来の素子間分離
構造の一例を示す断面図である。同図において、ｐ型の
シリコン基板１上に厚い酸化シリコン膜２が区域的に設
けられている。この酸化シリコン膜２に覆われていない
領域にゲート酸化膜３が形成されており、そのゲート酸
化膜３上に区域的に多結晶シリコンゲート４が設けられ
ている。多結晶シリコンゲート４に関連して、ソース，
ドレイン用のn+拡散層５が形成されている。CVD法によ
り形成された酸化シリコン膜６の上にAl配線層７が設け
られている。酸化シリコン膜２に接するシリコン基板１
の表面には反転防止用のｐ型拡散層2aが設けられること
もある。この厚い酸化シリコン膜２とｐ型拡散層2aは、
２つのMOS型トランジスタ、すなわち、Tr.1とTr.2の間
の電気的な相互干渉を抑制するいわゆる素子間分離の機
能をもつ。
構造の一例を示す断面図である。同図において、ｐ型の
シリコン基板１上に厚い酸化シリコン膜２が区域的に設
けられている。この酸化シリコン膜２に覆われていない
領域にゲート酸化膜３が形成されており、そのゲート酸
化膜３上に区域的に多結晶シリコンゲート４が設けられ
ている。多結晶シリコンゲート４に関連して、ソース，
ドレイン用のn+拡散層５が形成されている。CVD法によ
り形成された酸化シリコン膜６の上にAl配線層７が設け
られている。酸化シリコン膜２に接するシリコン基板１
の表面には反転防止用のｐ型拡散層2aが設けられること
もある。この厚い酸化シリコン膜２とｐ型拡散層2aは、
２つのMOS型トランジスタ、すなわち、Tr.1とTr.2の間
の電気的な相互干渉を抑制するいわゆる素子間分離の機
能をもつ。
また第11図は従来の素子間分離構造の一例を示す断面図
である。この構造の特徴は、酸化シリコン層８がシリコ
ン基板１上に埋置されており、その分だけ表面段差が軽
減されていることにある。この構造でも、酸化シリコン
層８に接するシリコン基板１の表面領域に反転防止用の
ｐ型拡散層8aが設けられることが多い。酸化シリコン層
８とｐ型拡散層8aは、２つのMOS型トランジスタ、すな
わち、Tr.1とTr.2の間の電気的な相互干渉を抑制し、素
子間分離構造として作用する。
である。この構造の特徴は、酸化シリコン層８がシリコ
ン基板１上に埋置されており、その分だけ表面段差が軽
減されていることにある。この構造でも、酸化シリコン
層８に接するシリコン基板１の表面領域に反転防止用の
ｐ型拡散層8aが設けられることが多い。酸化シリコン層
８とｐ型拡散層8aは、２つのMOS型トランジスタ、すな
わち、Tr.1とTr.2の間の電気的な相互干渉を抑制し、素
子間分離構造として作用する。
第10図，第11図において、厚い酸化シリコン膜2,酸化シ
リコン層８を設け、ｐ型拡散層2a,8aを設けるのは以下
の理由による。素子間分離領域のしきい値電圧、いわゆ
る、寄生MOSトランジスタのしきい値電圧Ｖthは、 Ｖth＝φMS＋２φＦ＋Ａ…（１） ここで、φMSはAl配線とシリコン基板表面との仕事関数
差、φＦはフェルミ準位、ｔＩは絶縁膜の厚さ、εＩは
絶縁膜の比誘電率、εＯは真空の誘電率、ＱSSは絶縁膜
とシリコン基板との界面における表面電荷、εSiはシリ
コン基板の比誘電率、ｑは電気素量、ＮＡはシリコン基
板表面のアクセプタ濃度である。しきい値電圧Ｖthを上
げるには、絶縁膜の厚さｔＩを大きくすることとアクセ
プタ濃度ＮＡを大きくすることが効果的である。これ
が、厚い酸化シリコン膜2,8を設け、ｐ型拡散層2a,8aを
設ける理由である。
リコン層８を設け、ｐ型拡散層2a,8aを設けるのは以下
の理由による。素子間分離領域のしきい値電圧、いわゆ
る、寄生MOSトランジスタのしきい値電圧Ｖthは、 Ｖth＝φMS＋２φＦ＋Ａ…（１） ここで、φMSはAl配線とシリコン基板表面との仕事関数
差、φＦはフェルミ準位、ｔＩは絶縁膜の厚さ、εＩは
絶縁膜の比誘電率、εＯは真空の誘電率、ＱSSは絶縁膜
とシリコン基板との界面における表面電荷、εSiはシリ
コン基板の比誘電率、ｑは電気素量、ＮＡはシリコン基
板表面のアクセプタ濃度である。しきい値電圧Ｖthを上
げるには、絶縁膜の厚さｔＩを大きくすることとアクセ
プタ濃度ＮＡを大きくすることが効果的である。これ
が、厚い酸化シリコン膜2,8を設け、ｐ型拡散層2a,8aを
設ける理由である。
上述したしきい値電圧Ｖthを高くするために酸化シリコ
ン膜2,8を厚くしようとすると、第10図の構造において
は表面段差の増大を招き、第11図の構造においては酸化
シリコン膜を埋置するための溝を深く掘り込まなければ
ならないという問題がある。このことから、絶縁膜をあ
まり厚くしなくても、しきい値電圧Ｖthが十分高くなる
構造あるいは手段の実現が強く望まれていた。
ン膜2,8を厚くしようとすると、第10図の構造において
は表面段差の増大を招き、第11図の構造においては酸化
シリコン膜を埋置するための溝を深く掘り込まなければ
ならないという問題がある。このことから、絶縁膜をあ
まり厚くしなくても、しきい値電圧Ｖthが十分高くなる
構造あるいは手段の実現が強く望まれていた。
このような問題点を解決するために本発明は、半導体装
置において、素子間分離構造を備え、この一部あるいは
全部を、孔が内部に集中して表面が平滑な構造であっ
て、誘電率が熱酸化により形成される酸化シリコン膜よ
り小さい多孔質酸化シリコン膜とするようにしたもので
ある。
置において、素子間分離構造を備え、この一部あるいは
全部を、孔が内部に集中して表面が平滑な構造であっ
て、誘電率が熱酸化により形成される酸化シリコン膜よ
り小さい多孔質酸化シリコン膜とするようにしたもので
ある。
また半導体装置の製造方法において、リン，ヒ素あるい
はほう素を含む酸化シリコン膜を所望の領域に形成する
工程と、水素ガスを含む雰囲気中にて熱処理を行う工程
とを備えるようにしたものである。
はほう素を含む酸化シリコン膜を所望の領域に形成する
工程と、水素ガスを含む雰囲気中にて熱処理を行う工程
とを備えるようにしたものである。
本発明においては、多孔質酸化シリコン膜により、しき
い値電圧が高く寄生容量が小さい素子間分離構造を得る
ことができる。
い値電圧が高く寄生容量が小さい素子間分離構造を得る
ことができる。
第１図は本発明に係わる半導体装置の一実施例を示す断
面図である。第１図において、９は絶縁膜としての多孔
質の酸化シリコン膜、9aは反転防止用のｐ型拡散層であ
る。第１図において第10図と同一部分又は相当部分には
同一符号が付してある。この多孔質の酸化シリコン膜９
の比誘電率は、通常の酸化シリコン膜の比誘電率3.9よ
りずっと小さな値、たとえば、1.3〜３である。ここで
多孔質の酸化シリコン膜９の比誘電率を2.5とすると、
式（１），（２）から、通常の酸化シリコン膜の比誘電
率3.9と比べ、しきい値電圧Ｖthがおおよそ3.9/2.5≒1.
6倍だけ大きくなることがわかる。ただしφMS,2φＦは
小さいので無視できるものとする。これだけしきい値が
向上するならば、逆に、この分だけ絶縁膜の厚さを小さ
くすることができると言ってもよい。
面図である。第１図において、９は絶縁膜としての多孔
質の酸化シリコン膜、9aは反転防止用のｐ型拡散層であ
る。第１図において第10図と同一部分又は相当部分には
同一符号が付してある。この多孔質の酸化シリコン膜９
の比誘電率は、通常の酸化シリコン膜の比誘電率3.9よ
りずっと小さな値、たとえば、1.3〜３である。ここで
多孔質の酸化シリコン膜９の比誘電率を2.5とすると、
式（１），（２）から、通常の酸化シリコン膜の比誘電
率3.9と比べ、しきい値電圧Ｖthがおおよそ3.9/2.5≒1.
6倍だけ大きくなることがわかる。ただしφMS,2φＦは
小さいので無視できるものとする。これだけしきい値が
向上するならば、逆に、この分だけ絶縁膜の厚さを小さ
くすることができると言ってもよい。
第２図は本発明に係わる半導体装置の第２の実施例を示
す断面図である。第２図において、10は絶縁膜としての
多孔質の酸化シリコン層、10aは反転防止用のｐ型拡散
層である。第２図において第11図と同一部分又は相当部
分には同一符号が付してある。この構造では多孔質の酸
化シリコン層10がシリコン基板１内に埋置されている。
この構造でも多孔質の酸化シリコン層10の比誘電率が通
常の酸化シリコン膜の比誘電率3.9よりずっと小さいこ
とが利用されており、その結果として、しきい値電圧Ｖ
thが大幅に高くなる。
す断面図である。第２図において、10は絶縁膜としての
多孔質の酸化シリコン層、10aは反転防止用のｐ型拡散
層である。第２図において第11図と同一部分又は相当部
分には同一符号が付してある。この構造では多孔質の酸
化シリコン層10がシリコン基板１内に埋置されている。
この構造でも多孔質の酸化シリコン層10の比誘電率が通
常の酸化シリコン膜の比誘電率3.9よりずっと小さいこ
とが利用されており、その結果として、しきい値電圧Ｖ
thが大幅に高くなる。
第３図は本発明に係わる半導体装置の第３の実施例を示
す断面図である。第３図において、11は絶縁膜としての
多孔質の酸化シリコン膜、11aは反転防止用のｐ型拡散
層である。第３図において第10図と同一部分又は相当部
分には同一符号が付してある。この構造では多孔質の酸
化シリコン膜11とシリコン基板１との間に窒化シリコン
膜12が設けられている。この窒化シリコン膜12は、多孔
質の酸化シリコン膜11中に含まれるリンがシリコン基板
１に拡散するのを抑制するバリヤーとして作用する。
す断面図である。第３図において、11は絶縁膜としての
多孔質の酸化シリコン膜、11aは反転防止用のｐ型拡散
層である。第３図において第10図と同一部分又は相当部
分には同一符号が付してある。この構造では多孔質の酸
化シリコン膜11とシリコン基板１との間に窒化シリコン
膜12が設けられている。この窒化シリコン膜12は、多孔
質の酸化シリコン膜11中に含まれるリンがシリコン基板
１に拡散するのを抑制するバリヤーとして作用する。
第４図は本発明に係わる半導体装置の第４の実施例を示
す断面図である。第４図において、13は絶縁膜としての
多孔質の酸化シリコン層、13aは反転防止用のｐ型拡散
層である。第４図において第11図と同一部分又は相当部
分には同一符号が付してある。この構造では多孔質の酸
化シリコン層13とシリコン基板１との間に窒化シリコン
膜14が設けられている。この窒化シリコン膜14は、多孔
質の酸化シリコン層13中に含まれるリンがシリコン基板
１に拡散するのを抑制するバリヤーとして作用する。
す断面図である。第４図において、13は絶縁膜としての
多孔質の酸化シリコン層、13aは反転防止用のｐ型拡散
層である。第４図において第11図と同一部分又は相当部
分には同一符号が付してある。この構造では多孔質の酸
化シリコン層13とシリコン基板１との間に窒化シリコン
膜14が設けられている。この窒化シリコン膜14は、多孔
質の酸化シリコン層13中に含まれるリンがシリコン基板
１に拡散するのを抑制するバリヤーとして作用する。
第３図，第４図とも比誘電率の大きな（約７）窒化シリ
コン膜12,14を設けているが、厚さが小さいため、全体
として、多孔質の酸化シリコン膜11,酸化シリコン層13
の低誘電率のメリットに与える影響は無視できる程度で
ある。従って、第３図，第４図とも、寄生トランジスタ
のしきい値電圧Ｖthは従来の構造のものよりずっと大き
くなるという利点をもつ。
コン膜12,14を設けているが、厚さが小さいため、全体
として、多孔質の酸化シリコン膜11,酸化シリコン層13
の低誘電率のメリットに与える影響は無視できる程度で
ある。従って、第３図，第４図とも、寄生トランジスタ
のしきい値電圧Ｖthは従来の構造のものよりずっと大き
くなるという利点をもつ。
次に多孔質の酸化シリコンの構造の一例とその製造方法
について述べる。第５図は多孔質の酸化シリコン膜の一
例を示すへきかい後の断面写真である。この写真は米国
電気化学学会誌（H.Takeuchi and J.Murota,J.Electroc
hem.Soc.,127,p.752）に掲載された写真である。第５図
中、21はシリコン基板、22は通常の酸化シリコン膜、23
は多孔質の酸化シリコン膜である。この例では、直径0.
1μｍ〜0.5μｍの孔が数多く見られる。多孔質の酸化シ
リコン膜23の比誘電率は約1.4であり、通常の酸化シリ
コン膜の比誘電率3.9と比べ1/3近くまで小さくなってい
る。これは、前述したようなしきい値向上の効果の他
に、Al配線とシリコン基板間の浮遊容量が1/3近くまで
小さくなるという利点もある。さらに、多孔質の酸化シ
リコン膜の孔の部分は中空（気体）であり、絶縁耐圧が
大きいため、全体として多孔質酸化シリコン膜の絶縁耐
圧も大きくなる。孔の部分の絶縁耐圧が大きいのは次の
理由による。シリコン基板の伝導帯端と真空準位との間
の障壁高さは約4.0eVであり、通常の酸化シリコン膜の
伝導帯端とシリコン基板の伝導帯端との間の障壁高さ約
3.1eVと比べ、約30％も高い。なお、この理由において
は、真空準位について述べたが、空気準位の場合も殆ん
ど同じである。
について述べる。第５図は多孔質の酸化シリコン膜の一
例を示すへきかい後の断面写真である。この写真は米国
電気化学学会誌（H.Takeuchi and J.Murota,J.Electroc
hem.Soc.,127,p.752）に掲載された写真である。第５図
中、21はシリコン基板、22は通常の酸化シリコン膜、23
は多孔質の酸化シリコン膜である。この例では、直径0.
1μｍ〜0.5μｍの孔が数多く見られる。多孔質の酸化シ
リコン膜23の比誘電率は約1.4であり、通常の酸化シリ
コン膜の比誘電率3.9と比べ1/3近くまで小さくなってい
る。これは、前述したようなしきい値向上の効果の他
に、Al配線とシリコン基板間の浮遊容量が1/3近くまで
小さくなるという利点もある。さらに、多孔質の酸化シ
リコン膜の孔の部分は中空（気体）であり、絶縁耐圧が
大きいため、全体として多孔質酸化シリコン膜の絶縁耐
圧も大きくなる。孔の部分の絶縁耐圧が大きいのは次の
理由による。シリコン基板の伝導帯端と真空準位との間
の障壁高さは約4.0eVであり、通常の酸化シリコン膜の
伝導帯端とシリコン基板の伝導帯端との間の障壁高さ約
3.1eVと比べ、約30％も高い。なお、この理由において
は、真空準位について述べたが、空気準位の場合も殆ん
ど同じである。
次にこの多孔質の酸化シリコン膜の製造方法について述
べる。まずリンを含む酸化シリコン膜を形成した後、水
素を含む雰囲気中で熱処理を行うと、第５図に示すよう
な多孔質酸化シリコン膜が得られる。多孔質化する前の
酸化シリコン膜中のリン濃度は7Wt.％以上が望ましい。
このリン濃度の高い酸化シリコン膜は、リン濃度の高い
ことを強調する場合には、PSG（Phospho Silicate Glas
s）と呼ばれることもある。
べる。まずリンを含む酸化シリコン膜を形成した後、水
素を含む雰囲気中で熱処理を行うと、第５図に示すよう
な多孔質酸化シリコン膜が得られる。多孔質化する前の
酸化シリコン膜中のリン濃度は7Wt.％以上が望ましい。
このリン濃度の高い酸化シリコン膜は、リン濃度の高い
ことを強調する場合には、PSG（Phospho Silicate Glas
s）と呼ばれることもある。
第６図は熱処理の効果を示し、横軸は熱処理温度，縦軸
はリンを含む酸化シリコン膜の膜厚を示す。このデータ
は、リン濃度9Wt.％の酸化シリコン膜を0.63μｍ形成し
た後、水素雰囲気（図中白丸〇で示す）あるいは窒素雰
囲気（図示黒丸●で示す）で20分の熱処理を施した場合
の膜厚を示す。水素雰囲気中で1000℃以上の熱処理を行
うと、急激な膜厚増加が認められる。この膜厚増加はリ
ンを含む酸化シリコン膜の多孔質化によって達成されて
いる。同図の特性曲線24より、0.63μｍ厚の酸化シリコ
ン膜が実に2.4倍の1.52μｍ厚にまで厚くなっているこ
とがわかる。この多孔質の酸化シリコン膜は、第５図か
らもわかるように、多孔質の部分は内部（バルク中）に
集中し、表面層は多孔質の孔の影響はほとんど現れてい
なく滑らかであり凹凸がないことがわかる。従って、こ
の酸化シリコン膜は、その上にAl配線層を形成するのに
都合がよい。
はリンを含む酸化シリコン膜の膜厚を示す。このデータ
は、リン濃度9Wt.％の酸化シリコン膜を0.63μｍ形成し
た後、水素雰囲気（図中白丸〇で示す）あるいは窒素雰
囲気（図示黒丸●で示す）で20分の熱処理を施した場合
の膜厚を示す。水素雰囲気中で1000℃以上の熱処理を行
うと、急激な膜厚増加が認められる。この膜厚増加はリ
ンを含む酸化シリコン膜の多孔質化によって達成されて
いる。同図の特性曲線24より、0.63μｍ厚の酸化シリコ
ン膜が実に2.4倍の1.52μｍ厚にまで厚くなっているこ
とがわかる。この多孔質の酸化シリコン膜は、第５図か
らもわかるように、多孔質の部分は内部（バルク中）に
集中し、表面層は多孔質の孔の影響はほとんど現れてい
なく滑らかであり凹凸がないことがわかる。従って、こ
の酸化シリコン膜は、その上にAl配線層を形成するのに
都合がよい。
リンを含む酸化シリコン膜に一旦水素雰囲気中で熱処理
を施した後、あらためて窒素中熱処理を行うとどうなる
かを示すのが第７図の特性曲線25である。リンを含む0.
55μｍ厚の酸化シリコン膜（リン濃度9.5Wt.％）に900
℃のH2中熱処理を施したものを出発試料とする。この試
料に対し900℃〜1100℃の窒素中熱処理を行うと、膜厚
増加が認められる。1100℃の膜厚は1.75μｍであり、0.
55μｍに比べ実に3.2倍にまで増加している。参考とし
て、900℃で窒素中熱処理を施したものを出発材料とし
た場合を示したのが第４図の特性曲線26である。この場
合は1100℃の窒素中熱処理でも膜厚増加はみられない。
を施した後、あらためて窒素中熱処理を行うとどうなる
かを示すのが第７図の特性曲線25である。リンを含む0.
55μｍ厚の酸化シリコン膜（リン濃度9.5Wt.％）に900
℃のH2中熱処理を施したものを出発試料とする。この試
料に対し900℃〜1100℃の窒素中熱処理を行うと、膜厚
増加が認められる。1100℃の膜厚は1.75μｍであり、0.
55μｍに比べ実に3.2倍にまで増加している。参考とし
て、900℃で窒素中熱処理を施したものを出発材料とし
た場合を示したのが第４図の特性曲線26である。この場
合は1100℃の窒素中熱処理でも膜厚増加はみられない。
なお、多孔質の酸化シリコン膜に対し窒素雰囲気中の熱
処理の代わりに酸化雰囲気中の熱処理を行ったときの変
化について述べる。酸化熱雰囲気で熱処理を行うと、多
孔質の酸化シリコン膜は収縮し、孔が失われる。この変
化は、孔の生成に関与した水素が酸素との反応によって
消費されるため、孔の維持ができなくなる結果生じるも
のと推測される。酸化雰囲気中での膜厚の減少について
は後述する製造工程において注意を要する。すなわち、
多孔質の酸化シリコン膜の表面を露出したまま酸化雰囲
気中で熱処理をすることは避けることである。どうして
も酸化雰囲気中で熱処理をしたい場合には、多孔質の酸
化シリコン膜の表面を他の材料、たとえば、窒化シリコ
ン膜で被覆することが望ましい。
処理の代わりに酸化雰囲気中の熱処理を行ったときの変
化について述べる。酸化熱雰囲気で熱処理を行うと、多
孔質の酸化シリコン膜は収縮し、孔が失われる。この変
化は、孔の生成に関与した水素が酸素との反応によって
消費されるため、孔の維持ができなくなる結果生じるも
のと推測される。酸化雰囲気中での膜厚の減少について
は後述する製造工程において注意を要する。すなわち、
多孔質の酸化シリコン膜の表面を露出したまま酸化雰囲
気中で熱処理をすることは避けることである。どうして
も酸化雰囲気中で熱処理をしたい場合には、多孔質の酸
化シリコン膜の表面を他の材料、たとえば、窒化シリコ
ン膜で被覆することが望ましい。
第８図の特性曲線27,28は、多孔質の酸化シリコン膜に
ついて、孔の平均半径ｒと単位面積あたりの個数Nvが熱
処理時間とともにどのように変化するかを示すものであ
る。この場合条件として、窒素雰囲気は950℃であり、
また多孔質の酸化シリコン膜は900℃のH2雰囲気中で240
分の前処理を行ったものであり、その膜厚は0.55μｍで
ある。特性曲線27により、N2雰囲気中での熱処理時間の
増加とともに孔の平均半径ｒは増加しやがて飽和するこ
とがわかる。また特性曲線28により、単位面積あたりの
個数Nvは、孔の平均半径ｒとは逆に、N2雰囲気中での熱
処理時間の増加とともに減少しやがて一定値に収束する
ことがわかる。
ついて、孔の平均半径ｒと単位面積あたりの個数Nvが熱
処理時間とともにどのように変化するかを示すものであ
る。この場合条件として、窒素雰囲気は950℃であり、
また多孔質の酸化シリコン膜は900℃のH2雰囲気中で240
分の前処理を行ったものであり、その膜厚は0.55μｍで
ある。特性曲線27により、N2雰囲気中での熱処理時間の
増加とともに孔の平均半径ｒは増加しやがて飽和するこ
とがわかる。また特性曲線28により、単位面積あたりの
個数Nvは、孔の平均半径ｒとは逆に、N2雰囲気中での熱
処理時間の増加とともに減少しやがて一定値に収束する
ことがわかる。
次に第４図に示す構造の製造工程について第９図を用い
て説明する。シリコン基板１の表面の所望の領域に0.7
μｍ深さのエッチング溝15を設け、そのエッチング溝の
底部のシリコン基板表面にほう素のイオン打ち込みを行
い、ｐ型拡散層13aを形成すると、第９図（ａ）の構造
が得られる。
て説明する。シリコン基板１の表面の所望の領域に0.7
μｍ深さのエッチング溝15を設け、そのエッチング溝の
底部のシリコン基板表面にほう素のイオン打ち込みを行
い、ｐ型拡散層13aを形成すると、第９図（ａ）の構造
が得られる。
次いで100Åの酸化シリコン膜16を熱酸化法にて形成
し、その上にCVD法にて400Åの窒化シリコン膜14を形成
すると、第９図（ｂ）の構造が得られる。
し、その上にCVD法にて400Åの窒化シリコン膜14を形成
すると、第９図（ｂ）の構造が得られる。
次いでエッチング溝15にリン濃度9Wt.％の酸化シリコン
層17を0.3μｍ埋置すると、第９図（ｃ）の構造を得
る。
層17を0.3μｍ埋置すると、第９図（ｃ）の構造を得
る。
次いで水素雰囲気中で1050℃,20分の熱処理を行うと、
第９図（ｄ）に示すように、酸化シリコン層17の体積が
膨張し、多孔質の酸化シリコン層13に変質する。ここで
窒化シリコン膜14は、熱処理の際にリンがシリコン基板
１に拡散するのを抑制するマスクとして作用する。多孔
質の酸化シリコン層13の表面とシリコン基板１の表面は
同図に示すようにほぼ平坦化されている。
第９図（ｄ）に示すように、酸化シリコン層17の体積が
膨張し、多孔質の酸化シリコン層13に変質する。ここで
窒化シリコン膜14は、熱処理の際にリンがシリコン基板
１に拡散するのを抑制するマスクとして作用する。多孔
質の酸化シリコン層13の表面とシリコン基板１の表面は
同図に示すようにほぼ平坦化されている。
次いで熱リン酸にて400Åの窒化シリコン膜14をエッチ
ングすると、第９図（ｅ）の構造を得る。
ングすると、第９図（ｅ）の構造を得る。
次いでゲート酸化膜３の上に区域的に多結晶シリコンゲ
ートとしての多結晶シリコン層４を設ける。この多結晶
シリコン層４をマスクにヒ素のイオン打ち込みを自己整
合（セルフアライン）的に行うと、第９図（ｆ）に示す
ように、n+拡散層５が得られる。このn+拡散層５はソー
ス，ドレインとして作用する。
ートとしての多結晶シリコン層４を設ける。この多結晶
シリコン層４をマスクにヒ素のイオン打ち込みを自己整
合（セルフアライン）的に行うと、第９図（ｆ）に示す
ように、n+拡散層５が得られる。このn+拡散層５はソー
ス，ドレインとして作用する。
次いで通常の製造工程を利用して酸化シリコン膜6,Al配
線層７を設けると、第９図（ｇ）の構造を得る。
線層７を設けると、第９図（ｇ）の構造を得る。
以上の説明においてはｎチャネルMOSトランジスタの集
積回路の例について述べたが、ｐチャネルMOSトランジ
スタの集積回路の場合でも本発明は有効であり、さら
に、両者を併せもつCMOSトランジスタの集積回路でも有
効であることは言うまでもない。
積回路の例について述べたが、ｐチャネルMOSトランジ
スタの集積回路の場合でも本発明は有効であり、さら
に、両者を併せもつCMOSトランジスタの集積回路でも有
効であることは言うまでもない。
また製造方法において、多孔質の酸化シリコン膜を形成
するために酸化シリコン膜に混入する不純物としてリン
を用いた場合について説明したが、他の不純物、たとえ
ば、ヒ素，ほう素，ナトリウムあるいは鉛を用いてもよ
いことは言うまでもない。
するために酸化シリコン膜に混入する不純物としてリン
を用いた場合について説明したが、他の不純物、たとえ
ば、ヒ素，ほう素，ナトリウムあるいは鉛を用いてもよ
いことは言うまでもない。
また第３図中の窒化シリコン膜12あるいは第４図中の窒
化シリコン膜14は、他の絶縁膜、たとえば、酸化シリコ
ン膜を用いてもよいことは勿論である。リンの拡散を抑
制するという観点から評価すると、酸化シリコン膜は窒
化シリコン膜ほど効果的ではないが、熱処理条件によっ
ては酸化シリコン膜でも十分有効である。
化シリコン膜14は、他の絶縁膜、たとえば、酸化シリコ
ン膜を用いてもよいことは勿論である。リンの拡散を抑
制するという観点から評価すると、酸化シリコン膜は窒
化シリコン膜ほど効果的ではないが、熱処理条件によっ
ては酸化シリコン膜でも十分有効である。
以上説明したように本発明は、半導体装置において、素
子間分離構造を備え、この一部あるいは全部を孔が内部
に集中して表面が平滑な構造であって、誘電率が熱酸化
により形成される酸化シリコン膜より小さい多孔質酸化
膜にすることにより、また、半導体装置の製造方法にお
いて、リン，ヒ素あるいはほう素を含む酸化シリコン膜
を所望の領域に形成する工程と、水素ガスを含む雰囲気
中にて熱処理を行う工程とを備えることにより、寄生容
量が半減し，かつ，絶縁耐圧が大きいという分離特性の
すぐれた素子間分離構造を実現することができる効果が
ある。従って本発明を論理回路に適用した場合、寄生容
量が半減するため、動作速度の向上が達成できる。本発
明を記憶回路に適用した場合も同じく動作速度の向上が
達成できる他に、蓄積電荷のリークが少なく，リフレッ
シュの回数を従来より少なくできるという利点をもつ。
子間分離構造を備え、この一部あるいは全部を孔が内部
に集中して表面が平滑な構造であって、誘電率が熱酸化
により形成される酸化シリコン膜より小さい多孔質酸化
膜にすることにより、また、半導体装置の製造方法にお
いて、リン，ヒ素あるいはほう素を含む酸化シリコン膜
を所望の領域に形成する工程と、水素ガスを含む雰囲気
中にて熱処理を行う工程とを備えることにより、寄生容
量が半減し，かつ，絶縁耐圧が大きいという分離特性の
すぐれた素子間分離構造を実現することができる効果が
ある。従って本発明を論理回路に適用した場合、寄生容
量が半減するため、動作速度の向上が達成できる。本発
明を記憶回路に適用した場合も同じく動作速度の向上が
達成できる他に、蓄積電荷のリークが少なく，リフレッ
シュの回数を従来より少なくできるという利点をもつ。
また本発明による素子間分離構造が上述したすぐれた分
離特性をもつことから、逆に、素子間分離領域の専有面
積を従来より小さくすることが可能となる。これは、半
導体集積回路の微細化，高集積化にとって大きな利点と
なる。
離特性をもつことから、逆に、素子間分離領域の専有面
積を従来より小さくすることが可能となる。これは、半
導体集積回路の微細化，高集積化にとって大きな利点と
なる。
第１図，第２図，第３図，第４図は本発明に係わる半導
体装置の第1,第2,第3,第４の実施例を示す断面図、第５
図は多孔質の酸化シリコン膜の一例を示すへきかい後の
断面写真、第６図はリンを含む酸化シリコン膜の膜厚に
及ぼす熱処理温度の効果を示すグラフ、第７図は水素あ
るいは窒素の雰囲気中で熱処理を施したリンを含む酸化
シリコン膜についての窒素中での熱処理温度依存性を示
すグラフ、第８図は孔の半径，孔の単位面積あたりの個
数に及ぼす熱処理時間の効果を示すグラフ、第９図はこ
の平坦化の方法を実際の素子製造工程に適用した時の工
程を示す断面図、第10図，第11図は従来の半導体装置を
示す断面図である。 １……シリコン基板、３……ゲート酸化膜、４……多結
晶シリコンゲート、５……n+拡散層、6,9,11,16……酸
化シリコン膜、７……モリブデン配線層、9a,10a,11a,1
3a……ｐ型拡散層、10,13,17……酸化シリコン層、12,1
4……窒化シリコン膜、15……エッチング溝。
体装置の第1,第2,第3,第４の実施例を示す断面図、第５
図は多孔質の酸化シリコン膜の一例を示すへきかい後の
断面写真、第６図はリンを含む酸化シリコン膜の膜厚に
及ぼす熱処理温度の効果を示すグラフ、第７図は水素あ
るいは窒素の雰囲気中で熱処理を施したリンを含む酸化
シリコン膜についての窒素中での熱処理温度依存性を示
すグラフ、第８図は孔の半径，孔の単位面積あたりの個
数に及ぼす熱処理時間の効果を示すグラフ、第９図はこ
の平坦化の方法を実際の素子製造工程に適用した時の工
程を示す断面図、第10図，第11図は従来の半導体装置を
示す断面図である。 １……シリコン基板、３……ゲート酸化膜、４……多結
晶シリコンゲート、５……n+拡散層、6,9,11,16……酸
化シリコン膜、７……モリブデン配線層、9a,10a,11a,1
3a……ｐ型拡散層、10,13,17……酸化シリコン層、12,1
4……窒化シリコン膜、15……エッチング溝。
Claims (2)
- 【請求項１】シリコン基板上の所定領域に区域的に設け
られた絶縁膜あるいはシリコン基板上の所定領域に区域
的に埋設された絶縁層からなる素子間分離構造と、前記
所定領域以外の領域に設けられたMOS型トランジスタと
を有する半導体装置において、 前記素子間分離構造はその一部あるいは全部が多孔質酸
化シリコン膜からなり、 前記多孔質酸化シリコン膜は、表面が平滑で、かつ孔が
内部に集中した構造であって、誘電率が熱酸化により形
成される酸化シリコン膜より小さいことを特徴とする半
導体装置。 - 【請求項２】シリコン基板上の所定領域に区域的に設け
られた絶縁膜あるいはシリコン基板上の所定領域に区域
的に埋設された絶縁層からなる素子間分離構造と、前記
所定領域以外の領域に設けられたMOS型トランジスタと
を有する半導体装置の製造方法であって、 リン，ヒ素あるいはホウ素を含む酸化シリコン膜を所望
の領域に形成する工程と、水素ガスを含む雰囲気中にて
熱処理を行う工程とを備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109356A JPH0715938B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60109356A JPH0715938B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61268037A JPS61268037A (ja) | 1986-11-27 |
| JPH0715938B2 true JPH0715938B2 (ja) | 1995-02-22 |
Family
ID=14508148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60109356A Expired - Lifetime JPH0715938B2 (ja) | 1985-05-23 | 1985-05-23 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715938B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| GB2362029A (en) * | 1999-10-27 | 2001-11-07 | Lucent Technologies Inc | Multi-layer structure for MOSFET Spacers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247316A (en) * | 1975-10-14 | 1977-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Picture transmissin system |
-
1985
- 1985-05-23 JP JP60109356A patent/JPH0715938B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＪｏｕｒｎａｌｏｆｔｈｅＥｌｅｃｔｒｏｃｈｅｍｉｃａｌＳｏｃｉｅｔｙｖｏｌ．１２７［３Ｐ．７５２−４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61268037A (ja) | 1986-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582794B2 (ja) | 半導体装置及びその製造方法 | |
| CN1237601C (zh) | 在第一导电类型的硅基体内形成电隔离半导体器件的方法 | |
| US20110037110A1 (en) | Capacitor and method for fabricationg the same, and semiconductor device and method for fabricating the same | |
| US20020081820A1 (en) | Method for manufacturing semiconductor device capable of suppressing narrow channel width effect | |
| US4931407A (en) | Method for manufacturing integrated bipolar and MOS transistors | |
| JP3530026B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0982956A (ja) | 半導体装置及びその製造方法 | |
| JPH1197629A (ja) | 半導体装置およびその製造方法 | |
| US6744113B2 (en) | Semiconductor device with element isolation using impurity-doped insulator and oxynitride film | |
| JPH0799310A (ja) | 電界効果型トランジスタとその製造方法 | |
| US5489795A (en) | Semiconductor integrated circuit device having double well structure | |
| JPH1174526A (ja) | 半導体装置及びその製造方法 | |
| JPH07153952A (ja) | 半導体装置及びその製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH0715938B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JPH06216151A (ja) | 半導体装置及びその製造方法 | |
| JP2997123B2 (ja) | 半導体装置の製造方法 | |
| JP2003124463A (ja) | 半導体装置 | |
| JPH113935A (ja) | 半導体装置およびその製造方法 | |
| JPH1197688A (ja) | 半導体装置の製造方法 | |
| JP2003249567A (ja) | 半導体装置 | |
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |