JPH0715944B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0715944B2 JPH0715944B2 JP60083839A JP8383985A JPH0715944B2 JP H0715944 B2 JPH0715944 B2 JP H0715944B2 JP 60083839 A JP60083839 A JP 60083839A JP 8383985 A JP8383985 A JP 8383985A JP H0715944 B2 JPH0715944 B2 JP H0715944B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- type
- current
- epitaxial layer
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置、特に集積注入型論理回路（以
下、IILと称す）の改良技術に関するものである。
下、IILと称す）の改良技術に関するものである。
従来の技術 IILとは、ラテラル型トランジスタと縦型構造の逆方向
トランジスタとを一体的に組み合わせて構成される論理
回路であり、従来より知られた構成例を第２図を参照し
ながら説明する。
トランジスタとを一体的に組み合わせて構成される論理
回路であり、従来より知られた構成例を第２図を参照し
ながら説明する。
第２図において、１はＰ型の基板、２は基板１上に形成
されたN+型の埋込み層、３は基板１及び埋込み層２の上
に形成されたＮ型のエピタキシャル層、４はN+型の拡散
層、５はエピタキシャル層３内に形成されインジェクタ
と呼ばれるP+型の第１の拡散領域、６はエピタキシャル
層３内に形成され縦型NPNの逆方向トランジスタのベー
スとなるP+型の第２の拡散領域、７−１及び７−２は第
２の拡散領域６内に形成され夫々が前記逆方向トランジ
スタのコレクタとなるN+型の第３の拡散領域、８は二酸
化シリコンなどの絶縁膜、９はアルミニウム電極であ
る。
されたN+型の埋込み層、３は基板１及び埋込み層２の上
に形成されたＮ型のエピタキシャル層、４はN+型の拡散
層、５はエピタキシャル層３内に形成されインジェクタ
と呼ばれるP+型の第１の拡散領域、６はエピタキシャル
層３内に形成され縦型NPNの逆方向トランジスタのベー
スとなるP+型の第２の拡散領域、７−１及び７−２は第
２の拡散領域６内に形成され夫々が前記逆方向トランジ
スタのコレクタとなるN+型の第３の拡散領域、８は二酸
化シリコンなどの絶縁膜、９はアルミニウム電極であ
る。
このような構成のIILは、通常のバイポーラトランジス
タを製造するプロセスによって同時に形成することがで
き、P+型の第１の拡散領域５をラテラルPNPトランジス
タのエミッタとして動作させ、第１の拡散領域５にイン
ジェクタ電流を供給し、この箇所が外部からIILの電源
電流を供給する大元となる。そして、エピタキシャル層
３がラテラルPNPトランジスタのベースになる。P+型の
第２の拡散領域６は、前記ラテラルPNPトランジスタの
コレクタであると同時に、前述の縦型NPNの逆方向トラ
ンジスタのベースとして動作させる。第２の拡散領域６
直下のＮ型のエピタキシャル層３は逆方向トランジスタ
のエミッタとして機能し、N+型の埋め込み層２とN+型拡
散層４は逆方向トランジスタのエミッタの抵抗成分を低
減する為に設けられる。N+型拡散領域７−１及び７−２
は、夫々がその逆方向トランジスタのコレクタであり、
複数のコレクタ出力から出力信号を取り出せる。以上の
説明はIILの１ゲート分の構成であり、IILは、ラテラル
PNPトランジスタと縦型NPNの逆方向トランジスタを一体
化した複合素子によって構成される。
タを製造するプロセスによって同時に形成することがで
き、P+型の第１の拡散領域５をラテラルPNPトランジス
タのエミッタとして動作させ、第１の拡散領域５にイン
ジェクタ電流を供給し、この箇所が外部からIILの電源
電流を供給する大元となる。そして、エピタキシャル層
３がラテラルPNPトランジスタのベースになる。P+型の
第２の拡散領域６は、前記ラテラルPNPトランジスタの
コレクタであると同時に、前述の縦型NPNの逆方向トラ
ンジスタのベースとして動作させる。第２の拡散領域６
直下のＮ型のエピタキシャル層３は逆方向トランジスタ
のエミッタとして機能し、N+型の埋め込み層２とN+型拡
散層４は逆方向トランジスタのエミッタの抵抗成分を低
減する為に設けられる。N+型拡散領域７−１及び７−２
は、夫々がその逆方向トランジスタのコレクタであり、
複数のコレクタ出力から出力信号を取り出せる。以上の
説明はIILの１ゲート分の構成であり、IILは、ラテラル
PNPトランジスタと縦型NPNの逆方向トランジスタを一体
化した複合素子によって構成される。
このように、複合素子で構成されることによって、素子
の集積密度を向上させると共に、１ゲート当たりの消費
電力の低減を図っている。
の集積密度を向上させると共に、１ゲート当たりの消費
電力の低減を図っている。
発明が解決しようとする問題点 しかしながら、従来の構造では、インジェクタである第
１の拡散領域５からの注入によって、第２の拡散領域６
に供給された正孔が、逆方向トランジスタのベース電流
となる。しかし、殆どの正孔は、第２の拡散領域６から
逆注入されて第１の拡散領域５に戻ってしまい、ゲート
回路の機能を果たす逆方向トランジスタのベースに十分
な電流が供給されないという欠点があった。
１の拡散領域５からの注入によって、第２の拡散領域６
に供給された正孔が、逆方向トランジスタのベース電流
となる。しかし、殆どの正孔は、第２の拡散領域６から
逆注入されて第１の拡散領域５に戻ってしまい、ゲート
回路の機能を果たす逆方向トランジスタのベースに十分
な電流が供給されないという欠点があった。
この現象について、以下に詳しく説明する。通常、エピ
タキシャル層3,埋込み層２並びにN+型拡散層４は接地電
位にされ、外部から第１の拡散領域５に電流が供給され
る。すると、第１の拡散領域（インジェクタ）５とエピ
タキシャル層３の接合は順方向ダイオード電圧ＶＦ１に
よって順方向バイアスされ、その電圧に応じた電流がP+
型の第１の拡散領域５からＮ型のエピタキシャル層３に
向かって注入され、その電流はラテラルPNPトランジス
タのコレクタであるP+型の第２の拡散領域６に達する。
すると、第２の拡散領域６の電位が上昇し、P+型の第２
の拡散領域６とエピタキシャル層３の接合電圧が前述の
順方向ダイオード電圧ＶＦ１とほぼ等しい電圧ＶＦ２に
達した時、逆方向トランジスタが導通する。しかし、こ
の時、P+型の第２の拡散領域６とＮ型のエピタキシャル
層３との接合の順方向バイアス（順方向ダイオード電圧
ＶＦ２）によって、その電圧に応じた電流が第２の拡散
領域６からエピタキシャル層３に注入され、インジェク
タ電流の供給元の第１の拡散領域５に電流（逆注入電
流）が逆戻りしてしまう。この現象を逆注入という。Ｖ
Ｆ２はＶＦ１と比べてわずかに小さい電圧になるから、
第２の拡散領域６からの逆注入電流は第１の拡散領域５
からの注入電流より小さく、それらの差の電流が逆方向
トランジスタの実効的なベース電流となる。そして、こ
の逆注入電流はロス電流と考えられ、第１の拡散領域５
の底面からエピタキシャル層３に抜ける電流もロス電流
となる。
タキシャル層3,埋込み層２並びにN+型拡散層４は接地電
位にされ、外部から第１の拡散領域５に電流が供給され
る。すると、第１の拡散領域（インジェクタ）５とエピ
タキシャル層３の接合は順方向ダイオード電圧ＶＦ１に
よって順方向バイアスされ、その電圧に応じた電流がP+
型の第１の拡散領域５からＮ型のエピタキシャル層３に
向かって注入され、その電流はラテラルPNPトランジス
タのコレクタであるP+型の第２の拡散領域６に達する。
すると、第２の拡散領域６の電位が上昇し、P+型の第２
の拡散領域６とエピタキシャル層３の接合電圧が前述の
順方向ダイオード電圧ＶＦ１とほぼ等しい電圧ＶＦ２に
達した時、逆方向トランジスタが導通する。しかし、こ
の時、P+型の第２の拡散領域６とＮ型のエピタキシャル
層３との接合の順方向バイアス（順方向ダイオード電圧
ＶＦ２）によって、その電圧に応じた電流が第２の拡散
領域６からエピタキシャル層３に注入され、インジェク
タ電流の供給元の第１の拡散領域５に電流（逆注入電
流）が逆戻りしてしまう。この現象を逆注入という。Ｖ
Ｆ２はＶＦ１と比べてわずかに小さい電圧になるから、
第２の拡散領域６からの逆注入電流は第１の拡散領域５
からの注入電流より小さく、それらの差の電流が逆方向
トランジスタの実効的なベース電流となる。そして、こ
の逆注入電流はロス電流と考えられ、第１の拡散領域５
の底面からエピタキシャル層３に抜ける電流もロス電流
となる。
本発明は、上記問題点を解消するもので、逆注入電流等
のロス電流を低減し、インジェクタからの電流供給効率
を改善する半導体装置の構造を提供するものである。
のロス電流を低減し、インジェクタからの電流供給効率
を改善する半導体装置の構造を提供するものである。
問題点を解決するための手段 上記目的を達成するために、本発明は、一導電型のエピ
タキシャル層の主面に形成された逆導電型の第1,第２の
拡散領域と、前記前記第２の拡散領域中に形成された一
導電型の第３の拡散領域とを有し、前記第１の拡散領域
をインジェクタとし、前記第2,第３の領域を逆方向トラ
ンジスタとして動作させる半導体装置において、前記第
1,第２の拡散領域間に挟まれた前記エピタキシャル層の
前記第１の拡散領域寄りに且つその側面に接するように
前記エピタキシャル層よりも不純物濃度の低い一導電型
の第４の拡散領域を形成したことを特徴とする構成であ
る。
タキシャル層の主面に形成された逆導電型の第1,第２の
拡散領域と、前記前記第２の拡散領域中に形成された一
導電型の第３の拡散領域とを有し、前記第１の拡散領域
をインジェクタとし、前記第2,第３の領域を逆方向トラ
ンジスタとして動作させる半導体装置において、前記第
1,第２の拡散領域間に挟まれた前記エピタキシャル層の
前記第１の拡散領域寄りに且つその側面に接するように
前記エピタキシャル層よりも不純物濃度の低い一導電型
の第４の拡散領域を形成したことを特徴とする構成であ
る。
作 用 上記の構成により、低濃度の第４の拡散領域は、それに
接した第１の拡散領域の側面の飽和電流を増大させ、そ
の部分の注入電流を増大させる。その結果、通常の使用
状態に即し、インジェクタ電流を定電流で供給した場
合、従来例に比べると、第４の拡散領域に接した第１の
拡散領域の側面からの注入電流が増大することにより、
第１の拡散領域の底面から抜けるロス電流が削減され
る。
接した第１の拡散領域の側面の飽和電流を増大させ、そ
の部分の注入電流を増大させる。その結果、通常の使用
状態に即し、インジェクタ電流を定電流で供給した場
合、従来例に比べると、第４の拡散領域に接した第１の
拡散領域の側面からの注入電流が増大することにより、
第１の拡散領域の底面から抜けるロス電流が削減され
る。
もし仮に、本発明の第４の拡散領域とエピタキシャル層
との不純物濃度の相対関係を維持しながら、第４の拡散
領域を従来例のエピタキシャル層の不純物濃度と等しく
すれば、第２の拡散領域からの逆注入電流が低減され、
インジェクタ電流の供給効率が高くなる。
との不純物濃度の相対関係を維持しながら、第４の拡散
領域を従来例のエピタキシャル層の不純物濃度と等しく
すれば、第２の拡散領域からの逆注入電流が低減され、
インジェクタ電流の供給効率が高くなる。
実施例 以下、本発明の半導体装置に係わる一実施例について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は、IILに係わる一実施例の要部断面構造図を示
すものであり、１はＰ型の基板、２は基板１上に形成さ
れたN+型の埋込み層、３は基板１及び埋込み層２の上に
形成されたＮ型のエピタキシャル層、４はN+型の拡散
層、５はエピタキシャル層３内に形成されたP+型の第１
の拡散領域（インジェクタ）、６はエピタキシャル層３
内に形成されたP+型の第２の拡散領域（逆方向トランジ
スタのベース領域）、７−１及び７−２は第２の拡散領
域６内に形成されたN+型の第３の拡散領域（逆方向トラ
ンジスタのコレクタ領域）、８は二酸化シリコンなどの
絶縁膜、９はアルミニウム電極、10はラテラルPNPトラ
ンジスタのベース領域、11はエピタキシャル層３より不
純物濃度の低いＮ型の第４の拡散領域である。
すものであり、１はＰ型の基板、２は基板１上に形成さ
れたN+型の埋込み層、３は基板１及び埋込み層２の上に
形成されたＮ型のエピタキシャル層、４はN+型の拡散
層、５はエピタキシャル層３内に形成されたP+型の第１
の拡散領域（インジェクタ）、６はエピタキシャル層３
内に形成されたP+型の第２の拡散領域（逆方向トランジ
スタのベース領域）、７−１及び７−２は第２の拡散領
域６内に形成されたN+型の第３の拡散領域（逆方向トラ
ンジスタのコレクタ領域）、８は二酸化シリコンなどの
絶縁膜、９はアルミニウム電極、10はラテラルPNPトラ
ンジスタのベース領域、11はエピタキシャル層３より不
純物濃度の低いＮ型の第４の拡散領域である。
この実施例では、第２図に示す従来例の第１の拡散領域
５と第２の拡散領域６に挟まれたエピタキシャル層３、
第１図中の10、の第１の拡散領域５寄りに第１の拡散領
域の側面に接して、エピタキシャル層３より低濃度のＮ
型の第４の拡散領域11を形成した点が異なる。この第４
の拡散領域11を形成する方法としては、例えば、ボロン
等のＰ型不純物をドーズ量１×1012ions/cm2程度でイオ
ン注入し、その後拡散処理して、エピタキシャル層３の
Ｎ型不純物とコンペンセートし、このような拡散領域11
を形成することができる。
５と第２の拡散領域６に挟まれたエピタキシャル層３、
第１図中の10、の第１の拡散領域５寄りに第１の拡散領
域の側面に接して、エピタキシャル層３より低濃度のＮ
型の第４の拡散領域11を形成した点が異なる。この第４
の拡散領域11を形成する方法としては、例えば、ボロン
等のＰ型不純物をドーズ量１×1012ions/cm2程度でイオ
ン注入し、その後拡散処理して、エピタキシャル層３の
Ｎ型不純物とコンペンセートし、このような拡散領域11
を形成することができる。
前述のような構成にすると、第４の拡散領域11に接した
第１の拡散領域の５の側面の飽和電流が増大し、その部
分の注入電流を増大させることができる。そして、その
電流が増大分だけ第１の拡散領域５の底面から抜けるロ
ス電流を削減される。さらに、注入電流に対する逆注入
電流の割合を削減することができ、全体としてのインジ
ェクタ電流の供給効率を向上することができる。
第１の拡散領域の５の側面の飽和電流が増大し、その部
分の注入電流を増大させることができる。そして、その
電流が増大分だけ第１の拡散領域５の底面から抜けるロ
ス電流を削減される。さらに、注入電流に対する逆注入
電流の割合を削減することができ、全体としてのインジ
ェクタ電流の供給効率を向上することができる。
発明の効果 以上のように本発明の半導体装置は、インジェクタの側
面に形成した第４の拡散領域が、その側面から逆方向ト
ランジスタのベース領域に向かって流れる注入電流の効
率を向上すると共に、その他の部分のロス電流を削減
し、全体として、インジェクタ電流の供給効率を大幅に
改善できるという格別の効果を奏する。
面に形成した第４の拡散領域が、その側面から逆方向ト
ランジスタのベース領域に向かって流れる注入電流の効
率を向上すると共に、その他の部分のロス電流を削減
し、全体として、インジェクタ電流の供給効率を大幅に
改善できるという格別の効果を奏する。
第１図は本発明の半導体装置に係る一実施例の要部断面
構造図、第２図は従来例の要部断面構造図である。 １……Ｐ型の基板、２……N+型の埋込み層、３……Ｎ型
のエピタキシャル層、５……P+型の第１の拡散領域（イ
ンジェクタ）、６……P+型の第２の拡散領域（逆方向ト
ランジスタのベース領域）、７−１及び７−２……N+型
の第３の拡散領域（逆方向トランジスタのコレクタ）、
11……低濃度Ｎ型の第４の拡散領域。
構造図、第２図は従来例の要部断面構造図である。 １……Ｐ型の基板、２……N+型の埋込み層、３……Ｎ型
のエピタキシャル層、５……P+型の第１の拡散領域（イ
ンジェクタ）、６……P+型の第２の拡散領域（逆方向ト
ランジスタのベース領域）、７−１及び７−２……N+型
の第３の拡散領域（逆方向トランジスタのコレクタ）、
11……低濃度Ｎ型の第４の拡散領域。
Claims (1)
- 【請求項１】一導電型のエピタキシャル層の主面に形成
された導電型の第1,第２の拡散領域と、前記前記第２の
拡散領域中に形成された一導電型の第３の拡散領域とを
有し、前記第１の拡散領域をインジェクタとし、前記第
2,第３の領域を逆方向トランジスタとして動作させる半
導体装置において、 前記第1,第２の拡散領域間に挟まれた前記エピタキシャ
ル層の前記第１の拡散領域寄りに且つその側面に接する
ように前記エピタキシャル層よりも不純物濃度の低い一
導電型の第４の拡散領域を形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083839A JPH0715944B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083839A JPH0715944B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242061A JPS61242061A (ja) | 1986-10-28 |
| JPH0715944B2 true JPH0715944B2 (ja) | 1995-02-22 |
Family
ID=13813869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60083839A Expired - Lifetime JPH0715944B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715944B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128954A (en) * | 1981-02-04 | 1982-08-10 | Hitachi Ltd | Iil semiconductor device |
-
1985
- 1985-04-19 JP JP60083839A patent/JPH0715944B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61242061A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155569A (en) | Thyristor device with improved turn-off characteristics | |
| GB1580471A (en) | Semi-conductor integrated circuits | |
| US4260906A (en) | Semiconductor device and logic circuit constituted by the semiconductor device | |
| US3663872A (en) | Integrated circuit lateral transistor | |
| US4260430A (en) | Method of manufacturing a semiconductor device | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| US5350939A (en) | Semiconductor device and method of manufacturing thereof | |
| US3967308A (en) | Semiconductor controlled rectifier | |
| JPH0715944B2 (ja) | 半導体装置 | |
| US4097888A (en) | High density collector-up structure | |
| JPS6127669A (ja) | 半導体装置 | |
| US4054900A (en) | I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| EP0126879B1 (en) | Integrated circuit arrangement | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JPS60116170A (ja) | 半導体装置 | |
| JPH03145163A (ja) | サイリスタ | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0464184B2 (ja) | ||
| JPS6156624B2 (ja) | ||
| JPS634715B2 (ja) | ||
| JPH0367347B2 (ja) | ||
| JPH0426223B2 (ja) | ||
| JPS6030106B2 (ja) | 相補型集積回路 | |
| JPS6211511B2 (ja) |