JPH07159485A - 半導体装置のテストボード - Google Patents
半導体装置のテストボードInfo
- Publication number
- JPH07159485A JPH07159485A JP5304935A JP30493593A JPH07159485A JP H07159485 A JPH07159485 A JP H07159485A JP 5304935 A JP5304935 A JP 5304935A JP 30493593 A JP30493593 A JP 30493593A JP H07159485 A JPH07159485 A JP H07159485A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test board
- electrode
- ccb
- ceramic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 フリップチップ方式の半導体装置に用いられ
るテストボードであって、半田リフローを行うことな
く、確実に電気的接続を得る。 【構成】 半導体装置１のスクリーニング用のテストボ
ード２のセラミック層３には、半導体装置１の電極と接
着されている複数のＣＣＢバンプ１ａと嵌合した位置に
穴２ａが設けられ、それらの穴２ａの下部に電極６が形
成されている。半導体装置１に接着しているＣＣＢバン
プ１ａをテストボード２の表面のセラミック層３に形成
された穴２ａに落とし込むように嵌合させ、圧力をかけ
ることによりＣＣＢバンプ１ａとテストボード２の電極
６との電気的接続を得る。
るテストボードであって、半田リフローを行うことな
く、確実に電気的接続を得る。 【構成】 半導体装置１のスクリーニング用のテストボ
ード２のセラミック層３には、半導体装置１の電極と接
着されている複数のＣＣＢバンプ１ａと嵌合した位置に
穴２ａが設けられ、それらの穴２ａの下部に電極６が形
成されている。半導体装置１に接着しているＣＣＢバン
プ１ａをテストボード２の表面のセラミック層３に形成
された穴２ａに落とし込むように嵌合させ、圧力をかけ
ることによりＣＣＢバンプ１ａとテストボード２の電極
６との電気的接続を得る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のスクリー
ニングに用いられるテストボードに関し、特に、ＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）バンプを介して外部電極と接続されるフリップ
チップ方式の半導体装置のスクリーニングに用いられる
テストボードに適用して有効な技術に関するものであ
る。
ニングに用いられるテストボードに関し、特に、ＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）バンプを介して外部電極と接続されるフリップ
チップ方式の半導体装置のスクリーニングに用いられる
テストボードに適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】この種の半導体装置のスクリーニングの
場合は、テストボードを用いることによって行ってい
る。
場合は、テストボードを用いることによって行ってい
る。
【０００３】このテストボードの上面には、半導体装置
の外部接続用の突起状の電極であるＣＣＢバンプと対応
した位置に電極が設けられており、これらの電極は、そ
れぞれテストボードの下面に設けられた電極と導通して
いる。
の外部接続用の突起状の電極であるＣＣＢバンプと対応
した位置に電極が設けられており、これらの電極は、そ
れぞれテストボードの下面に設けられた電極と導通して
いる。
【０００４】スクリーニング時の半導体装置とテストボ
ードとの接着は、フラックスが塗布されたテストボード
の上面の電極に、半導体装置の電極であるＣＣＢバンプ
を接合させ、半田リフローを行うことにより接着させ
る。その後、テストボードのフラックス洗浄を行い、下
面に設けられている電極に、導電性のニードル状のピン
などを接触させ、スクリーニングを行っている。
ードとの接着は、フラックスが塗布されたテストボード
の上面の電極に、半導体装置の電極であるＣＣＢバンプ
を接合させ、半田リフローを行うことにより接着させ
る。その後、テストボードのフラックス洗浄を行い、下
面に設けられている電極に、導電性のニードル状のピン
などを接触させ、スクリーニングを行っている。
【０００５】また、このスクリーニングが終了した半導
体装置には、テストボードを熱的に剥離後、半田除去を
行い、再度、新しいＣＣＢバンプが接着させられ、製品
出荷が行われる。
体装置には、テストボードを熱的に剥離後、半田除去を
行い、再度、新しいＣＣＢバンプが接着させられ、製品
出荷が行われる。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
な従来技術の半導体装置のテストボードでは、半導体装
置の多ピン化が進むにつれて、半導体装置のＣＣＢバン
プとテストボードの電極とを接合させるための位置合わ
せが困難となり、位置認識カメラなどによってアライメ
ン修正を行わなければならない。
な従来技術の半導体装置のテストボードでは、半導体装
置の多ピン化が進むにつれて、半導体装置のＣＣＢバン
プとテストボードの電極とを接合させるための位置合わ
せが困難となり、位置認識カメラなどによってアライメ
ン修正を行わなければならない。
【０００７】また、半田リフローを使用することによ
り、フラックスの塗布、フラックス洗浄およびスクリー
ニング終了後の半田除去作業、半導体装置へのＣＣＢバ
ンプの付け直しなどが必要となり、工数およびコストが
増加してしまう。
り、フラックスの塗布、フラックス洗浄およびスクリー
ニング終了後の半田除去作業、半導体装置へのＣＣＢバ
ンプの付け直しなどが必要となり、工数およびコストが
増加してしまう。
【０００８】さらに、このテストボードの電極は、表面
に金めっきが施されたニッケルよりなり、半田を繰り返
し行うことにより、このニッケル層が半田との反応で徐
々に無くなっていってしまい、数回から十回程度で使用
することができなくなってしまう。
に金めっきが施されたニッケルよりなり、半田を繰り返
し行うことにより、このニッケル層が半田との反応で徐
々に無くなっていってしまい、数回から十回程度で使用
することができなくなってしまう。
【０００９】本発明の目的は、フリップチップ方式の半
導体装置に用いられるテストボードにおいて、半田リフ
ローを行うことなく、確実に電気的接続が得られること
ができるフリップチップ方式の半導体装置のテストボー
ドを提供することにある。
導体装置に用いられるテストボードにおいて、半田リフ
ローを行うことなく、確実に電気的接続が得られること
ができるフリップチップ方式の半導体装置のテストボー
ドを提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、請求項１記載の発明は、フリッ
プチップ方式の半導体装置のテストボードに、半導体装
置のＣＣＢバンプが嵌合される穴が設けられ、その穴の
下部に電極が設けられたものである。
プチップ方式の半導体装置のテストボードに、半導体装
置のＣＣＢバンプが嵌合される穴が設けられ、その穴の
下部に電極が設けられたものである。
【００１３】また、請求項２記載の発明は、半導体装置
のＣＣＢバンプが嵌合されるポケット状の電極の表面
に、突起が設けられたものである。
のＣＣＢバンプが嵌合されるポケット状の電極の表面
に、突起が設けられたものである。
【００１４】さらに、請求項３記載の発明は、その突起
が、ワイヤボンディング用のワイヤよりなるものであ
る。
が、ワイヤボンディング用のワイヤよりなるものであ
る。
【００１５】
【作用】上記のような構成の半導体装置のテストボード
によれば、半導体装置のＣＣＢバンブが嵌合される穴に
より、容易に半導体装置の位置決めを行うことができ
る。
によれば、半導体装置のＣＣＢバンブが嵌合される穴に
より、容易に半導体装置の位置決めを行うことができ
る。
【００１６】また、半田リフローを行わず、半導体装置
のＣＣＢバンプとテストボードの電極との機械的接触だ
けで電気的接続を行うことができる。
のＣＣＢバンプとテストボードの電極との機械的接触だ
けで電気的接続を行うことができる。
【００１７】それによって、フラックスの塗布、フラッ
クス洗浄およびテスト終了後の半田除去作業などが不要
となり、テストボードを何度でも再使用することがで
き、工数およびコストを削減することができる。
クス洗浄およびテスト終了後の半田除去作業などが不要
となり、テストボードを何度でも再使用することがで
き、工数およびコストを削減することができる。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１９】（実施例１）図１は、本発明の実施例１に
よるフリップチップ方式の半導体装置が搭載されたテス
トボードの電極の要部拡大断面図、図２は、本発明の実
施例１によるフリップチップ方式の半導体装置が搭載さ
れたテストボードの側面図、図３は、本発明の実施例１
によるフリップチップ方式の半導体装置が搭載されたテ
ストボードを用いたスクリーニング装置の模式側面図で
ある。
よるフリップチップ方式の半導体装置が搭載されたテス
トボードの電極の要部拡大断面図、図２は、本発明の実
施例１によるフリップチップ方式の半導体装置が搭載さ
れたテストボードの側面図、図３は、本発明の実施例１
によるフリップチップ方式の半導体装置が搭載されたテ
ストボードを用いたスクリーニング装置の模式側面図で
ある。
【００２０】本実施例１において、フリップチップ方式
の半導体装置１のスクリーニング用のテストボード２
は、表面からセラミック層３、セラミック層４およびセ
ラミック層５の３層のセラミック層からなっており、セ
ラミック層３には、半導体装置１の突起状の電極である
複数のＣＣＢバンプ１ａと嵌合した位置に穴２ａが設け
られている。
の半導体装置１のスクリーニング用のテストボード２
は、表面からセラミック層３、セラミック層４およびセ
ラミック層５の３層のセラミック層からなっており、セ
ラミック層３には、半導体装置１の突起状の電極である
複数のＣＣＢバンプ１ａと嵌合した位置に穴２ａが設け
られている。
【００２１】また、それらの穴２ａの下部には、電極６
が形成されている。この電極６は、たとえばタングステ
ンにより形成され、その上部には、たとえば金めっき６
ａが施されている。
が形成されている。この電極６は、たとえばタングステ
ンにより形成され、その上部には、たとえば金めっき６
ａが施されている。
【００２２】そして、穴２ａの下部に形成されている電
極６は、セラミック層５の下面からセラミック層４上面
と同一の高さまで形成されている。
極６は、セラミック層５の下面からセラミック層４上面
と同一の高さまで形成されている。
【００２３】また、このテストボード２の製造方法は、
アルミナなどの燒結前のセラミックである３層のグリー
ンシートに、半導体装置１のＣＣＢバンプ１ａと嵌合し
た所定の位置に、所定の形状のスルーホールを設ける。
アルミナなどの燒結前のセラミックである３層のグリー
ンシートに、半導体装置１のＣＣＢバンプ１ａと嵌合し
た所定の位置に、所定の形状のスルーホールを設ける。
【００２４】次に、所定の形状のスルーホールが設けら
れたセラッミク層４およびセラミック層５のグリーンシ
ートを積層させる。この積層したセラミック層４，５の
スルーホールに、電極となるタングステンペーストなど
を埋め込む。その後、セラミック層３となるグリーンシ
ートをさらにその上層に積層し、燒結させる。
れたセラッミク層４およびセラミック層５のグリーンシ
ートを積層させる。この積層したセラミック層４，５の
スルーホールに、電極となるタングステンペーストなど
を埋め込む。その後、セラミック層３となるグリーンシ
ートをさらにその上層に積層し、燒結させる。
【００２５】そして、燒結したタングステンペーストの
表面に電解めっきなどによって、金めっき６ａを施す。
よって、セラミック層４，５のスルーホール内には電極
６が形成され、セラッミク層３のスルーホールにはＣＣ
Ｂバンプ１ａが嵌合される穴２ａが形成されたことにな
る。
表面に電解めっきなどによって、金めっき６ａを施す。
よって、セラミック層４，５のスルーホール内には電極
６が形成され、セラッミク層３のスルーホールにはＣＣ
Ｂバンプ１ａが嵌合される穴２ａが形成されたことにな
る。
【００２６】次に、本実施例の作用について説明する。
【００２７】半導体装置１の突起状の電極であるＣＣＢ
バンプ１ａをテストボード２の表面のセラミック層３に
形成された穴２ａに落とし込むように嵌合させることに
より、ＣＣＢバンプ１ａとテストボード２の電極６とが
容易に取り付けられる。
バンプ１ａをテストボード２の表面のセラミック層３に
形成された穴２ａに落とし込むように嵌合させることに
より、ＣＣＢバンプ１ａとテストボード２の電極６とが
容易に取り付けられる。
【００２８】また、この半導体装置１のスクリーニング
は、図３に示すように、スクリーニング用台７の間に設
けられた、たとえば、フッ素樹脂やセラミックのメッシ
ュ状の半導体装置固定板８上にテストボード２に嵌合さ
せた半導体装置１を置き、テストボードの裏面の電極６
を導電性のニードル９によって押さえつけるように接触
させる。
は、図３に示すように、スクリーニング用台７の間に設
けられた、たとえば、フッ素樹脂やセラミックのメッシ
ュ状の半導体装置固定板８上にテストボード２に嵌合さ
せた半導体装置１を置き、テストボードの裏面の電極６
を導電性のニードル９によって押さえつけるように接触
させる。
【００２９】このニードル９はスクリーニング用のテス
タ（図示せず）に接続され、所定の信号がニードル９を
介して半導体装置１に入出力されることによりスクリー
ニングが行われる。
タ（図示せず）に接続され、所定の信号がニードル９を
介して半導体装置１に入出力されることによりスクリー
ニングが行われる。
【００３０】そして、ニードル９に押さえつけられるこ
とにより、ＣＣＢバンプ１ａとテストボード２およびニ
ードル９は、充分な電気的接続が得られることができ
る。また、このスクリーニング時には、半導体装置固定
板８に、不活性ガスなどの冷却用溶媒１０を吹き付ける
ことにより半導体装置１を冷却することができる。
とにより、ＣＣＢバンプ１ａとテストボード２およびニ
ードル９は、充分な電気的接続が得られることができ
る。また、このスクリーニング時には、半導体装置固定
板８に、不活性ガスなどの冷却用溶媒１０を吹き付ける
ことにより半導体装置１を冷却することができる。
【００３１】それによって、本実施例１では、半田リフ
ローを行うことなく、半導体装置１とテストボード２の
電気的接続が容易に短時間で行うことができる。
ローを行うことなく、半導体装置１とテストボード２の
電気的接続が容易に短時間で行うことができる。
【００３２】また、半導体装置１とテストボード２の接
続が機械的接続だけであるので、テストボード２を何度
でも再使用することができる。
続が機械的接続だけであるので、テストボード２を何度
でも再使用することができる。
【００３３】（実施例２）図４は、本発明の実施例２に
よるフリップチップ方式の半導体装置が搭載されたテス
トボードの電極の要部拡大断面図である。
よるフリップチップ方式の半導体装置が搭載されたテス
トボードの電極の要部拡大断面図である。
【００３４】本実施例２においては、フリップチップ方
式の半導体装置１とテストボード２との電気的接続をさ
らに確実にするために、セラミック層４の表面まで形成
されているＣＣＢバンプ１ａと嵌合した位置に設けられ
ている電極６の中央部に突起１１を設ける。
式の半導体装置１とテストボード２との電気的接続をさ
らに確実にするために、セラミック層４の表面まで形成
されているＣＣＢバンプ１ａと嵌合した位置に設けられ
ている電極６の中央部に突起１１を設ける。
【００３５】この突起１１は、ワイヤボンディング技術
を用いることにより、たとえば、ボンディング用のワイ
ヤであるアルミニウム製のワイヤを電極６の中央部にボ
ンディングさせ、セラミック層３の厚みよりも短い、所
定の長さで切断を行う。
を用いることにより、たとえば、ボンディング用のワイ
ヤであるアルミニウム製のワイヤを電極６の中央部にボ
ンディングさせ、セラミック層３の厚みよりも短い、所
定の長さで切断を行う。
【００３６】そして、半導体装置１のＣＣＢバンプ１ａ
を穴２ａに落とし込むように嵌合させ、前記実施例１と
同様にニードル９により圧力を加えることによってＣＣ
Ｂバンプ１ａに突起１１が突き刺さり、電気的接続を得
ることになる。
を穴２ａに落とし込むように嵌合させ、前記実施例１と
同様にニードル９により圧力を加えることによってＣＣ
Ｂバンプ１ａに突起１１が突き刺さり、電気的接続を得
ることになる。
【００３７】それによって、本実施例２によれば、ＣＣ
Ｂバンプ１ａの高さや位置のばらつきが大きい半導体装
置１においても、半導体装置１とテストボード２の接続
が、半田リフローを行うことなく機械的接続だけで確実
に、短時間で電気的接続を得ることができる。
Ｂバンプ１ａの高さや位置のばらつきが大きい半導体装
置１においても、半導体装置１とテストボード２の接続
が、半田リフローを行うことなく機械的接続だけで確実
に、短時間で電気的接続を得ることができる。
【００３８】また、半導体装置１とテストボード２の接
続が機械的接続だけであるので、テストボード２を何度
でも再使用することができる。
続が機械的接続だけであるので、テストボード２を何度
でも再使用することができる。
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものでなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものでなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００４０】たとえば、テストボード２の材料は、セラ
ミック以外でも良く、ガラスエポキシなどのプリント配
線基板用の材料を用いても効果は同様である。
ミック以外でも良く、ガラスエポキシなどのプリント配
線基板用の材料を用いても効果は同様である。
【００４１】また、前記実施例１，２のテストボード２
の穴２ａおよび電極６を半導体チップの電極に接着され
ているＣＣＢバンプ１ａに嵌合されるように設けること
により、パッケージ成形前の半導体チップのスクリーニ
ングを行うこともできる。
の穴２ａおよび電極６を半導体チップの電極に接着され
ているＣＣＢバンプ１ａに嵌合されるように設けること
により、パッケージ成形前の半導体チップのスクリーニ
ングを行うこともできる。
【００４２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４３】（１）本発明によれば、半田リフローを行
うことなく、テストボードと半導体装置のＣＣＢバンプ
との電気的接続を容易に確実に得ることができる。
うことなく、テストボードと半導体装置のＣＣＢバンプ
との電気的接続を容易に確実に得ることができる。
【００４４】（２）また、本発明では、上記（１）によ
り、ＣＣＢバンプとテストボードの電極とを接触させる
ための位置認識カメラなどによるアライメン修正および
半田リフロー工程に伴うフラックスの塗布、フラックス
洗浄およびテスト終了後の半田除去作業、ＣＣＢバンプ
の付け直し作業が不要となり、工数およびコストを削減
できる。
り、ＣＣＢバンプとテストボードの電極とを接触させる
ための位置認識カメラなどによるアライメン修正および
半田リフロー工程に伴うフラックスの塗布、フラックス
洗浄およびテスト終了後の半田除去作業、ＣＣＢバンプ
の付け直し作業が不要となり、工数およびコストを削減
できる。
【００４５】（３）さらに、本発明においては、半田を
繰り返し行うことによる半田と電極との化学反応によっ
て電極が削減することが無くなり、テストボードを何度
でも使用することができる。
繰り返し行うことによる半田と電極との化学反応によっ
て電極が削減することが無くなり、テストボードを何度
でも使用することができる。
【図１】本発明の実施例１によるフリップチップ方式の
半導体装置が搭載されたテストボードの電極の要部拡大
断面図である。
半導体装置が搭載されたテストボードの電極の要部拡大
断面図である。
【図２】本発明の実施例１によるフリップチップ方式の
半導体装置が搭載されたテストボードの側面図である。
半導体装置が搭載されたテストボードの側面図である。
【図３】本発明の実施例１によるフリップチップ方式の
半導体装置が搭載されたテストボードを用いたスクリー
ニング装置の模式側面図である。
半導体装置が搭載されたテストボードを用いたスクリー
ニング装置の模式側面図である。
【図４】本発明の実施例２によるフリップチップ方式の
半導体装置が搭載されたテストボードの電極の要部拡大
断面図である。
半導体装置が搭載されたテストボードの電極の要部拡大
断面図である。
１ 半導体装置 １ａ ＣＣＢバンプ ２ テストボード ２ａ 穴 ３ セラッミク層 ４ セラッミク層 ５ セラミック層 ６ 電極 ６ａ 金めっき ７ スクリーニング用台 ８ 半導体装置固定板 ９ ニードル １０ 冷却用溶媒 １１ 突起
Claims (3)
- 【請求項１】 フリップチップ方式の半導体装置のテス
トボードであって、前記テストボードに、前記半導体装
置のＣＣＢバンプが嵌合される穴が設けられ、前記穴の
下部に電極が設けられたことを特徴とする半導体装置の
テストボード。 - 【請求項２】 前記ポケット状の電極の表面に、突起が
設けられたことを特徴とする請求項１記載の半導体装置
のテストボード。 - 【請求項３】 前記突起が、ワイヤボンディング用のワ
イヤよりなることを特徴とする請求項２記載の半導体装
置のテストボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304935A JPH07159485A (ja) | 1993-12-06 | 1993-12-06 | 半導体装置のテストボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304935A JPH07159485A (ja) | 1993-12-06 | 1993-12-06 | 半導体装置のテストボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07159485A true JPH07159485A (ja) | 1995-06-23 |
Family
ID=17939091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5304935A Pending JPH07159485A (ja) | 1993-12-06 | 1993-12-06 | 半導体装置のテストボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07159485A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
| EP1018023A4 (en) * | 1997-02-11 | 2003-07-23 | Micron Technology Inc | PROBE CARD AND SYSTEM FOR TESTING WAFERS |
| US6798224B1 (en) | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
| US6914275B2 (en) | 2002-05-06 | 2005-07-05 | Micron Technology, Inc. | Semiconductor component with electrical characteristic adjustment circuitry |
| JP2008034828A (ja) * | 2006-06-30 | 2008-02-14 | Ngk Spark Plug Co Ltd | Ｉｃ検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法 |
| JP2011210828A (ja) * | 2010-03-29 | 2011-10-20 | Tdk Corp | 薄膜回路形成用基板、薄膜回路部品及びその製造方法 |
-
1993
- 1993-12-06 JP JP5304935A patent/JPH07159485A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
| EP1018023A4 (en) * | 1997-02-11 | 2003-07-23 | Micron Technology Inc | PROBE CARD AND SYSTEM FOR TESTING WAFERS |
| EP1411360A3 (en) * | 1997-02-11 | 2004-04-28 | Micron Technology, Inc. | Method and probe card for testing semiconductor system |
| US6798224B1 (en) | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
| US7250780B2 (en) | 1997-02-11 | 2007-07-31 | Micron Technology, Inc. | Probe card for semiconductor wafers having mounting plate and socket |
| US6914275B2 (en) | 2002-05-06 | 2005-07-05 | Micron Technology, Inc. | Semiconductor component with electrical characteristic adjustment circuitry |
| JP2008034828A (ja) * | 2006-06-30 | 2008-02-14 | Ngk Spark Plug Co Ltd | Ｉｃ検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法 |
| JP2011210828A (ja) * | 2010-03-29 | 2011-10-20 | Tdk Corp | 薄膜回路形成用基板、薄膜回路部品及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1181524C (zh) | 在圆片面上形成集成电路封装的方法 | |
| US6288559B1 (en) | Semiconductor testing using electrically conductive adhesives | |
| US5029386A (en) | Hierarchical tape automated bonding method | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP2004537841A (ja) | ウェハレベルで形成される集積回路パッケージ | |
| US6889428B2 (en) | Method of manufacturing sheet material and method of manufacturing circuit device using the same | |
| US6528352B1 (en) | Use of conductive adhesive to form temporary electrical connections for use in TCA (temporary chip attach) applications | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| CN101128931B (zh) | 具有顺应性的微电子组件 | |
| JP2008544554A (ja) | 薄型可撓性基板を使用するフリップチップダイ組立体 | |
| JPH07159485A (ja) | 半導体装置のテストボード | |
| JP5551396B2 (ja) | 検査用プローブおよび検査用プローブの製造方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001007236A (ja) | ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法 | |
| JPH09297154A (ja) | 半導体ウエハの検査方法 | |
| JPH10223687A (ja) | フリップチップ実装モジュール及び製造方法、製造装置 | |
| JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 | |
| JPH09181244A (ja) | 半導体装置 | |
| JPH05335311A (ja) | フリップチップ半導体装置及びその製造方法 | |
| JPH1074767A (ja) | 微細ボールバンプ形成方法及び装置 | |
| JP2753760B2 (ja) | バーンイン試験用電子回路基板とその製造方法 | |
| JP2001127104A (ja) | 半導体素子の実装方法 | |
| JP2001244300A (ja) | 電子部品の実装方法 | |
| JPH06244251A (ja) | 半導体装置の製造方法と、その製造方法に用いられる半導体チップおよびチップ搬送体 | |
| JP2002324825A (ja) | 電極接合強度検査方法 |