JPH0716098B2 - 多層電子回路及びその製造方法 - Google Patents
多層電子回路及びその製造方法Info
- Publication number
- JPH0716098B2 JPH0716098B2 JP1146560A JP14656089A JPH0716098B2 JP H0716098 B2 JPH0716098 B2 JP H0716098B2 JP 1146560 A JP1146560 A JP 1146560A JP 14656089 A JP14656089 A JP 14656089A JP H0716098 B2 JPH0716098 B2 JP H0716098B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- insulating
- layers
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0233—Deformable particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0266—Size distribution
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 従来の技術 公知技術においては、電子回路が通常二次元で作られて
おり、即ち回路パターンが単一の平面に形成されて電子
部品がこの平面回路パターンに直接接続されている。こ
れは、通常の「回路板」として良く知られている。この
通常の回路板上には電子的な目的を達成するための必要
な全ての回路パターン及び部品を取り付けるに充分なス
ペースがないことがしばしばある。このことは、ホトレ
ジスト及び他の技術により回路パターンのサイズを減少
できるという著しい効果が得られても、そして回路部品
が小型化されるという著しい効果が得られても、依然と
して叫ばれている。このような場合には、複数の別々の
回路板を使用して、電気導体、通常は電気ワイヤでこれ
らを相互接続している。複数のこのような回路板の配線
はとかく複雑になり、又占有スペースも大きくなり勝ち
である。更に、配線が比較的長く走ることは、特に、近
代的な電子コンピュータの分野では、電子信号を転送す
るのに不所望に長い時間がかかることになる。更に、こ
のような配線のコストや、全ての接続を行なうのに要求
される困難さ及び時間が著しいものとなる。
おり、即ち回路パターンが単一の平面に形成されて電子
部品がこの平面回路パターンに直接接続されている。こ
れは、通常の「回路板」として良く知られている。この
通常の回路板上には電子的な目的を達成するための必要
な全ての回路パターン及び部品を取り付けるに充分なス
ペースがないことがしばしばある。このことは、ホトレ
ジスト及び他の技術により回路パターンのサイズを減少
できるという著しい効果が得られても、そして回路部品
が小型化されるという著しい効果が得られても、依然と
して叫ばれている。このような場合には、複数の別々の
回路板を使用して、電気導体、通常は電気ワイヤでこれ
らを相互接続している。複数のこのような回路板の配線
はとかく複雑になり、又占有スペースも大きくなり勝ち
である。更に、配線が比較的長く走ることは、特に、近
代的な電子コンピュータの分野では、電子信号を転送す
るのに不所望に長い時間がかかることになる。更に、こ
のような配線のコストや、全ての接続を行なうのに要求
される困難さ及び時間が著しいものとなる。
従来の二次元回路板の欠点の幾つかを解消する試みにお
いて、両面回路が開発されている。この両面回路は2つ
の回路層対を備え、そして各対は、対向する表面と、こ
れら表面の各々に設けられた回路パターンとを有する絶
縁層を備えている。各対におけるパターンは、絶縁層を
貫通する導体によって接続されている。これらの両面回
路は、現在ではごく一般的なものであり、公知技術によ
って製造することができる。
いて、両面回路が開発されている。この両面回路は2つ
の回路層対を備え、そして各対は、対向する表面と、こ
れら表面の各々に設けられた回路パターンとを有する絶
縁層を備えている。各対におけるパターンは、絶縁層を
貫通する導体によって接続されている。これらの両面回
路は、現在ではごく一般的なものであり、公知技術によ
って製造することができる。
簡単にいえば、このような通常の両面回路は、通常、絶
縁樹脂で作られたシート又はボードのような絶縁層の両
面に電子回路パターンを形成することによって製造され
る。このようなパターンは、絶縁層の両面に導電性金属
を無電解及び電解メッキし、この導電性金属メッキの上
にホトレジストを敷設し、このホトレジストを所望の回
路パターンの光又は他の放射像に曝し、これに曝されな
かったホトレジストを除去し、そしてこの曝されなかっ
たホトレジストが除去されたところの導電性金属メッキ
の部分をエッチングして、所望の導電性回路パターンを
残すような公知方法によって形成される。
縁樹脂で作られたシート又はボードのような絶縁層の両
面に電子回路パターンを形成することによって製造され
る。このようなパターンは、絶縁層の両面に導電性金属
を無電解及び電解メッキし、この導電性金属メッキの上
にホトレジストを敷設し、このホトレジストを所望の回
路パターンの光又は他の放射像に曝し、これに曝されな
かったホトレジストを除去し、そしてこの曝されなかっ
たホトレジストが除去されたところの導電性金属メッキ
の部分をエッチングして、所望の導電性回路パターンを
残すような公知方法によって形成される。
絶縁層の両面にパターンを形成した後に、所望の電気接
続点において絶縁層を貫通する穴をあけ、そしてこれら
の穴に導電性金属をメッキして電気接続部を形成するこ
とにより、パターンが接続される。上記と同様の方法が
米国特許第4,610,758号に開示されている。
続点において絶縁層を貫通する穴をあけ、そしてこれら
の穴に導電性金属をメッキして電気接続部を形成するこ
とにより、パターンが接続される。上記と同様の方法が
米国特許第4,610,758号に開示されている。
上記したように、両面回路は、回路密度を著しく増加
し、公知の単一パターンよりも僅かなスペースに本質的
に2つの回路パターンを形成するが、その密度はまだ所
望されるほど高いものではなく、このような両面回路の
多くは、電子的な目的を達成するためには依然としてワ
イヤで接続しなければならない。それ故、3つ以上の電
子回路パターン層で構成された多層電子回路を形成する
試みがなされている。
し、公知の単一パターンよりも僅かなスペースに本質的
に2つの回路パターンを形成するが、その密度はまだ所
望されるほど高いものではなく、このような両面回路の
多くは、電子的な目的を達成するためには依然としてワ
イヤで接続しなければならない。それ故、3つ以上の電
子回路パターン層で構成された多層電子回路を形成する
試みがなされている。
従来の多層回路は、両面回路を製造する上記方法を拡張
した方法によって作られている。従来の多層は、回路の
種々の内側層を造影し、露光しそしてエッチングし、次
いで、全ての層を整列させることによって作られてい
る。これらの層は、次いで、適当な絶縁接着材を用いて
互いに積層される。この多層製品は、通常、例えばプラ
テンによってプレスされる。このプレスの後に、接着材
の硬化がしばしば必要とされる。次いで、スルーホール
が設けられ、胴部が形成される。これらの胴部は層間に
電気的接触を形成するようにメッキされる。
した方法によって作られている。従来の多層は、回路の
種々の内側層を造影し、露光しそしてエッチングし、次
いで、全ての層を整列させることによって作られてい
る。これらの層は、次いで、適当な絶縁接着材を用いて
互いに積層される。この多層製品は、通常、例えばプラ
テンによってプレスされる。このプレスの後に、接着材
の硬化がしばしば必要とされる。次いで、スルーホール
が設けられ、胴部が形成される。これらの胴部は層間に
電気的接触を形成するようにメッキされる。
不都合なことに、この公知の多層製品及びその製造方法
には多数の問題が関連している。特に、全ての層の正確
な整列が同時に必要とされるが、このような正確な整列
は非常に困難である。含まれる層が多くなるほど、整列
がより困難となる。適切に整列できない場合には、スル
ーホールが全ての所望の電気接続点に接触せず、おそら
くは不所望な電気接触点に接触して、不所望な「短絡」
を招き、いずれにせよ、使用不能な多層電子回路製品と
なってしまう確率が高くなる。
には多数の問題が関連している。特に、全ての層の正確
な整列が同時に必要とされるが、このような正確な整列
は非常に困難である。含まれる層が多くなるほど、整列
がより困難となる。適切に整列できない場合には、スル
ーホールが全ての所望の電気接続点に接触せず、おそら
くは不所望な電気接触点に接触して、不所望な「短絡」
を招き、いずれにせよ、使用不能な多層電子回路製品と
なってしまう確率が高くなる。
ホールの形成に関連した別の問題は、接着材でホールが
汚れる傾向があり、スルーホールメッキとして不適当な
表面が形成されると共に、所望の位置における回路パタ
ーン層との電気的接触を妨げるような絶縁層が形成され
ることである。又、ホールをあげることにより形成され
るバリにより別の幾つかの問題が生じる。接着材を除去
するためのスルーホールの清掃が本質的に重要であり、
メッキの前には少なくともバリを除去することが必要で
ある。スルーホールの清掃は、層数が増すにつれて困難
となる。
汚れる傾向があり、スルーホールメッキとして不適当な
表面が形成されると共に、所望の位置における回路パタ
ーン層との電気的接触を妨げるような絶縁層が形成され
ることである。又、ホールをあげることにより形成され
るバリにより別の幾つかの問題が生じる。接着材を除去
するためのスルーホールの清掃が本質的に重要であり、
メッキの前には少なくともバリを除去することが必要で
ある。スルーホールの清掃は、層数が増すにつれて困難
となる。
これらの公知の多層回路の製造に関連した別の問題は、
各所望の層との適切な電気的接触が層数の増加と共に確
実でなくなることである。これは、統計学的にいえるの
みならず、ホールの接触に使用できる内部回路パターン
の唯一の部分がパターン層の非常に薄いエッジであるこ
とからもいえることである。良好な電気的接触を形成す
る確率は、前記したようにホールに絶縁接着材が存在す
ることによって更に低くなる。たとえ接触がなされて
も、後で欠陥が生じるおそれは大きい。硬化した接着材
を含む絶縁層の熱膨張係数は、回路パターンの形成及び
スルーホールのメッキに用いられる導電性材料と通常は
著しく異なる。それ故、周囲環境の熱サイクルや又は半
田熱に曝されることにより、著しい欠陥のおそれを招
く。このおそれは、前記したように、回路層のエッジに
おいてスルーホールに作られた機械的に弱い接触部によ
って更に増加される。
各所望の層との適切な電気的接触が層数の増加と共に確
実でなくなることである。これは、統計学的にいえるの
みならず、ホールの接触に使用できる内部回路パターン
の唯一の部分がパターン層の非常に薄いエッジであるこ
とからもいえることである。良好な電気的接触を形成す
る確率は、前記したようにホールに絶縁接着材が存在す
ることによって更に低くなる。たとえ接触がなされて
も、後で欠陥が生じるおそれは大きい。硬化した接着材
を含む絶縁層の熱膨張係数は、回路パターンの形成及び
スルーホールのメッキに用いられる導電性材料と通常は
著しく異なる。それ故、周囲環境の熱サイクルや又は半
田熱に曝されることにより、著しい欠陥のおそれを招
く。このおそれは、前記したように、回路層のエッジに
おいてスルーホールに作られた機械的に弱い接触部によ
って更に増加される。
このような公知の多層回路の別の欠点は、層間の内部接
続を形成することが非常に困難なことである。前記した
ホールは、通常、完全にメッキされるスルーホールであ
る。幾つかの層のみを接続するためにホールを部分的に
メッキすることは困難であり、いずれの場合にも、メッ
キされないホールは、接続されない層の表面を破壊す
る。又、盲穴もしくは部分的な穴を形成することも困難
であり、このような盲穴の両端を他の層でカバーすべき
ときには、部分的に予め組み立てる技術を使用しない限
りこのような構造は不可能である。
続を形成することが非常に困難なことである。前記した
ホールは、通常、完全にメッキされるスルーホールであ
る。幾つかの層のみを接続するためにホールを部分的に
メッキすることは困難であり、いずれの場合にも、メッ
キされないホールは、接続されない層の表面を破壊す
る。又、盲穴もしくは部分的な穴を形成することも困難
であり、このような盲穴の両端を他の層でカバーすべき
ときには、部分的に予め組み立てる技術を使用しない限
りこのような構造は不可能である。
上記した多数の問題が既に認識されており、それらを解
決するために多数の試みがなされているが、現在まで、
少なくとも更に別の重大な問題や複雑さをもたらすこと
なく、このような問題を軽減又は解消するように多層電
子回路を製造する適当な方法は提供されていない。
決するために多数の試みがなされているが、現在まで、
少なくとも更に別の重大な問題や複雑さをもたらすこと
なく、このような問題を軽減又は解消するように多層電
子回路を製造する適当な方法は提供されていない。
これらの問題の幾つかは、例えば、米国特許第4,642,16
0号、第4,511,757号及び第4,628,022号に開示されてお
り、これらを軽減すべく試みがなされている。米国特許
第4,511,757号及び第4,628,022号は、放射で形成した経
路(穴)であって、導電性材料が充電される穴に基づく
ものである。この方法は、機械的に穴を形成するのでは
なくて放射で穴を形成するものであるが、このプロセス
には複雑さが伴う。又、このプロセスは、このような
「経路」を2層以上深く形成することができず、従っ
て、更に別の層を追加する前に各個々の界面において特
殊な処理を必要とする。米国特許第4,642,160号も、別
の穴形成方法に関連したものである。
0号、第4,511,757号及び第4,628,022号に開示されてお
り、これらを軽減すべく試みがなされている。米国特許
第4,511,757号及び第4,628,022号は、放射で形成した経
路(穴)であって、導電性材料が充電される穴に基づく
ものである。この方法は、機械的に穴を形成するのでは
なくて放射で穴を形成するものであるが、このプロセス
には複雑さが伴う。又、このプロセスは、このような
「経路」を2層以上深く形成することができず、従っ
て、更に別の層を追加する前に各個々の界面において特
殊な処理を必要とする。米国特許第4,642,160号も、別
の穴形成方法に関連したものである。
米国特許第4,645,522号は、経路が設けられたテープを
使用し、上記経路にはメッキによって導電性材料が後で
充填されることを開示している。しかし、各層ごとに工
程を個々に繰り返さなければならない。米国特許第4,58
1,679号も、同様に、穴を使用するものであるが、それ
らに導電性材料が充填されたり又はメッキされたりする
のではなく、変形された導電性材料が穴に挿入され、バ
ネ作用により回路パターンと接触をなすようにされる。
使用し、上記経路にはメッキによって導電性材料が後で
充填されることを開示している。しかし、各層ごとに工
程を個々に繰り返さなければならない。米国特許第4,58
1,679号も、同様に、穴を使用するものであるが、それ
らに導電性材料が充填されたり又はメッキされたりする
のではなく、変形された導電性材料が穴に挿入され、バ
ネ作用により回路パターンと接触をなすようにされる。
その他の試みとしては、メッキ及びホトレジスト技術を
繰り返し使用することにより多層回路を形成することが
挙げられる。このような方法は非常に複雑で且つ経費が
かかることは明らかである。このような方法は、米国特
許第4,629,681号に開示されており、そしてこれに若干
類似した方法が米国特許第4,713,494号に開示されてい
る。
繰り返し使用することにより多層回路を形成することが
挙げられる。このような方法は非常に複雑で且つ経費が
かかることは明らかである。このような方法は、米国特
許第4,629,681号に開示されており、そしてこれに若干
類似した方法が米国特許第4,713,494号に開示されてい
る。
ある非等方導電性接着材を使用してある電気導体を別の
電気導体に接続することが知られている。このような接
着材が米国特許第4,113,981号に開示されている。然し
乍ら、該特許には、多層電子回路の製造にこのような接
着材を使用する特定の効果、目的又は使い方が全く開示
も示唆もされていない。
電気導体に接続することが知られている。このような接
着材が米国特許第4,113,981号に開示されている。然し
乍ら、該特許には、多層電子回路の製造にこのような接
着材を使用する特定の効果、目的又は使い方が全く開示
も示唆もされていない。
1986年9月25日に同一発明者ギレオにより出願された米
国特許出願第911,342号には、可溶性の非等方性接着材
が説明されている。この場合も、多層電子回路の製造に
このような接着材を使用する目的も使い方も開示されい
ないし又は示唆されてもいない。
国特許出願第911,342号には、可溶性の非等方性接着材
が説明されている。この場合も、多層電子回路の製造に
このような接着材を使用する目的も使い方も開示されい
ないし又は示唆されてもいない。
発明の構成 本発明によれば、Z軸にのみ導電性である少なくとも1
つの介在接続層により少なくとも3つの電子回路層が電
気的に相互接続された多層電子回路が提供される。2つ
の回路層対に少なくとも4つの回路層が設けられるのが
望ましい。各対は、対向する表面と、これら表面の各々
に設けられた回路パターンとを有する絶縁層を備えてい
る。各対のパターンは、絶縁層を貫通する導体によって
接続される。このように形成された対は、上記対の各々
から1つのこのようなパターンの間に介在された接続層
によって互いに接続される。
つの介在接続層により少なくとも3つの電子回路層が電
気的に相互接続された多層電子回路が提供される。2つ
の回路層対に少なくとも4つの回路層が設けられるのが
望ましい。各対は、対向する表面と、これら表面の各々
に設けられた回路パターンとを有する絶縁層を備えてい
る。各対のパターンは、絶縁層を貫通する導体によって
接続される。このように形成された対は、上記対の各々
から1つのこのようなパターンの間に介在された接続層
によって互いに接続される。
接続層は、樹脂のような電気絶縁材料を備え、そしてこ
れが導電性の粒子を含んでいるのが好ましい。粒子の量
は、接続層のX及びY軸に沿った電気的導通を阻止する
に充分なほど分散されると共に、回路層の導電性部分間
で接続層のZ軸を通して電気的接触を確保するに充分な
ほど集中され且つそのようなサイズとなるように統計学
的に選択され、上記回路層の導電性部分は、接続層に接
触し且つ接続層を介して互いに直接対向するものであ
る。従って、接続層は、非等方的に(Z軸)導電性であ
るといえる。
れが導電性の粒子を含んでいるのが好ましい。粒子の量
は、接続層のX及びY軸に沿った電気的導通を阻止する
に充分なほど分散されると共に、回路層の導電性部分間
で接続層のZ軸を通して電気的接触を確保するに充分な
ほど集中され且つそのようなサイズとなるように統計学
的に選択され、上記回路層の導電性部分は、接続層に接
触し且つ接続層を介して互いに直接対向するものであ
る。従って、接続層は、非等方的に(Z軸)導電性であ
るといえる。
更に、本発明は、多層電子回路を製造する方法であっ
て、 a)対向する表面と、この対向する表面の各々に設けら
れた回路パターンとを有する絶縁層を各々備えた回路層
対を形成し、各対の上記パターンは上記絶縁層を貫通す
る導体によって接続され、そして b)上記対の各々から1つのパターン間に接着性接続層
を介在することにより上記対の少なくとも2つを接続
し、上記接着性接続層は、導電性粒子を含む電気絶縁樹
脂より成り、上記粒子の量は、接続層のX及びY軸に沿
った電気的導通を防止するに充分なほど分散されると共
に、回路パターンの所望の導電性部分間で接続層のZ軸
厚みを通して電気的接触を確保するに充分なほど集中さ
れ且つそのようなサイズとされるように統計学的に選択
され、上記回路パターンの導電性部分は、上記接続層と
接触し且つ接続層を通して互いに直接対向するものであ
ることを特徴とする方法を提供する。
て、 a)対向する表面と、この対向する表面の各々に設けら
れた回路パターンとを有する絶縁層を各々備えた回路層
対を形成し、各対の上記パターンは上記絶縁層を貫通す
る導体によって接続され、そして b)上記対の各々から1つのパターン間に接着性接続層
を介在することにより上記対の少なくとも2つを接続
し、上記接着性接続層は、導電性粒子を含む電気絶縁樹
脂より成り、上記粒子の量は、接続層のX及びY軸に沿
った電気的導通を防止するに充分なほど分散されると共
に、回路パターンの所望の導電性部分間で接続層のZ軸
厚みを通して電気的接触を確保するに充分なほど集中さ
れ且つそのようなサイズとされるように統計学的に選択
され、上記回路パターンの導電性部分は、上記接続層と
接触し且つ接続層を通して互いに直接対向するものであ
ることを特徴とする方法を提供する。
本発明の方法及び多層回路は、公知の多層電子回路及び
それを製造する公知の方法に関連した前記問題の多くを
軽減するか又は解消する。
それを製造する公知の方法に関連した前記問題の多くを
軽減するか又は解消する。
特に、層を接続する前にそれらを整列することは、依然
として重要ではあるが、著しく重要ではない。これは、
次に隣接する回路層との整列が必要な全てだからであ
る。スルーホールは、層対内を除き、使用されないの
で、離れた回路層との整列は不要であり、従って、エラ
ーが組み合わされて生じることはない。
として重要ではあるが、著しく重要ではない。これは、
次に隣接する回路層との整列が必要な全てだからであ
る。スルーホールは、層対内を除き、使用されないの
で、離れた回路層との整列は不要であり、従って、エラ
ーが組み合わされて生じることはない。
更に、多数の層を貫通するスルーホールは使用されない
ので、スルーホールをあけて清掃しそしてメッキするこ
とに関連した問題が解消される共に、回路パターンのエ
ッジに良好な電気的接触を形成する困難さに関連した問
題も解消される。
ので、スルーホールをあけて清掃しそしてメッキするこ
とに関連した問題が解消される共に、回路パターンのエ
ッジに良好な電気的接触を形成する困難さに関連した問
題も解消される。
更に、本発明の多層回路は、熱ストレスに対する耐性が
高い。というのは、回路層とのエッジ接触ではなくて表
面接触により回路層との電気的接触が優れており、且つ
又本発明の非等方層を用いたときには、熱膨張の影響が
スルーホールを用いた場合のように全ての層を通して加
算されるのではなく層から層への接触に限定されるから
である。
高い。というのは、回路層とのエッジ接触ではなくて表
面接触により回路層との電気的接触が優れており、且つ
又本発明の非等方層を用いたときには、熱膨張の影響が
スルーホールを用いた場合のように全ての層を通して加
算されるのではなく層から層への接触に限定されるから
である。
公知技術に勝る本発明の別の効果は、離れた層における
同じ垂直位置に同様の接触がなされるかどうかに拘りな
く、電気的な接触を層から層へ行なえることである。接
触の位置についてのこの融通性は、前記した公知の多層
回路では不可能であるか又は少なくとも著しく困難であ
った。
同じ垂直位置に同様の接触がなされるかどうかに拘りな
く、電気的な接触を層から層へ行なえることである。接
触の位置についてのこの融通性は、前記した公知の多層
回路では不可能であるか又は少なくとも著しく困難であ
った。
実施例 ここで使用する「電子回路」という用語は、所望の電気
的又は電子的機能を実行するために1つ以上の閉じた経
路又はこのような経路の一部分において(それが直ちに
接続されるかどうかに拘りなく)多数の装置及び/又は
導体を相互接続することを意味する。上記経路は、導体
又は半導体或いはその組合せを含む。導体は、銅を含む
(これに限定されない)適当な材料である。同様に、ド
ープしたシリコン、ゲルマニウム又は砒化ガリウムを含
む(これに限定されない)適当な半導体を使用すること
もできる。
的又は電子的機能を実行するために1つ以上の閉じた経
路又はこのような経路の一部分において(それが直ちに
接続されるかどうかに拘りなく)多数の装置及び/又は
導体を相互接続することを意味する。上記経路は、導体
又は半導体或いはその組合せを含む。導体は、銅を含む
(これに限定されない)適当な材料である。同様に、ド
ープしたシリコン、ゲルマニウム又は砒化ガリウムを含
む(これに限定されない)適当な半導体を使用すること
もできる。
「電子回路層」は、通常単一層又は平面における電子回
路である。本発明においては、これらの電子回路層は、
それ自体で完全な電気的経路を形成してもよいが、通常
はそのようにならない。このような層は、通常は、金属
プレート又はフィルムをエッチングすることによってし
ばしば形成されるパターンの形態であるか、或いは例え
ば、ポリマーの厚いフィルムを用いて基体上に印刷する
こともできる。回路層は、前記したように半導体のよう
な部品を含んでもよい。
路である。本発明においては、これらの電子回路層は、
それ自体で完全な電気的経路を形成してもよいが、通常
はそのようにならない。このような層は、通常は、金属
プレート又はフィルムをエッチングすることによってし
ばしば形成されるパターンの形態であるか、或いは例え
ば、ポリマーの厚いフィルムを用いて基体上に印刷する
こともできる。回路層は、前記したように半導体のよう
な部品を含んでもよい。
「多層回路」は、3つ以上の電子回路層が絶縁層と共に
散在されてサンドイッチ構造に積層され、回路層間の相
互接続が回路層に対して本質的に垂直な導体によって行
なわれたものを意味する。「相互接続された」又は「相
互接続」という用語は、多層回路においてある回路層が
他の回路層に直接又は関節に接続されることを意味す
る。
散在されてサンドイッチ構造に積層され、回路層間の相
互接続が回路層に対して本質的に垂直な導体によって行
なわれたものを意味する。「相互接続された」又は「相
互接続」という用語は、多層回路においてある回路層が
他の回路層に直接又は関節に接続されることを意味す
る。
「接続層」は、異なった回路層を一緒に物理的に保持す
る層である。本発明によれば、接続層は、X及びY軸に
沿って絶縁性を示しそしてZ軸に沿って導電性を示す。
X及びY軸はパターン層に平行な接続層の軸であり、そ
してZ軸はパターン層に本質的に垂直な軸である。Z軸
に沿って導電性というのは、接続層の両面において良好
な電気的接触がなされたならば、Z軸に沿った接続層の
ほとんどの位置で導通が生じることを意味する。良好な
電気的接触は、通常、接続領域の厚さの平方の少なくと
も16倍の表面積(S=16t2)にわたり、そして好ましくは
厚さの平方の50倍の表面積にわたり電気導体が表面に接
触することを必要とする。然し乍ら、公知技術において
絶縁層にスルーホールが設けられていたときに必要とさ
れたものよりは遥かに小さな接触表面積しか必要とされ
ない。公知のホールは、直径が0.015ないし0.045インチ
程度のことがしばしばある。これらの公知のホールは実
際にはパターン断面の巾よりしばしば大きなものであ
る。パターン断面の巾は、典型的に、0.005ないし0.015
インチである。本発明によれば、接触面積は、0.005イ
ンチ平方(0.000025in2)より著しく小さく、そして実
際には、0.000001平方インチより小さいものである。然
し乍ら、本発明によれば、接触面積は任意の大きさに選
択できることを理解されたい。本発明によって意図され
たZ軸接続層は、形成後に穴あけ又はエッチングされて
Z方向に導通する経路を後で挿入又はメッキするような
層を除外するものである。
る層である。本発明によれば、接続層は、X及びY軸に
沿って絶縁性を示しそしてZ軸に沿って導電性を示す。
X及びY軸はパターン層に平行な接続層の軸であり、そ
してZ軸はパターン層に本質的に垂直な軸である。Z軸
に沿って導電性というのは、接続層の両面において良好
な電気的接触がなされたならば、Z軸に沿った接続層の
ほとんどの位置で導通が生じることを意味する。良好な
電気的接触は、通常、接続領域の厚さの平方の少なくと
も16倍の表面積(S=16t2)にわたり、そして好ましくは
厚さの平方の50倍の表面積にわたり電気導体が表面に接
触することを必要とする。然し乍ら、公知技術において
絶縁層にスルーホールが設けられていたときに必要とさ
れたものよりは遥かに小さな接触表面積しか必要とされ
ない。公知のホールは、直径が0.015ないし0.045インチ
程度のことがしばしばある。これらの公知のホールは実
際にはパターン断面の巾よりしばしば大きなものであ
る。パターン断面の巾は、典型的に、0.005ないし0.015
インチである。本発明によれば、接触面積は、0.005イ
ンチ平方(0.000025in2)より著しく小さく、そして実
際には、0.000001平方インチより小さいものである。然
し乍ら、本発明によれば、接触面積は任意の大きさに選
択できることを理解されたい。本発明によって意図され
たZ軸接続層は、形成後に穴あけ又はエッチングされて
Z方向に導通する経路を後で挿入又はメッキするような
層を除外するものである。
Z軸接続層は、本発明によれば、導電性粒子を含む電気
絶縁材料を備え、粒子のサイズは、接続層に接触し且つ
接続層を通して互いに直接対向する回路層の導電性部分
間で接続層の厚さをまたぐに充分なものであり、これに
より、接続層の両面の粒子と電気的接触が確保される。
換言すれば、粒子は、回路層の対向する導電性部分(所
望の電気的接触の領域)間で物理的接触をなすに充分な
粒子サイズを有していなければならない。
絶縁材料を備え、粒子のサイズは、接続層に接触し且つ
接続層を通して互いに直接対向する回路層の導電性部分
間で接続層の厚さをまたぐに充分なものであり、これに
より、接続層の両面の粒子と電気的接触が確保される。
換言すれば、粒子は、回路層の対向する導電性部分(所
望の電気的接触の領域)間で物理的接触をなすに充分な
粒子サイズを有していなければならない。
接続層の厚さの最も厚い部分に対する粒子のサイズは、
パターン導電性部分・対・絶縁層の表面の設計に基づい
て実質的に変化する。粒子は、通常、接着性接続層の最
大厚さの105%以上の粒子サイズを有するが、いずれに
せよ、通常は、接続層に接触し且つ接続層を通して互い
に直接対向する回路層の導電性部分間における接続層の
厚さよりは大きな直径である。以下、「接続層の厚さ」
という用語を用いるときには、導電性部分間の厚さは、
それが通常意図される厚さ、即ちほとんどは層の最も厚
い部分ではない。
パターン導電性部分・対・絶縁層の表面の設計に基づい
て実質的に変化する。粒子は、通常、接着性接続層の最
大厚さの105%以上の粒子サイズを有するが、いずれに
せよ、通常は、接続層に接触し且つ接続層を通して互い
に直接対向する回路層の導電性部分間における接続層の
厚さよりは大きな直径である。以下、「接続層の厚さ」
という用語を用いるときには、導電性部分間の厚さは、
それが通常意図される厚さ、即ちほとんどは層の最も厚
い部分ではない。
所与の体積の絶縁材料における粒子の数(装填)は統計
学的に決定される。特に、粒子の数は、X及びY軸に沿
った経路間の短絡の確率を許容最小限(通常、1,000,00
0内で1未満)に保持するように選択される。これらの
制約内で、粒子の数は、所望のZ軸経路を通しての電流
の取り扱いを最大にし且つ所望ならば良好な電気的接触
をなすに必要な接続層の表面積の大きさを減少するよう
に、最も多くするのが好ましい。通常、装填量は、体積
で約1ないし約10%であり、臨界体積装填量を越えては
ならない(樹脂又は他の絶縁材料は粒子の全面積を覆わ
ない)。
学的に決定される。特に、粒子の数は、X及びY軸に沿
った経路間の短絡の確率を許容最小限(通常、1,000,00
0内で1未満)に保持するように選択される。これらの
制約内で、粒子の数は、所望のZ軸経路を通しての電流
の取り扱いを最大にし且つ所望ならば良好な電気的接触
をなすに必要な接続層の表面積の大きさを減少するよう
に、最も多くするのが好ましい。通常、装填量は、体積
で約1ないし約10%であり、臨界体積装填量を越えては
ならない(樹脂又は他の絶縁材料は粒子の全面積を覆わ
ない)。
接続層を形成するのに用いられる絶縁材料は、非導電性
プラスチック及び樹脂、セラミック及びガラスを含む
(必ずしもこれに限定されない)誘電体材料である。本
発明の好ましい実施例によれば、絶縁材料は、熱硬化性
及び熱可塑性の積層接着材を含む絶縁プラスチック又は
樹脂である。接続層は回路層に接着することが重要であ
る。それ故、絶縁材料は通常の意味では接着性でない
が、絶縁材料そして接続層は、プレス及び硬化の後に事
実回路層に接着するので、ここでは接着性と称する。
プラスチック及び樹脂、セラミック及びガラスを含む
(必ずしもこれに限定されない)誘電体材料である。本
発明の好ましい実施例によれば、絶縁材料は、熱硬化性
及び熱可塑性の積層接着材を含む絶縁プラスチック又は
樹脂である。接続層は回路層に接着することが重要であ
る。それ故、絶縁材料は通常の意味では接着性でない
が、絶縁材料そして接続層は、プレス及び硬化の後に事
実回路層に接着するので、ここでは接着性と称する。
導電性粒子は、導電性部分間の接続層の厚さと少なくと
も同程度の粒子サイズを有するが、通常は、その厚さよ
り10%以上大きいことはない。接続層の厚さは、通常、
0.5ないし2ミル(約12ないし約50ミクロン)の間で変
化する。それ故、粒子サイズは、典型的に、0.5ないし
2.2ミル(約12ないし約55ミクロン)である。粒子は、
個々の好ましくは本質的に球状の粒子の形態であるか又
は安定した(容易に分散しない)塊の形態である。この
ような粒子は、炭素、金、銅、パラジウム、白金、銀、
アルミニウム、鉄、ニッケル、本来導電性のポリマ及び
その混合物を含む(これらに限定されるものではない
が)適当な導電性材料のものである。本発明の好ましい
実施例において特に望ましい粒子は、加熱されて回路層
に融着し、確実な電気的接続を形成することのできる半
田のような可溶性物質で作られた粒子である。
も同程度の粒子サイズを有するが、通常は、その厚さよ
り10%以上大きいことはない。接続層の厚さは、通常、
0.5ないし2ミル(約12ないし約50ミクロン)の間で変
化する。それ故、粒子サイズは、典型的に、0.5ないし
2.2ミル(約12ないし約55ミクロン)である。粒子は、
個々の好ましくは本質的に球状の粒子の形態であるか又
は安定した(容易に分散しない)塊の形態である。この
ような粒子は、炭素、金、銅、パラジウム、白金、銀、
アルミニウム、鉄、ニッケル、本来導電性のポリマ及び
その混合物を含む(これらに限定されるものではない
が)適当な導電性材料のものである。本発明の好ましい
実施例において特に望ましい粒子は、加熱されて回路層
に融着し、確実な電気的接続を形成することのできる半
田のような可溶性物質で作られた粒子である。
接続層を形成するときには、通常、導電性粒子が単に絶
縁材料に混合されてから、通常回路層上に塗布されて膜
を形成し、そして固体化又は硬化される。或いは又、Z
軸接着性混合物を剥離フィルム上に塗布し、乾燥させて
後で使用することもできる。接続層は、回路層(又は回
路層の大部分の上に設けられた絶縁フィルムマスク)に
物理的に接着できるものであるのが好ましい。接続層の
形成に使用するのに適した非等方性接着材は、米国特許
第4,113,981号、及び1986年9月25日に出願された米国
特許出願第911,342号に開示されている。
縁材料に混合されてから、通常回路層上に塗布されて膜
を形成し、そして固体化又は硬化される。或いは又、Z
軸接着性混合物を剥離フィルム上に塗布し、乾燥させて
後で使用することもできる。接続層は、回路層(又は回
路層の大部分の上に設けられた絶縁フィルムマスク)に
物理的に接着できるものであるのが好ましい。接続層の
形成に使用するのに適した非等方性接着材は、米国特許
第4,113,981号、及び1986年9月25日に出願された米国
特許出願第911,342号に開示されている。
製造を容易にするために、本発明の好ましい実施例によ
れば、多層電子回路は、回路層対を非等方性(Z軸)接
続層と一緒に接着することによって形成される。このよ
うな回路層対は、従来の技術について前記したように既
に知られている。簡単に述べると、各対は、対向する表
面を有する通常は絶縁ボードである絶縁層を含む。絶縁
層を形成する材料は、セラミック、ガラス又は有機ポリ
マのような適当な誘電体材料である。好ましい実施例で
は、絶縁層は、対構造について物理的強度の著しい部分
を果たす。それ故、この材料は、優れた強度特性を有し
ていなければならない。絶縁層は所与の多層回路に適当
な絶縁及び物理強度特性を与える厚さを有するものであ
る。典型的な厚さは、12.5ミクロンないし2mmである。
フレキシブルな回路は、0.5ミルの薄さにすることがで
きる。
れば、多層電子回路は、回路層対を非等方性(Z軸)接
続層と一緒に接着することによって形成される。このよ
うな回路層対は、従来の技術について前記したように既
に知られている。簡単に述べると、各対は、対向する表
面を有する通常は絶縁ボードである絶縁層を含む。絶縁
層を形成する材料は、セラミック、ガラス又は有機ポリ
マのような適当な誘電体材料である。好ましい実施例で
は、絶縁層は、対構造について物理的強度の著しい部分
を果たす。それ故、この材料は、優れた強度特性を有し
ていなければならない。絶縁層は所与の多層回路に適当
な絶縁及び物理強度特性を与える厚さを有するものであ
る。典型的な厚さは、12.5ミクロンないし2mmである。
フレキシブルな回路は、0.5ミルの薄さにすることがで
きる。
例えば、表面を無電解メッキし、ホトレジストを付着
し、パターンの像に表面を曝し、曝されなかったホトレ
ジストを除去し、残りのホトレジストで保護されなかっ
たメッキをエッチングしてパターンを形成するといった
公知の方法により、絶縁層の各表面上に回路パターンが
形成される。又、回路は、誘電体基板に導体を付着する
ような付加的なプロセスによっても形成できる。次い
で、所望の位置において絶縁層を貫通するホールにより
対向するパターンが電気的に接続される。ホールは、導
体を形成するようにメッキされるか又は金属が装填され
る。もし所望ならば、半導体トランジスタやダイオード
或いはキャパシタや抵抗のような回路部品を回路層上又
は内に形成するように更に別の公知の方法を使用するこ
とができる。抵抗は、例えば、薄膜又は厚膜型のもので
ある。このような部品は、前記説明から明らかなよう
に、能動的なものであってもよいし、受動的なものであ
ってもよい。
し、パターンの像に表面を曝し、曝されなかったホトレ
ジストを除去し、残りのホトレジストで保護されなかっ
たメッキをエッチングしてパターンを形成するといった
公知の方法により、絶縁層の各表面上に回路パターンが
形成される。又、回路は、誘電体基板に導体を付着する
ような付加的なプロセスによっても形成できる。次い
で、所望の位置において絶縁層を貫通するホールにより
対向するパターンが電気的に接続される。ホールは、導
体を形成するようにメッキされるか又は金属が装填され
る。もし所望ならば、半導体トランジスタやダイオード
或いはキャパシタや抵抗のような回路部品を回路層上又
は内に形成するように更に別の公知の方法を使用するこ
とができる。抵抗は、例えば、薄膜又は厚膜型のもので
ある。このような部品は、前記説明から明らかなよう
に、能動的なものであってもよいし、受動的なものであ
ってもよい。
本発明の好ましい実施例によれば、少なくとも2つの回
路層対を使用し、前記したように接続層を各対からの1
つのパターン間に介在させることにより少なくとも4つ
の回路層が設けられる。これら回路層対を続けて使用し
て層数を増すことができる。例えば、少なくとも1つの
内側対が2つの外側対の間にサンドイッチされた少なく
とも3つの回路層対を設けることができる。これらの対
は、少なくとも2つの接続層によって相互接続され、少
なくとも6枚の電子回路層を有する多層回路が形成さ
れ、即ち、第1対の回路層が接続層によって第2対の第
1回路層に接続されそして第2対の第2回路層が他の接
続層により第3対の回路層に接続される。このような多
層回路においては、内側の回路層対の絶縁層が感温絶縁
体で形成され、そして外側の回路層対の絶縁層は、半田
付け作業中の熱の影響から内側の層を保護するために耐
熱絶縁材で形成される。外側回路層対の耐熱絶縁層は、
例えば、セラミックや、熱硬化性及びPTFEのようなある
樹脂であり、内側回路層対のより熱に感じる絶縁層は、
例えば、ポリエチレン、ポリプロピレン及びポリエステ
ルフィルムのようなプラスチック材料である。
路層対を使用し、前記したように接続層を各対からの1
つのパターン間に介在させることにより少なくとも4つ
の回路層が設けられる。これら回路層対を続けて使用し
て層数を増すことができる。例えば、少なくとも1つの
内側対が2つの外側対の間にサンドイッチされた少なく
とも3つの回路層対を設けることができる。これらの対
は、少なくとも2つの接続層によって相互接続され、少
なくとも6枚の電子回路層を有する多層回路が形成さ
れ、即ち、第1対の回路層が接続層によって第2対の第
1回路層に接続されそして第2対の第2回路層が他の接
続層により第3対の回路層に接続される。このような多
層回路においては、内側の回路層対の絶縁層が感温絶縁
体で形成され、そして外側の回路層対の絶縁層は、半田
付け作業中の熱の影響から内側の層を保護するために耐
熱絶縁材で形成される。外側回路層対の耐熱絶縁層は、
例えば、セラミックや、熱硬化性及びPTFEのようなある
樹脂であり、内側回路層対のより熱に感じる絶縁層は、
例えば、ポリエチレン、ポリプロピレン及びポリエステ
ルフィルムのようなプラスチック材料である。
回路層を多層回路へと接続するように準備する際には、
導電性の部分、即ち電気的接触が所望される位置を除い
て、対応する回路層間の絶縁フィルムマスクで回路層を
保護することが所望される。然し乍ら、ある回路パター
ンにおいては、分離マスクを使用する必要がない。これ
は、例えば、付加的な選択メッキによって所望の導電性
部分が残りの回路パターンの上に持ち上げられる場合に
特にいえることである。マスクは、例えば、残りの露光
されたホトレジストを回路パターンから除去し、新たな
露光されないホトレジストでパターンを覆い、所望の接
触位置を除き新たなホトレジストを回路パターンで露光
し、そして露光されなかったホトレジストを除去して所
望の接触領域を露出させることにより形成される。次い
で、任意で且つ望ましいことであるが、接触領域が更に
別の金属でメッキされて、接触領域が持ち上げられ、こ
れは、導電性粒子との良好な接触を確保する上で助けと
なる。接触領域は、接続層によって接続されるべき他の
回路パターン上の対応する接触領域と対向整列するよう
に選択されねばならないことを指摘しておく。
導電性の部分、即ち電気的接触が所望される位置を除い
て、対応する回路層間の絶縁フィルムマスクで回路層を
保護することが所望される。然し乍ら、ある回路パター
ンにおいては、分離マスクを使用する必要がない。これ
は、例えば、付加的な選択メッキによって所望の導電性
部分が残りの回路パターンの上に持ち上げられる場合に
特にいえることである。マスクは、例えば、残りの露光
されたホトレジストを回路パターンから除去し、新たな
露光されないホトレジストでパターンを覆い、所望の接
触位置を除き新たなホトレジストを回路パターンで露光
し、そして露光されなかったホトレジストを除去して所
望の接触領域を露出させることにより形成される。次い
で、任意で且つ望ましいことであるが、接触領域が更に
別の金属でメッキされて、接触領域が持ち上げられ、こ
れは、導電性粒子との良好な接触を確保する上で助けと
なる。接触領域は、接続層によって接続されるべき他の
回路パターン上の対応する接触領域と対向整列するよう
に選択されねばならないことを指摘しておく。
又、このような対応する接触領域が接続層を通して互い
に直接対向するよう確保するために、例えば、整列ピン
によって入念な整列を行なわねばならないことも指摘し
ておく。このような整列が重要であるが、これは、全て
の層を同時に整列しなければならなかった公知の多くの
システムよりは非常に簡単である。
に直接対向するよう確保するために、例えば、整列ピン
によって入念な整列を行なわねばならないことも指摘し
ておく。このような整列が重要であるが、これは、全て
の層を同時に整列しなければならなかった公知の多くの
システムよりは非常に簡単である。
要約すれば、本発明の多層回路は、好ましい実施例によ
れば、次のように形成される前記したように、対向する
表面と、各表面上に設けられた回路パターンとを有する
絶縁層を備えた回路対が形成される。各対のパターン
は、絶縁層を貫通する導体によって接続される。接続層
との接触によって多層回路へ接続されるべき各対の回路
パターンは、所望の電気的接触の位置を除いて、絶縁マ
スクで覆われる。これらの対は、互いに直接接続される
べき対からの1つのマスクされたパターン間に接着性の
接続層を介在させることによって接続される。使用する
Z軸接続層の厚さは、前記したように決定される。又、
前記したように、接続層における導電性粒子の量は、接
続層のX及びY軸に沿った電気的導通を阻止するに充分
なほど分散されると共に、接続層に接触し且つ接続層を
通して互いに直接対向するような回路パターンの非マス
ク部分間で接続層のZ軸に沿って電気的接触を確保する
に充分なほど集中されるように統計学的に選択される。
れば、次のように形成される前記したように、対向する
表面と、各表面上に設けられた回路パターンとを有する
絶縁層を備えた回路対が形成される。各対のパターン
は、絶縁層を貫通する導体によって接続される。接続層
との接触によって多層回路へ接続されるべき各対の回路
パターンは、所望の電気的接触の位置を除いて、絶縁マ
スクで覆われる。これらの対は、互いに直接接続される
べき対からの1つのマスクされたパターン間に接着性の
接続層を介在させることによって接続される。使用する
Z軸接続層の厚さは、前記したように決定される。又、
前記したように、接続層における導電性粒子の量は、接
続層のX及びY軸に沿った電気的導通を阻止するに充分
なほど分散されると共に、接続層に接触し且つ接続層を
通して互いに直接対向するような回路パターンの非マス
ク部分間で接続層のZ軸に沿って電気的接触を確保する
に充分なほど集中されるように統計学的に選択される。
接続層を介在することによって対を接続した後に、接続
された対が互いにプレスされ、積層化及び適当な電気的
接触が促進される。プレス操作は、例えば、プラテンに
おいて行なわれる。プレス圧力は可変であるが、通常
は、1ないし400ポンド/平方インチである。接続層が
熱硬化樹脂を含む場合には、このようなプレス中又はそ
の後に、樹脂を熱硬化することができる。同様に、導電
性粒子が可溶性であるときには、粒子が所望の電気接触
領域に融けて、プレス中又はその後に確実な電気的接続
を形成する。粒子は、多層回路全体を加熱するか又は粒
子を選択的に加熱することにより、例えば、粒子の電流
搬送容量に対して比較的高い電流によるか又はマイクロ
波によって融かすことができる。或いは又、フレキシブ
ルな回路をロール/ロールプロセスにおいて加熱したロ
ールで接合することもできる。
された対が互いにプレスされ、積層化及び適当な電気的
接触が促進される。プレス操作は、例えば、プラテンに
おいて行なわれる。プレス圧力は可変であるが、通常
は、1ないし400ポンド/平方インチである。接続層が
熱硬化樹脂を含む場合には、このようなプレス中又はそ
の後に、樹脂を熱硬化することができる。同様に、導電
性粒子が可溶性であるときには、粒子が所望の電気接触
領域に融けて、プレス中又はその後に確実な電気的接続
を形成する。粒子は、多層回路全体を加熱するか又は粒
子を選択的に加熱することにより、例えば、粒子の電流
搬送容量に対して比較的高い電流によるか又はマイクロ
波によって融かすことができる。或いは又、フレキシブ
ルな回路をロール/ロールプロセスにおいて加熱したロ
ールで接合することもできる。
添付図面を参照して本発明の好ましい実施例を更に詳細
に説明する。これらの図面は、本発明の実施例を示すも
ので、本発明をこれに限定するものではないことを理解
されたい。
に説明する。これらの図面は、本発明の実施例を示すも
ので、本発明をこれに限定するものではないことを理解
されたい。
第1図及び第2図から明らかなように、多層回路10は、
回路層12、14、16、18、20及び22と、絶縁層22、24及び
26と、接続層28及び30とを備えている。図示された多層
回路は、3つの回路層対32、34及び36に6つの回路層を
備えている。回路層対32は、絶縁層22に固定された回路
層12及び14を備え、回路層対34は、絶縁層24に固定され
た回路層16及び18を備えそして回路層対36は、絶縁層26
に固定された回路層20及び22を備えている。これら対の
層は、例えば、27で示すような導体により絶縁層を通し
て互いに接続される。回路層12は回路パターン38を備
え、一方、回路層14は回路パターン40及び絶縁フィルム
マスク42を備えている。同様に、回路層16は、回路パタ
ーン44及び絶縁マスク46を備えている。回路層18及び20
も回路パターン及びマスクの両方を備えている。回路層
22はパターンのみを備えている。回路層12及び22はもし
必要ならば容易にマスクを設けられることを理解された
い。これら対の回路層は、接続層28及び30によって相互
接続される。図から明らかなように、接続層28は回路層
14及び16を接続し、接続層30は回路層18及び20を接続す
る。これらの接続層は、樹脂48と導電性粒子50の両方を
含む。粒子は回路パターンのマスクされない導電性部分
を接続し、例えば、マスクされない部分52及び54がマス
クされない部分56及び58と同様に接続される。回路パタ
ーンは、例えば、半導体部品60、62、64及び66のような
電子部品を含む。
回路層12、14、16、18、20及び22と、絶縁層22、24及び
26と、接続層28及び30とを備えている。図示された多層
回路は、3つの回路層対32、34及び36に6つの回路層を
備えている。回路層対32は、絶縁層22に固定された回路
層12及び14を備え、回路層対34は、絶縁層24に固定され
た回路層16及び18を備えそして回路層対36は、絶縁層26
に固定された回路層20及び22を備えている。これら対の
層は、例えば、27で示すような導体により絶縁層を通し
て互いに接続される。回路層12は回路パターン38を備
え、一方、回路層14は回路パターン40及び絶縁フィルム
マスク42を備えている。同様に、回路層16は、回路パタ
ーン44及び絶縁マスク46を備えている。回路層18及び20
も回路パターン及びマスクの両方を備えている。回路層
22はパターンのみを備えている。回路層12及び22はもし
必要ならば容易にマスクを設けられることを理解された
い。これら対の回路層は、接続層28及び30によって相互
接続される。図から明らかなように、接続層28は回路層
14及び16を接続し、接続層30は回路層18及び20を接続す
る。これらの接続層は、樹脂48と導電性粒子50の両方を
含む。粒子は回路パターンのマスクされない導電性部分
を接続し、例えば、マスクされない部分52及び54がマス
クされない部分56及び58と同様に接続される。回路パタ
ーンは、例えば、半導体部品60、62、64及び66のような
電子部品を含む。
以下の例は、本発明を示すものであり、これに限定する
ものではない。
ものではない。
例 約130℃で融ける熱可塑性の固体ポリエステル樹脂ペレ
ット(デュポン49000)がブツリオラクトンとサイクロ
ヘクサノンの1:1体積混合物中で溶解し、樹脂Aと称す
る40%固体溶液を形成した。
ット(デュポン49000)がブツリオラクトンとサイクロ
ヘクサノンの1:1体積混合物中で溶解し、樹脂Aと称す
る40%固体溶液を形成した。
約60℃で融ける熱可塑性の固体ポリエステル樹脂ペレッ
ト(デュポン49000)がブツリオラクトンとサイクロヘ
クサノンの1:1体積混合物中で溶解し、樹脂Bと称する4
0%固体溶液を形成した。
ト(デュポン49000)がブツリオラクトンとサイクロヘ
クサノンの1:1体積混合物中で溶解し、樹脂Bと称する4
0%固体溶液を形成した。
次の成分を混合した。
樹脂A 95.9g 樹脂B 151.1g 半田合金 100.0g (ニューヨーク、ウチカのインジウムコーポから合金#
42として入手できる2200-325メッシュサイズの球状粉末
形態のBi46% Sn34% Pb20%(重量)) チタニウムジオキシアセテート 1.0g (ニュージャージ、バイオンのケンリッチコーポからKR
134Sとして入手できる) シリコン表面活性剤 2.0g (MI、ミッドランドのドゥコーニングコーポからアンチ
フォームAとして入手できる) これらの成分は、半田粉末が完全に分解するまで急激に
かき混ぜて混合した。小量の混合物をプラスチックシー
ト上に塗布し、顕微鏡で観察した。粒子は均一に分布
し、塊はなかった。
42として入手できる2200-325メッシュサイズの球状粉末
形態のBi46% Sn34% Pb20%(重量)) チタニウムジオキシアセテート 1.0g (ニュージャージ、バイオンのケンリッチコーポからKR
134Sとして入手できる) シリコン表面活性剤 2.0g (MI、ミッドランドのドゥコーニングコーポからアンチ
フォームAとして入手できる) これらの成分は、半田粉末が完全に分解するまで急激に
かき混ぜて混合した。小量の混合物をプラスチックシー
ト上に塗布し、顕微鏡で観察した。粒子は均一に分布
し、塊はなかった。
多層構造体を形成するように第2の回路板に組み合わさ
れる両面回路板に混合物を塗布した。これらの対のうち
の一方の回路板のみに塗布すればよい。ワイヤが巻かれ
たロッド又はラボラトリ用の塗布バーを使用することが
できる。厚さが0.5ないし1.5ミルの湿った被膜を塗布
し、70℃で20分間乾燥した。
れる両面回路板に混合物を塗布した。これらの対のうち
の一方の回路板のみに塗布すればよい。ワイヤが巻かれ
たロッド又はラボラトリ用の塗布バーを使用することが
できる。厚さが0.5ないし1.5ミルの湿った被膜を塗布
し、70℃で20分間乾燥した。
この塗布された回路板を、該回路板に対応する対向する
導体パッド(導体部分)を有する第2の回路板に整列さ
せた。
導体パッド(導体部分)を有する第2の回路板に整列さ
せた。
これらの整列した回路を、次の条件のもとで、加熱した
プラテンプレスに入れた、 温度: 240°F(±20°F) 圧力: 50PSI(±20PSI) ドェル: 40秒(+20、−10秒) これにより得られた多層回路は、連続性及び短絡につい
てテストされた。連続性は、両面回路板間の経路を含む
全ての所望の経路に沿って見られ、そして短絡(不所望
な経路)は見られなかった。
プラテンプレスに入れた、 温度: 240°F(±20°F) 圧力: 50PSI(±20PSI) ドェル: 40秒(+20、−10秒) これにより得られた多層回路は、連続性及び短絡につい
てテストされた。連続性は、両面回路板間の経路を含む
全ての所望の経路に沿って見られ、そして短絡(不所望
な経路)は見られなかった。
第1図は、本発明の多層電子回路の前面断面図であり、
そして 第2図は、第1図の回路の分解した前面断面斜視図であ
る。 10……多層回路、12、14、16、18、20、22……回路層、
22、24、26……絶縁層、28、30……接続層、32、34、36
……回路層対、38、40、44……回路パターン、42、46…
…絶縁フィルムマスク、48……樹脂、50……粒子
そして 第2図は、第1図の回路の分解した前面断面斜視図であ
る。 10……多層回路、12、14、16、18、20、22……回路層、
22、24、26……絶縁層、28、30……接続層、32、34、36
……回路層対、38、40、44……回路パターン、42、46…
…絶縁フィルムマスク、48……樹脂、50……粒子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−23198(JP,A) 特開 昭62−126696(JP,A) 特開 昭61−278192(JP,A) 特開 昭63−110506(JP,A) 特開 昭62−51293(JP,A)
Claims (7)
- 【請求項1】少なくとも3つの電子回路層を備える多層
電子回路において、これらの電子回路層の中の2つの電
子回路層はZ軸だけに導電性である介在接続層によって
電気的に相互接続されており、前記の接続層の厚みは12
乃至50ミクロンであり、少なくとも一方の電子回路層と
同じ広がりを持っており、前記の接続層は導電性粒子を
含む絶縁性樹脂を備え、これらの導電性粒子の直径は接
続層の厚みの100乃至110%であり、そして前記の接続層
の全体にわたって接続層のX軸とY軸に沿って導通しな
いように相互から離れて分散し、前記の接続層の反対側
で対向して直接前記の接続層と接触している回路層のパ
ターンの導電性部分間の接続層のZ軸を通して導通を保
証するよう集中するように前記の粒子の量を統計的に定
めており、前記の粒子を溶融して前記の接続層の反対側
で対向して接触している回路層の導電性部分間を接続し
ていることを特徴とした多層電子回路。 - 【請求項2】一枚の絶縁層の両面に回路パターン設けて
成る一つの回路層対を2つ設けて少なくとも4つの回路
層を配置し、各回路層対の回路パターンは絶縁層を通る
導体によって接続され、向かい合う各回路層対の回路パ
ターン間に介在する前記の接続層により回路層対は接続
されている請求項1に記載の多層電子回路。 - 【請求項3】接続層を通って接触させようとする導電部
分を除いて回路層は絶縁フイルムマスクによって覆われ
ている請求項2に記載の多層電子回路。 - 【請求項4】一枚の絶縁層の両面に回路パターン設けて
成る一つの回路層対を3つ設けて少なくとも6つの回路
層を配置し、各回路層対の回路パターンは絶縁層を通る
導体によって接続され、向かい合う各回路層対の回路パ
ターン間に介在する前記の接続層により回路層対は接続
されており、内側の回路層対の絶縁層は感温絶縁体から
つくられており、外側の回路層対の絶縁層は耐熱絶縁体
からつくられている請求項1に記載の多層電子回路。 - 【請求項5】イ)各対の絶縁層の両面の各々の回路パタ
ーンを絶縁層を通る導体によって接続した回路層対をつ
くる段階と、 ロ)これらの対の少なくとも2つを接着性の接続層を介
在させることにより接続する段階とを備え、 前記の接着性の接続層の厚みは12乃至50ミクロンであ
り、前記の接着性の接続層は各回路層対の一方のパター
ン間で、前記の回路層対の少なくとも一つの層と同じ広
がりを持っており、前記の接着性の接続層は導電性粒子
を含む絶縁性樹脂を含み、これらの導電性粒子の直径は
接続層の厚みの100乃至110%であり、そして前記の接続
層の全体にわたって接続層のX軸とY軸に沿って導通し
ないように相互から離れて分散し、前記の接続層の反対
側で対向して直接前記の接続層と接触している回路層の
パターンの導電性部分間の接続層のZ軸を通して導通を
保証するよう集中するように前記の粒子の量を統計的に
定めており、前記の粒子を溶融して前記の接続層の反対
側で対向して接触している回路層の導電性部分間を接続
していることを特徴とした多層電子回路の製造方法。 - 【請求項6】接続層と接続する前に、各対の回路パター
ンの少なくとも一つは電気的接触をさせようとする導電
区域を除いて絶縁マスクで覆う請求項5に記載の多層電
子回路の製造方法。 - 【請求項7】回路パターンを絶縁マスクで覆った後、電
気的接触させようとする露出区域を導電材料で処理して
その区域を少なくともマスクの表面まで上げる請求項6
に記載の多層電子回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20608688A | 1988-06-10 | 1988-06-10 | |
| US206086 | 1998-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236593A JPH0236593A (ja) | 1990-02-06 |
| JPH0716098B2 true JPH0716098B2 (ja) | 1995-02-22 |
Family
ID=22764920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1146560A Expired - Lifetime JPH0716098B2 (ja) | 1988-06-10 | 1989-06-08 | 多層電子回路及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0346525B1 (ja) |
| JP (1) | JPH0716098B2 (ja) |
| KR (1) | KR900001282A (ja) |
| AT (1) | ATE142406T1 (ja) |
| CA (1) | CA1307594C (ja) |
| DE (1) | DE3855511T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
| US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
| AT401131B (de) * | 1992-05-15 | 1996-06-25 | Schrack Telecom | Mehrlagen-leiterplatte |
| US5727310A (en) * | 1993-01-08 | 1998-03-17 | Sheldahl, Inc. | Method of manufacturing a multilayer electronic circuit |
| US5428190A (en) * | 1993-07-02 | 1995-06-27 | Sheldahl, Inc. | Rigid-flex board with anisotropic interconnect and method of manufacture |
| US5527998A (en) * | 1993-10-22 | 1996-06-18 | Sheldahl, Inc. | Flexible multilayer printed circuit boards and methods of manufacture |
| US5719749A (en) * | 1994-09-26 | 1998-02-17 | Sheldahl, Inc. | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board |
| US5873161A (en) * | 1996-07-23 | 1999-02-23 | Minnesota Mining And Manufacturing Company | Method of making a Z axis interconnect circuit |
| JP4166436B2 (ja) * | 1998-07-20 | 2008-10-15 | サムスン エレクトロニクス カンパニー リミテッド | 電子装置 |
| DE10206818A1 (de) | 2002-02-18 | 2003-08-28 | Infineon Technologies Ag | Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795047A (en) * | 1972-06-15 | 1974-03-05 | Ibm | Electrical interconnect structuring for laminate assemblies and fabricating methods therefor |
| JPS5121192A (ja) * | 1974-08-14 | 1976-02-20 | Seikosha Kk | Dodenseisetsuchakushiito |
| GB2068645A (en) * | 1980-01-31 | 1981-08-12 | Rogers Corp | Electrical interconnection |
| AU572615B2 (en) * | 1983-12-27 | 1988-05-12 | Sony Corporation | Electrically conductive adhesive sheet circuit board and electrical connection structure |
| JPS60140685A (ja) * | 1983-12-28 | 1985-07-25 | 日本写真印刷株式会社 | フイルム状電極コネクタ及びその製造方法 |
| JPS61278192A (ja) * | 1985-05-31 | 1986-12-09 | オムロン株式会社 | 多層フレキシブルプリント配線板 |
| JPS6223198A (ja) * | 1985-07-23 | 1987-01-31 | ダイソー株式会社 | 多層配線板の製法 |
| JPS6251293A (ja) * | 1985-08-30 | 1987-03-05 | 日本写真印刷株式会社 | 回路の接続方法 |
| JPS62126696A (ja) * | 1985-11-27 | 1987-06-08 | キヤノン株式会社 | 多層配線板およびその製造方法 |
| JPS6433808A (en) * | 1986-10-18 | 1989-02-03 | Japan Synthetic Rubber Co Ltd | Conductive particle and conductive adhesive including it |
| JPS63110506A (ja) * | 1986-10-27 | 1988-05-16 | ダイセル化学工業株式会社 | 異方性導電シ−ト |
-
1988
- 1988-10-12 CA CA000579883A patent/CA1307594C/en not_active Expired - Fee Related
- 1988-11-05 AT AT88118473T patent/ATE142406T1/de not_active IP Right Cessation
- 1988-11-05 EP EP88118473A patent/EP0346525B1/en not_active Expired - Lifetime
- 1988-11-05 DE DE3855511T patent/DE3855511T2/de not_active Expired - Fee Related
-
1989
- 1989-06-08 JP JP1146560A patent/JPH0716098B2/ja not_active Expired - Lifetime
- 1989-06-09 KR KR1019890007971A patent/KR900001282A/ko not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| ATE142406T1 (de) | 1996-09-15 |
| KR900001282A (ko) | 1990-01-31 |
| JPH0236593A (ja) | 1990-02-06 |
| EP0346525B1 (en) | 1996-09-04 |
| DE3855511T2 (de) | 1997-03-06 |
| EP0346525A3 (en) | 1990-03-14 |
| EP0346525A2 (en) | 1989-12-20 |
| DE3855511D1 (de) | 1996-10-10 |
| CA1307594C (en) | 1992-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5688584A (en) | Multilayer electronic circuit having a conductive adhesive | |
| US5428190A (en) | Rigid-flex board with anisotropic interconnect and method of manufacture | |
| JP3094481B2 (ja) | 電子回路装置とその製造方法 | |
| KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
| JP3474937B2 (ja) | 実装用配線板の製造方法、半導体パッケージの製造方法 | |
| JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP3765627B2 (ja) | 多層回路基板及びその製造方法 | |
| JP3639088B2 (ja) | 半導体装置及び配線テープ | |
| JP3213291B2 (ja) | 多層基板及び半導体装置 | |
| JP2000515680A (ja) | プリント回路多層アセンブリ及びその製造方法 | |
| JP2002530900A (ja) | 局所的に配線密度を強化した印刷回路組立体 | |
| CN100536636C (zh) | 制造利用x光识别基准的内层板和印刷线路板的方法 | |
| JPH06169177A (ja) | 配線変更回路パネル及びその方法 | |
| JPH0716098B2 (ja) | 多層電子回路及びその製造方法 | |
| JP3226489B2 (ja) | 回路付きサスペンション基板 | |
| WO1998011605A1 (en) | Circuit board for mounting electronic parts | |
| JP2002305364A (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| US9351408B2 (en) | Coreless layer buildup structure with LGA and joining layer | |
| US7049929B1 (en) | Resistor process | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| US8536459B2 (en) | Coreless layer buildup structure with LGA | |
| JP2619164B2 (ja) | プリント配線板の製造方法 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH0464199B2 (ja) |