JP2000515680A - プリント回路多層アセンブリ及びその製造方法 - Google Patents
プリント回路多層アセンブリ及びその製造方法Info
- Publication number
- JP2000515680A JP2000515680A JP09525336A JP52533697A JP2000515680A JP 2000515680 A JP2000515680 A JP 2000515680A JP 09525336 A JP09525336 A JP 09525336A JP 52533697 A JP52533697 A JP 52533697A JP 2000515680 A JP2000515680 A JP 2000515680A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- layer
- conductive
- adhesive
- contact pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07321—Aligning
- H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
プリント回路アセンブリ及びその製造方法において、その一実施形態で、不導通性接着剤中に配された複数の不導通性「ゲージ粒子」を含有する接着剤層を使用する。接着剤層が対向するプリント回路層(絶縁基板、導電層、あるいはその他の層にかかわらず)の間に配置される時、個々のゲージ粒子(44、174)がこれらのプリント回路層間の種々の点に介在もしくは挟み込まれ、それらの粒子の直径がそれらの層の重なり合う部分の全体にわたって層間の離間距離を規制することによって、層間離間距離が注意深く制御される。もう一つの実施形態におけるプリント回路アセンブリ及びその製造方法では、対向するプリント回路基板上に形成された一対のコンタクトパッドの一方の上に堆積され、その後貼合せ時に一対のコンタクトパッドの他方と接着される導電ポストを実装する層間相互接続配線技術を使用する。コンタクトパッドとの機械的接着を容易にするために導電ポスト(208、209)に可融性資料を用いることも可能であり、またポストはプリント回路基板間に配置された誘電体層を貫通して突出し、これによって離散位置において基板間に電気的接続配線が形成される。
Description
【発明の詳細な説明】
プリント回路多層アセンブリ及びその製造方法
発明の分野
本発明は、プリント回路アセンブリ及びその製造方法に関するものである。よ
り詳しくは、本発明は導電層間の離間距離制御を行うプリント回路アセンブリ及
びその製造方法に関し、重なり合う複数の導電層が電気的に相互接続されるプリ
ント回路アセンブリ及びその製造方法に関する。
本発明の背景
電子製品の複合性とデータ処理速度が大きくなり続ける今日、複合した高速集
積回路デバイスを接続する相互接続回路のプロパティはますます顕著になり、信
頼性の高い回路性能を確保するためには注意深く分析されなくてはならない。集
積回路デバイスの複合性とデータ処理速度の向上のために集積回路デバイスが実
装される相互接続回路の性能の改善が要求されることがしばしばある。
例えば、集積回路デバイスの複合性、そして特に表面実装技術の出現は、コス
トを低減し、信頼性を改善するために、より小さいパッケージの中に信号トレー
スをより高密度で詰め込むことを必要とする。信号トレース幅と離間距離は、よ
り高い実装密度に対応できるよう小さくなった。さらに、通常導電スルーホール
を介して電気的に接続される複数の導電層を持つ両面多層プリント配線基板によ
ればより大きい実装密度を得ることが可能である。
信号トレース幅と離間距離は、スルーホール幅と離間距離と同様、相互接続回
路で得ることができる実装密度に著しい影響を与え、その結果、これらの最小寸
法をさらに小さくして、信頼性あるいは性能を犠牲にすることなくより実装密度
を高めるための相互接続技術に対して多大の開発努力が向けられている。
これらの開発努力の一部は、誘電体層を挟んで互いに重なる導電層の層間相互
接続に関係したもので、このような層間相互接続では、誘電体層を挟んでの相互
接続のサイズを縮小し、しかも製造におけるコスト及び複雑性を低減することが
望ましい。しかしながら、孔あけしたスルーホールは、どの層を相互接続する必
要があるかにかかわらず基板全体を通してそれらのスルーホールが形成されるこ
とと、大方の機械的孔あけプロセスは通常最小径が約100ミクロンの孔に限定
されることから、プリント回路基板に無視できないスペースを占有する。層間接
続を形成するには、もう一つ異方性接着剤を用いるという選択肢もある。しかし
ながら、一部の異方性接着剤は純冶金的接合を形成せず、そのために信頼性の面
で難点が生じることがある。さらに、異方性接着剤は、接続はされないが、互い
に重なり合う導電部分を絶縁するための被覆層が必要で、そのためにアセンブリ
全厚が増加することがしばしばある。
そのために、相互接続回路の実装密度を大きくしようとする方向への一貫した
流れに沿った信頼性の高い層間相互接続技術に対する必要が依然として少なから
ず存在する。
やはり上述したように、先進の高速集積回路デバイスで得られるデータ処理速
度によっても、そのような装置を接続するために用いられる相互接続回路の必要
な特性が規制される。現在、集積回路デバイスはギガビット/秒台のスループッ
トで動作することができ、その結果パルス持続時間はナノ秒以下、立上り時間は
ピコ秒域になっている。このような条件下では、これらの装置を接続する導体は
、伝搬遅延に影響を与えるという点でもインピーダンス整合に関しても、回路の
能動部品になる。
伝搬遅延は、主に回路で使用される材料の誘電率の結果として、プリント回路
基板及びアセンブリのような相互接続回路によって影響される。特に、伝搬遅延
を少しでも小さくし、従って回路内で得られる信号速度の限界を高くするために
は、誘電率の低い材料を使用することが望ましい。
インピーダンスは、主として回路に電磁界を生じさせる電気抵抗、キャパシタ
ンス及びインダクタンスの組合せで決まる。回路のインピーダンスは、もっばら
使用材料及びそれらの空間的位置関係の特性によって決まるので、特性インピー
ダンスとも呼ばれる。電気回路の材料の誘電率と導電性信号トレースの長さ及び
幅のような要因は電子回路の特性インピーダンスに影響を与える主たる要因であ
る。
相互接続回路のインピーダンスを他の電子装置やコネクタと整合させることは
、回路における信号の完全性を確保する上において重要である。これは、高い周
波数では、回路内にインピーダンスの不整合があると、信号が反射されることが
あるからである。このようなインピーダンス不整合は信号を歪ませ、立上り時間
を増大させ、またデータ伝送に他の形でエラーを生じさせる。従って、インピー
ダンス整合は、接続された電子コンポーネントとシステムとの間で最大電力伝送
が行われるようにするため、また信号経路に沿って信号反射が起こるのを防ぐた
めに必要なことがしばしばある。
上に述べたように、プリント回路中のインピーダンスは、絶縁層で隔てられた
信号トレース間の離間距離、及び絶縁層における材料の誘電率に直接関係する。
一つのインピーダンス制御設計法として、信号トレースを接地面に対面させて配
置し、それ以外は信号トレースと位置的に重なり合う導電層が全くないようにし
た表面マイクロストリップ構成によるものがある。もう一つ、信号トレースを一
対の接地面間にサンドイッチ状に挟み込むストリップライン構成による方法もあ
る。
インピーダンス制御法では、絶縁層の誘電率と信号トレース間の離間距離を両
方共注意深く制御することが要求される。多くの従来の両面のプリント回路アセ
ンブリの場合、ポリマー膜及びハードボードのような絶縁基板は通常厚さと誘電
率を注意深く制御しながら製造されるので、これはそれほど重要な問題ではない
かもしれない。
しかしながら、多くの多層プリント回路アセンブリ(すなわち、3層以上の導
電層を有する多層プリント回路アセンブリ)の場合は、通常、このようなアセン
ブリを形成する際に個別の片面基板または両面基板を一つに接着する層間相互接
続技術で使用される接着剤の故に、インピーダンス制御がより難しい。一部の2
層基板、例えば、対向状の片面基板を互いに接着剤を用いて接合した2層基板の
場合も、同様の問題が起こり得る。
このような接着剤に付随する問題は、ほとんどの接着剤は貼合せ中にある程度
流れ、基板の間の間隙を埋めるように設計されているので、主としてアセンブリ
の圧縮あるいは貼合せ中及びその後に向き合っている導電層間の離間距離を制御
することができないことから生じる。その結果、プリント回路アセンブリ全体を
通して制御可能な導電層間離間距離を得ることは困難となる。導電層及び何らか
の介在被覆層の不完全なあるいは制御外の堆積からさらに別の問題が生じ、その
結果これらの層の厚さに変動が生じる場合がある。
多くの多層プリント回路アセンブリについてのもう一つの重要な関心事は平坦
度の問題である。特に、インピーダンス以外の重要な適用例においてさえ、アセ
ンブリの外面が実質的に平坦となるように層の厚さを制御下に保つことが重要な
場合がある。このことは、例えば、あるアセンブリを集積回路や他の電子装置と
同居させる場合、これらの装置を実装するためのアセンブリ上のコネクティング
・パッドは、これらの間に信頼性の高い接続を確保するためには同じような高さ
にするべきであるため、重要になることがある。しかしながら、絶縁基板及び接
着剤の圧縮性が導体と比較してより大きい場合、このようなアセンブリの貼合せ
は非平坦性の原因になり得る。さらに、これらの効果は層数と共に累積され、そ
の結果、より厚い多層アセンブリでは、これらの効果がいっそう顕著になる場合
がある。
向き合っている導電層を互いに接着するのに用いられる層間相互接続技術の一
種が前述の異方性接着剤であり、これは通常不導通性接着剤中に配された形の導
電性粒子を含有する。異方性接着剤は、対向している導電層間に形成するとき、
その厚さにわたってのみ導通し、層中の異なる点間では導通しないように設計さ
れる。異方性接着剤は、その異方性によって、導電層の重なり合う部分全体にた
って形成して、それらの導電層を互いに接着すると共に、導電層中に形成された
互いに対向するコンタクトパッドを電気的に接続することが可能である。
異方性接着剤には、金属を被覆させたポリマー球やガラス球のような導電性粒
子を用いたものもあれば、貼合せ時における導電性粒子の過度の変形を防ぐため
の不導通性粒子をさらに添加したものもある。また、これらの粒子の一部は、粒
子によって接続される対向状のコンタクトパッドが粒子の直径に等しい距離だけ
離間されるよう、単一層中に配するようにもくろまれたものもある。
このような粒子は、一部の応用形態では、電気的に接続されたコンタクトパッ
ド間の離間距離を規制するかもしれないが、回路アセンブリ全体にわたって導電
層間の離間距離を制御するには不適当であり、特にそれらの導電層中の重なり合
う導電部分が接着剤層を挟んで互いに電気的に接続されていない部分では不適当
である。むしろ、導体で形成された互いに重なり合うパッドやトレースが電気的
に接続されない部分では、被覆層が使用されるか(この場合も全アセンブリ厚さ
が増大するという欠点がある)、あるいは導電層の互いに重なり合う部分にある
一方または両方の層をある程度陥凹させて、導電性粒子が直接両方の導電層に突
き当たらないようにすることが行われる。そうしないと、これらの重なり合う部
分に好ましくない電気配線が形成されることになる。
また、向き合っている導電層間の電気配線は一般にプリント回路アセンブリの
比較的小さい面積しか取らないので、異方性接着剤中の導電性粒子は、アセンブ
リの大半の部分で導電層間の離間距離を制御するためには不適である。さらに、
多くのインピーダンス制御の応用形態で見られるように、1つあるいはそれ以上
の接地面に対向する信号層を扱うに際しては、信号層と接地面との間の電気配線
は非常にまばらで、互いに大きく離れていることがあり、これによってもこのよ
うな接着剤がプリント回路アセンブリの比較的大きな部分の全体にわたって効果
的に層離間距離を制御することができる可能性はさらに小さくなる。
それ故に、プリント回路層をそれらの互いに対向する部分の全体にわたって層
間の離隔距離を高度に制御可能として互いに接着するための方法が大いに必要と
されている。さらに、層離間距離を制御するのにもっぱら向き合う層間の電気配
線ポイントだけに依拠しない層離間距離制御方式によってプリント回路層を接合
する方法に対する相当な必要が生じている。
発明の要旨
本発明は、上記及びその他の従来技術に付随する問題と取り組んで、一実施態
様として、不導通性接着剤中に配した複数の不導通性「ゲージ粒子」を含有する
接着剤層を使用したプリント回路アセンブリ及びその製造方法を提供しようとす
るものである。着剤層を互いに向き合うプリント回路層の間に介在させる際、個
々のゲージ粒子は様々な点でそれらのプリント回路層の間に介在ないしはサンド
イッチ状に挟み込まれて、それらの粒子の直径がアセンブリ全体を通してプリン
ト回路層間の離間距離を規制するように作用する。
本願で「プリント回路層」とは、導電性か不導通性か否かにかかわらず、また
プリント回路アセンブリへの堆積または実装の仕方にかかわらず、プリント回路
アセンブリ中の任意の層を意味する。従って、「プリント回路層」は、金属ある
いは導電性ポリマー、軟質または硬質基板、被覆層、膜等で形成された導電層を
含み得る。好ましくは、プリント回路層は、層に接するゲージ粒子が実質的に層
を変形させず、むしろアセンブリ中におけるその層の相対位置を規制するように
、実質的に非変形性とする。
さらに、ゲージ粒子を利用して回路層間の離間距離を制御することは、ゲージ
粒子に接していないが、ゲージ粒子と接しているプリント回路層に何らかの方法
で接続されているアセンブリ中の他のプリント回路層との間の離間距離を事実上
制御することにもなるということは理解されよう。従って、本発明によれば、こ
の離間距離の制御は、導電層の間にゲージ粒子を介在させるだけではなく、1つ
の導電層と他の導電層が固着されたもう1つの層(例えば絶縁基板)との間に、
さらには導電層が固着されたそのような2つの層の間(例えば2つの絶縁基板の
間に)にも介在させることによって達成することがてきるということは理解され
よう。本発明によれば、上記以外の組合せも用いることが可能である。
接着剤層中のこれらの粒子は、製造後のアセンブリ中の向き合っているプリン
ト回路層間の離間距離を決定、あるいは規制するので、「ゲージ」粒子と呼称さ
れる。さらに、これらの粒子は対向する層で使用される材料にかかわらず、また
各点に電気配線を形成しなければならないか、形成しようとするかどうかにかか
わらず、それらの対向するプリント回路層の間のほぼ全ての箇所に配置すること
ができるように、不導通性を持つよう形成される。
本発明は、プリント回路アセンブリ及びその製造方法における従来技術に関連
するその他の問題に取り組んでいる。その別の実施態様では、互いに重なり合う
一対の導電層上のコンタクトパッドを、その一方の導電層のコンタクトパッド上
に形成され、もう一方の導電層のコンタクトパッドに接着された導電ポストを介
して相互接続する。可融性材料をポスト中に組み込んで、対向するコンタクトパ
ッドとの融着結合を形成することも可能である。これらのポストは導電層を隔て
る誘電体層中の開口を通して突出させることもできれば、あるいは、貼合せ時に
誘電体層を「貫通」させることによって、別途の開口形成工程を省くことも可能
である。
従って、本発明の一実施態様によれば、導電層が配置された絶縁基板を各々有
する第1及び第2のプリント回路基板を備えたプリント回路アセンブリを提供す
る。第1のプリント回路基板上の導電層は第2のプリント回路基板上の導電層上
の第2のコンタクトパッドに対向する第1のコンタクトパッドを有する。その第
1及び第2のプリント回路基板の少なくとも一方は絶縁基板の反対側の面に形成
された第2の導電層を含む。本発明は、さらに第1と第2のプリント回路基板と
の間に配置された誘電体層と、上記第1のコンタクトパッド上に形成され、上記
誘電体層の厚さにわたって伸び、かつ上記第2のコンタクトパッドに突き当たる
ことによって上記第1と第2のコンタクトパッドを電気的に接続する導電ポスト
とを備えている。
もう一つの本発明の実施態様は、プリント回路アセンブリを製造する方法であ
る。本発明の方法はまず、導電層が配置された絶縁基板を有する第1のプリント
回路基板上に導電ポストを形成する。その導電ポストは第1のプリント回路基板
の導電層に設けられた第1のコンタクトパッド上に配置される。次ぎに、導電層
が配置された絶縁基板を含む第2のプリント回路基板を、第2のコンタクトパッ
ドを上記導電ポストに位置合わせすると共に誘電体層を間に介在させて上記第1
のプリント回路基板の上に重ねる。第2のコンタクトパッドは第2のプリント回
路基板の導電層中に配置され、第1及び第2のプリント回路基板の少なくとも一
方が絶縁基板の反対側の面に形成された第2の導電層を含む。さらに、第1と第
2のプリント回路基板を重ねて、導電ポストが誘電体層の反対側に突出して第2
のコンタクトパッドに突き当たることによって第1と第2のコンタクトパッドが
電気的に接続されるまで圧縮する。
これらと、本発明の特徴示す他の利点及び特長については、本明細書に添付す
る本願の一部をなす特許請求の範囲に記載する通りである。しかしながら、本発
明及び本発明を使用することによって達成される効果及び目的についてよりよい
理解を期すためには、添付図面及び本発明の実施形態についての詳細な説明を参
照すべきである。
図面の簡単な説明
図1は、本発明の原理原理に基づくプリント回路アセンブリ一実施形態の斜視
図である。
図2は、図1の実施形態のプリント回路アセンブリの分解断面図である。
図3は、図1の実施形態のプリント回路アセンブリの線3-3沿って切断した
断面図である。
図4は、図1乃至3の実施形態とは別の、絶縁基板と導電層との間にゲージ粒
子を配したプリント回路アセンブリの実施形態の断面図である。
図5は、図1乃至3の実施形態とは別の、一対の導電層の間にゲージ粒子を配
したプリント回路アセンブリ実施形態の断面図である。
図6は、図1乃至3の実施形態とは別の、導電プラグを接着剤層中に形成して
対向するコンタクトパッドを電気的に接続したプリント回路アセンブリの実施形
態の分解断面図である。
図7は、図6のプリント回路アセンブリの実施形態の断面図である。
図8は、図1〜3の実施形態とは別の、導電ポストが接着剤層を貫通して突出
して対向するコンタクトパッドを電気的に接続する構成のプリント回路アセンブ
リの実施形態の分解断面図である。
図9は、図8の実施形態のプリント回路アセンブリの断面図である。
図10は、図8及び9の実施形態とは別の、対向するプリント回路基板の間に
別の誘電体層を配したプリント回路アセンブリの実施形態の断面図である。
実施形態の詳細な説明
本発明は、2つの主要な特徴を具現したものである。第1は、プリント回路ア
センブリ中の対向するプリント回路層間の離間距離を制御しようというものであ
る。その第2は、プリント回路アセンブリ中の対向状の導電層間に層間相互接続
を形成しようというものである。これらの本発明の特徴は、互いに他方の特徴と
関連させて用いると効果的であるが、いずれの特徴もこのような他方の特徴と関
連させての使用に限定されるものではないということを理解すべきである。
制御された離間距離
以下、添付図面に基づき説明するが、これらの図面においては、同じ参照符号
はいくつかの図面を通して同様の構成部分を指示し、そして、まず図1には本発
明の原理に基づく一実施形態のプリント回路アセンブリ10が示されている。ア
センブリ10は、全体として、接着剤層40によって接合された一対の両面プリ
ント回路基板20、30を含む。
本発明の原理的な長所は、ゲージ粒子を分散させた接着剤層を使用することに
よってプリント回路層間の離間距離を制御できることである。層間離間距離を制
御下に保つことは、インピーダンスを制御する上で、またアセンブリ全体を通し
て平坦度を確保するために有益であろう。
一般に、本発明の実施形態は、プリント回路層の対向する部分、あるいは重な
り合う部分間に直径が制御されたゲージ粒子を介在させ、それらのプリント回路
層をそれらの粒子が対向する両方の層に接して、それによってそれらの層間の離
間距離を定めるように互いに圧縮することによって効果を現す。さらに、多くの
プリント回路材料の安定性及び非変形性を考えるならば、プリント回路層間の離
間距離を制御することは、それらのプリント回路層に接続された他の層間の離間
距離を制御することにもなる。これは、多層プリント回路アセンブリにおけるあ
らゆる加算される平坦度歪みも最小にする効果がある。
ゲージ粒子は何らかの2つの対向するプリント回路層の間に介在させることが
でき、回路層には、上に述べたように、金属または導電性ポリマーで形成される
金属層、軟質または硬質基板、被覆層、フィルム等を含めて、多数の材料が含ま
れる。これらの層は、ゲージ粒子と接しはするが、それらの粒子との接触点で実
質的にアセンブリを変形させたり、圧縮したりすることがなく、これによってそ
れらのアセンブリ中の相対的離間距離を固定する実質的に非変形性である。
例えば、本発明の一実施形態である、図1〜3に示すプリント回路アセンブリ
10は、対向する絶縁基板に接する大きさを持つゲージ粒子を用いる。基板に実
装された導電層の場合も、導電層間の離間距離が制御されるが、これはインピー
ダンス制御にも、アセンブリ全体を通して平坦度を確保するためにも重要である
。アセンブリ10は、全体として、接着剤層40によって接合された一対のプリ
ント回路基板20、30を含む。また、各回路基板上の対向状の導電層を連結す
る複数のスルーホール12や、集積回路チップ14も示されており、この集積回
路チップは、アセンブリ10に実装することが可能な多種多様な種類の電子装置
の中の1つである。
図2に示すように、プリント回路基板20は、両面に導電層24及び26を形
成させた絶縁基板22を有する。同様に、プリント回路基板30は両面に導電層
34、36を伴う絶縁基板32を有する。絶縁基板22、32は、基板として用
いるのに好適な任意の種類の軟質または硬質誘電体でよく、これには、特にポリ
イミド、ポリエステル、PEN、ポリエーテルイミド、エポキシ、セラミック、
含浸ガラス繊維織布またはガラス繊維不織布が含まれる。導電層24、26、3
4、36は、アディティブ法、セミアディティブ法、サブトラクティブ法など、
従来知られているいずれかの方法で堆積され、パターン化される。導電層の堆積
は、接着剤の使用と同様、例えば真空メタライゼーション、スパッタ法、イオン
メッキ法、気相成長法、電気メッキ法、無電解メッキ法等のような接着剤使用で
ないプロセスによって行うことが可能である。導電層は単一金属層で形成するこ
ともできれば、異なるプロセスによって形成された複合層で形成することもでき
、導電性ポリマー等の他、銅、金、クロム、アルミニウム、パラジウム、錫等の
ような金属を用いることができる。
この実施形態においては、基板22、32はポリイミドで形成され、導電層2
4、26、34、36は、シェルダール(Sheldahl,Inc.)社に譲渡されたスィ
ッシャー(Swlsher)への米国特許第5,112,462号、第5,137,791
及び第5,364,707号記載の発明であるノバクラッド(NOVACLAD)プロセス
によって形成される。このプロセスは、一般に(1)金属電極より作り出された
イオン化酸素からなるプラズマで基板を処理して金属/酸化物処理膜を形成する
ステップと、(2)好ましくは金属の真空メタライゼーションによって、あるい
は金属の真空メタライゼーションに加えて真空蒸着金属の表面に金属を電気メッ
キするステップとの組合せによって、処理膜上に相互接続層をメタライジングす
るステップを含む。このプロセスにおける第1のステップでは、接着剤ベースの
基板と異なり、特に熱、化学薬品処理、力学的応力あるいは環境的ストレスに曝
された時、優れた離層抵抗を示す金属相互接続層を固着することができる接着面
が膜上に形成される。このようにメタライジングされた基板は、従来の方法でエ
ッチングして、導電層に所望の回路パターンを形成することができる。
プリント回路基板20、30には、例えば、メタライゼーションの前にバイア
をあけることによって、スルーホールを形成し、導体を堆積させる。一部の応用
形態においては、バイア壁に堆積された導体がバイアを完全に満たし、スルーホ
ールに開口が全く残らない場合もある。また、一部の応用形態では、パターニン
グした導電層上に被覆層を堆積することも可能である。例えば、メッキ後に孔あ
けする等、その他の態様については当業者には自明であろう。
図2に示すように、基板20と30の間には接着剤層40を介在させることが
好ましい。接着剤層40は、好ましくは、不導通性接着剤42中に散在させた複
数の不導通性ゲージ粒子44で形成された乾燥・硬化B段階の接着剤層とする。
あるいは、接着剤層は、スクリーン印刷、ロール塗布法あるいは別の適切なプロ
セスによって一方のプリント回路基板に堆積してもよい。
接着剤層40で使用する接着剤42は、好ましくはポリイミド、エポキシ、ブ
チルフェノール等及びこれらの組合せのような不導通性熱硬化性接着剤とする。
他の実施形態においては、感圧接着剤や熱可塑性接着剤のような他の接着剤も使
用可能である。使用する接着剤は適切な接着特性及び流れ特性を持つべきで、誘
電率や耐熱性のような考慮事項に基づいて選択すればよい。この実施形態で使用
する接着剤は、誘電率が約4.4(Mil−P−13949規格の4.8.3.
1.4.項に基づき1Mhzで測定)で、高い耐熱性を有するポリイミド熱硬化
性接着剤である。
ゲージ粒子は、好ましくは、ガラス、ポリマー、シリカ、セラミック等のよう
な中実または中空の不導通性材料で形成された非圧縮性の球状粒子とする。ゲー
ジ粒子に使用する材料は、やはり各特定の絶縁耐力に基づいて選択して、接着剤
層を制御下の誘電率に適応させるようにすればよい。さらに、低誘電率の粒子を
使用することによって、接着剤層の全誘電率を接着剤自体の全誘電率以下に下げ
ることも可能である。また、ゲージ粒子は、球形と異なる幾何学的形状を持つも
のであってもよい。この実施形態では、ゲージ粒子は中空ガラス球よりなる。こ
の場合、粒子について望ましい大きさ及び分布範囲のものを使用することによっ
て、結果的に接着剤層の全誘電率が約1.5〜3(Mil−P−13949規格
の4.8.3.1.4.項に基づき1Mhzで測定)になる。
粒子の大きさは、接着剤層全体にわたってほぼ同じでになるよう制御すること
が好ましく、その場合、粒子の少なくとも30パーセント平均粒径の約±10パ
ーセントの範囲内にあることが好ましい。さらに、接着剤中のゲージ粒子の充填
量または配合量は好ましくは約30〜75容量パーセントであるが、異なる応用
形態、特に他の種類のプリント回路層間に離間距離を規定するためにゲージ粒子
を用いる場合は、他の粒子密度が必要なこともある。さらに、最終的な離間距離
、基板のレイアウト、及びその他の考慮すべき条件が、接着剤中の粒子の大きさ
及び配合に影響を与えることもある。
使用時には、粒子は接着剤全体を通して一様に分散させることが好ましく、そ
の後接着剤を層化させ、乾燥、硬化させて、B段階接着剤層を形成する。次に、
図3に示すように、接着剤層をプリント回路基板の間に挿入し、そのアセンブリ
全体を加熱・加圧下で貼り合わせ、圧縮してプリント回路基板を一体状にする。
貼合せ時には、ゲージ粒子は回路基板の間に捕捉され、対向する絶縁層の導電層
がない部分に突き当たる。1つあるいはそれ以上の導電層が存在する部分では、
粒子は通常導電層のない部分(すなわち、絶縁基板の「露出部分」)へ追いやら
れる。さらに、接着剤は基板の間の凹部に流れ込み、過剰の接着剤はアセンブリ
の側面から絞り出される。プリント回路基板が貼合せ時に一体状に圧縮される程
度は、ゲージ粒子が対向するプリント回路層に接触して、アセンブリの最終の層
間離間距離を規定するので、ゲージ粒子の直径によって決定される。
上記の通り、ゲージ粒子群の平均直径は、好ましくはプリント回路層間の離間
距離制御が確保されるよう選択する。例えば、図1〜3に示す実施形態の場合、
粒径dは、好ましくは絶縁基板22と32との間の結合距離xを制御するよう選
択される(図3に最もわかりやすく示す)。絶縁基板22、32実質的な非変形
性のために、これらの層間の距離を制御することは間接的に導電層26、36の
間の距離yを制御することになる。
多くのインピーダンス制御の応用形態においては、多層アセンブリの各層の導
電層間に比較的一定した離間距離を保つことが望ましいと考えられる。例えば、
プリント回路アセンブリ10の場合、接着剤層の両側の導電層間の距離yを絶縁
基板の両側の導電層間の距離zに等しくなるように設定することが望ましい場合
がある。典型的なアセンブリの場合、例えば、15ミクロンの銅層でパターニン
グした50ミクロンのポリイミド基板を含むアセンブリの場合、ゲージ粒子の平
均直径は、接着剤層を挟んだ導電層間の離間距離50ミクロンを確保するために
は80ミクロンにする必要があると思われる。また、接着剤層の誘電率を絶縁基
板の誘電率と合致させることも望ましいことがある。
しかしながら、上に述べたように、ゲージ粒子は対向する絶縁基板に突き当て
ることのみに限定される訳ではない。例えば、図4は、絶縁基板62、72及び
導電層64、66、74を有する一対のプリント回路基板60、70を一つに接
着するための接着剤層80(接着剤82中にゲージ粒子84が配されている)を
有するアセンブリ50を示したものである絵を描く。この実施形態においては、
複数のゲージ粒子84は、プリント回路基板60上では絶縁基板62と接触し、
回路基板70上では導電層74と接触する。この場合も、粒子の直径dは絶縁基
板62、72の間の距離xと同様、導電層66、74の間の距離yを間接的に設
定するようす制御される。貼合せ時には、ゲージ粒子は重なり合う2つの導体層
がある全ての部分から追い出される。図4に示す構成は、導体が少なくとも1つ
のプリント回路基板の表面を完全に覆う接地面、電源面またはシールド面を有す
る応用形態において効果的に用いることができる。
もう一つの例として、図5は、絶縁基板112、122及び導電層114、1
16、124を有する一対のプリント回路基板110、120を一つに接着する
ための接着剤層130(接着剤132中にゲージ粒子134が配されている)を
持つアセンブリ100を示したものである。この構成においては、粒子の直径d
は、間接的に絶縁基板112、122の間の距離xを設定すると共に、導電層1
14、124の間の距離yを直接設定するように制御される。重なり合う導体が
ない部分に配された粒子は、接着剤中で「浮動」し、層間離間距離を規制するよ
うには作用しない。さらに、ゲージ粒子は不導通性ために、接着剤層間で電流を
導通させず、またアセンブリで好ましくない潜在的な短絡を生じさせることもな
い。従って、接着剤層を通して好ましくない導電経路を生じさせることなく、導
電層間に制御された機械的離間距離が確保されるという点で、著しい効果が達成
される。さらに、被覆層がしばしば不要となることによって、全アセンブリ厚さ
の他、製造コスト及び複雑さを低減することができる。
ゲージ粒子には、回路基板上の導電層の上に形成された被覆層を含め、上記以
外他のプリントされた回路層に接触させることも可能である。例えば、5層以上
の導電層を有する多層アセンブリを得るために、別の接着剤層を追加して用いて
、別に追加したプリント回路基板を一つに接着することも可能である。さらに、
誘電体を回路のトレース間に「満たし」て、プリント回路基板により平坦な表面
を形成させ、これによってゲージ粒子が同じプリント回路基板上の2種類の層に
接触するようにすることも可能である。
さらに、絶縁基板の元来隙間の部分(「非信号伝送部分」−すなわち、元来導
体が使用されないはずの部分)を利用して、それらの部分における離間距離の制
御を助長するような導体をパターニングすることが望ましい場合もある。それら
の非信号伝送部分の導体は、離間距離を制御する目的のためにのみ役立てること
もできるし、例えばシールドもしくはその他の目的に使用することも可能である
。
さらに、例えば、アセンブリの一つの部分に接地面またはシールド面しか設け
られず、またゲージ粒子及び/または接着剤がプリント回路基板の一部の重なり
合う部分だけでしか使用できない場合は、アセンブリの異なる部分では異なる粒
径を用いることも可能である。さらに、接着剤を塗布する方法及びアセンブリを
圧縮する方法は、上記以外の方法を用いることも可能である。当業者にとっては
、
他の修正態様についても明白であろう。
本発明実施形態の接着剤層としては、接着剤層の両側の離散位置でプリント回
路基板上のコンタクトパッドを電気的に接続するためのパッド相互接続手段もあ
る。接着剤層を貫通させて導電部分を形成するためには沢山の方法を用いること
ができる。
その一つの望ましい方法は、貼合せの前に、接着剤層中に変形性及び/または
可融性の導電「プラグ」を形成することである。例えば、図6及び7のプリント
回路アセンブリ140は、パッド相互接続を形成する一つの方法を示している。
この方法によれば、接着剤層170(接着剤172中にゲージ粒子174が配さ
れている)中に開口175が形成され、導体176で満たされる。その結果、得
られた層は、一対のプリント回路基板150、160(基板152、162及び
導電層154、156、164、166を有する)の間に介挿され、その際層1
70中の導体176は対向するパッド157(例えば、スルーホール158にの
所に形成される)及び167と位置合わせされる。アセンブリ状に貼り合わせる
時(図7)は、好ましくは導体176をパッド157、167と融着させて、こ
れらの間にゲージ粒子174が基板152、162間に実装されると同時に信頼
性のよい相互接続を形成する。
層170中の開口175は、ボーリング、孔あけ加工、打ち抜き加工、レーザ
ー融除等によって形成することができる。導体176は、電気メッキ法、スクリ
ーン印刷法、インクジェット印刷法等、種々のプロセスによって開口に配置させ
ることができる。導体は、銅のような金属でも、導電性インク(硬化、もしくは
未硬化のもの)、あるいは、はんだ粒子のような可融性材料であってもよい。2
つの望ましい方法としては、可融性の導電性インクでスクリーン印刷する方法、
及びはんだ微粒でインクジェット印刷する方法が挙げられる。
例えば貼合せ後に、スルーホールを孔あけし、メッキする等、上記以外の層間
相互接続の形成方法を本発明の精神及び範囲を逸脱することなく用いることも可
能である。
それ故、本発明の実施形態は、絶縁基板であれ、導電層であれ、その他の層で
あれ、あるいはこれらの組合せであれ、プリント回路層間の離間距離制御を実現
するものであるということがわかる。離間距離制御は、接着剤層にまたがるイン
ピーダンスを信頼性をもって決定することが可能であるから、インピーダンス制
御の応用形態における回路設計に役立つ。さらに、結果的に得られるアセンブリ
の平坦度が改善されるが、このことは、平坦度誤差は層数が増加するつれて加算
されるので、特にアセンブリの層数が大きくなるに従って重要になる。これには
、集積回路のような電子装置が固着されるアセンブリの外面上のマウンティング
パッドの高さが比較的一定に保たれるという付加的な効果もある。これらの実施
形態については、本発明の精神及び範囲を逸脱することなく他の修正態様も可能
である。
他の層間相互接続
上記の通り、本発明の第2の特徴は、プリント回路アセンブリの対向状の導電
層間に、特に一方のプリント回路基板上のパッドと接着される、他方のプリント
回路基板上の導電性「ポスト」または同様の構造を形成することによって層間相
互接続を形成しようとすることにある。この本発明の第2の特徴は、特に本願で
開示する方法で接着剤層を用いて離間距離制御を行う用途に使用するのに好適で
ある。しかしながら、この層間相互接続プロセスは、以下に説明するように、他
の誘電体層の両側間について用いることも可能なことは理解されよう。
例えば、図8及び9のプリント回路アセンブリ180は、層間パッド接続を形
成する方法で、これによって絶縁基板202上に形成された一対の導電層204
、206を有する第1のプリント回路基板200にコンタクトパッド207上に
形成された導電ポストが設けられる方法を示したものである。ポストは、錫のよ
うな可融性材料209によって被覆された銅層208よりなる。銅と錫は、好ま
しくはセミアディティブ法を用いて電気メッキすることによって堆積するが、サ
ブトラクティブ及びアディティブ法による金属堆積プロセス、スクリーン印刷プ
ロセス、ステンシル印刷プロセス(例えば、導電性のインクでステンシル印刷し
た後、インクを硬化/焼結する)等、他のプロセスを用いることも可能である。
層208については、任意の数の二価及び三価の金属、可融性材料及びこれらの
組合せのような他の導体を使用することが可能である。
一つの望ましいプロセスによれば、乾燥フォトレジスト膜の層を銅箔のプリン
ト回路基板上に形成した後、フォトレジストに所望の回路パターンを焼き付けて
現像し、その結果得られたマスクを用いて銅電気メッキすることによって、所望
の回路パターンを形成する。次に、フォトレジストの第2の層を上記第1の層の
上に形成し、プリント回路上に形成しようとする導電ポストのパターンで露光し
、現像する。ポストは銅で適切な厚さに電気メッキした後、錫の電着層で被覆す
る。フォトレジストを剥ぎ落とし、余剰の銅をエッチングで除去する。
各ポスト上の銅層208をメッキする厚さは、主として対向するコンタクトパ
ッド間の所望の結合距離によって決まり、ゲージ粒子入り接着剤と共に使用する
場合は、粒径によって決まる。例えば、約1〜4ミル(50乃至100ミクロン
)の範囲のパッド間結合距離には、好ましくは同様の厚さの銅層208形成する
ことが望ましいかもしれない。錫層209は、好ましくは浸漬法、無電解メッキ
法または電気メッキによって、銅層208と対向するコンタクトパッドとの間に
融着接続を形成するのに十分な材料を供給するよう選択される厚さ、好ましくは
約8〜50マイクロインチの範囲の厚さに形成される。
また、ポストは、例えば円形、矩形等、様々な断面形状とすることができる。
さらに、最大の幅あるいはポストの直径が通常約50から100ミクロンの限界
で抵抗要求事項、電流取り扱い可能出力とコンタクトパッドの大きさ、によって
選択されるかもしれない。しかしながら、ポストは、通常は、ポストが取り付け
られるコンタクトパッドより大きい表面積を基板上で余分に必要とすることはな
く、好ましくは若干の位置不整合を考慮してコンタクトパッドの直径約2分の1
とする。したがって、これらの実施形態では、ポストは概して基板の全体的ピッ
チ(すなわち、信号トレースの間隔と幅の最小の組合せ)に有意な影響を与えな
い。
プリント回路基板200は、好ましくは接着剤層210(接着剤212中にゲ
ージ粒子214が配されている)を挟んで貼合せによって第2の基板190(基
板192上に導電層194、196が形成されている)と相互接続される。貼合
せの前に、コンタクトパッド、例えばパッド197上に例えば浸漬法、無電解メ
ッキ法あるいは電気メッキによって接着促進層199を堆積することが望ましい
場合もある。層199は、例えば、厚さが約8〜50マイクロインチで、錫層2
09のような可融性金属との接着を促進する金あるいはこれと同様の材料で形成
することができる。接着促進層は一部の応用形態では必要ではない場合もある。
貼合せ(図9)中は、層208、209て形成されたポストが層210を「貫
通」及び基板190に形成されたコンタクトパッド197(スルーホール198
の所に示す)に貫入することがある。可融性層209は、好ましくはパッド20
7上の金層199に対してリフローして融着させて、パッド197との信頼性の
高い電気的相互接続を形成する。ポストには高い単位荷重がかかるため、ポスト
は一般に接着剤を移動させることによって、可融性層を対向するパッドと完全に
接触させ、それらの間に融着結合を形成させることができる。また、高い単位荷
重のために、ポストは、図9に示すように、貼合せプロセスの間にゲージ粒子も
移動させる。その後さらに圧縮することによって、接着剤層中のゲージ粒子は、
印加された圧力の一部を分担し始め、その結果、完成後のアセンブリでは離間距
離制御と信頼性の高い相互接続が両方とも確保される。
あるいは、他の層間相互接続の場合について上に述べたように、ポストがそれ
自体の開口を形成する場合に対して、開口をポストと位置合わせして接着剤層2
10に孔あけ、あるいは形成することも可能である。
前述したように、本願で開示するポスト式層間相互接続技術は他の誘電体層を
挟んで相互接続を形成するのにも使用することができる。例えば、図10のアセ
ンブリ220に示すように、一対のプリント回路基板230及び240が、基板
230に融着された銅層244及び可融性材料246を有するポストによって誘
電体層250を挟んで相互接続することができる。誘電体層250には、好まし
くはポストが貫通して突出することができる位置合わせした開口256を設ける
。
基板230と240を一つに接着するには様々な誘電体層構造を用いることが
可能である。例えば、図10に示すように、誘電体層250は両面に接着剤25
4でベース誘電体薄膜252を被覆してもよい。あるいは、この誘電体膜は接着
剤を含浸したガラス繊維織布のプリプレグ組成物であってもよい。ガラス繊維不
織布やフィルムテープ等のような他の誘電体層、あるいは互いに対向する基板を
接着するのに適した他の任意の形態の誘電体層を用いることも可能である。
既知の位置に所定の格子模様あるいは所定パターンの開口を持つベース薄膜ま
たはシートを有する誘電体層を利用することも可能である。適切な回路設計によ
って、ポストを開口と位置合わせして設けることによって、特別に誘電体層に孔
あけする必要を省くことも可能である。
本願で開示した方法で相互接続用ポストを用いることによって、簡単で、信頼
できかつ費用効果の高い方法で高信頼性の層間配線を得ることができると考えら
れる。さらに、ポストは、微細な寸法及び間隔で形成することによって、プリン
ト回路アセンブリで達成可能な実装密度を大きくすることも可能である。さらに
、ポストは、金属間接合を形成することができ、このような金属間接合は、冶金
学的相互作用のために、接着剤による接合よりも通常はるかに信頼性が高い。ま
た、ポストは、総じて全体的な回路パターンと同じ解像度で標準的なフォトリソ
グラフィ技術用いて堆積することができるという長所があり、さらには、基板上
の所望の位置に離散状の導電性相互接続を形成することができるので、材料コス
トを低減することが可能である。さらに、ポストは、ポストを接続するコンタク
トパッドより小さくすることができることによって、貼合せ時における若干のパ
ッドの位置不整合に対応することが可能である。当業者ならば、本発明の他の効
果については理解できよう。
本発明実施形態については、その他の変更態様及び修正態様が本発明の精神及
び範囲を逸脱することなく可能である。従って、本発明の範囲は、以下の請求の
範囲の範囲に記載するところにより規定される。
【手続補正書】特許法第184条の8第1項
【提出日】平成10年2月26日(1998.2.26)
【補正内容】
20.上記導電ポストが上記第1のコンタクトパッド上に形成された第1の層と
その上に形成された第2の層よりなり、第2の層が第2のコンタクトパッドに融
着された可融性材料よりなる請求項1記載のプリント回路アセンブリ。
21.上記可融性材料が導電性インクよりなる請求項20記載のプリント回路ア
センブリ。
22.上記導電ポストを形成するステップが、上記第1のコンタクトパッド上に
第1の層を堆積し、第1の層上に第2の可融性材料を堆積するステップを含み、
上記圧縮するステップが加熱によって上記第2の層を上記第2のコンタクトパッ
ドに融着させるステップよりなる請求項11記載の方法。
23.上記第2の可融性材料を堆積するステップで、可融性材料が導電性インク
よりなる請求項22記載の方法。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
H05K 3/46 H05K 3/46 S
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),OA(BF,BJ,CF
,CG,CI,CM,GA,GN,ML,MR,NE,
SN,TD,TG),AP(KE,LS,MW,SD,S
Z,UG),EA(AM,AZ,BY,KG,KZ,MD
,RU,TJ,TM),AL,AM,AT,AT,AU
,AZ,BA,BB,BG,BR,BY,CA,CH,
CN,CU,CZ,CZ,DE,DE,DK,DK,E
E,EE,ES,FI,FI,GB,GE,HU,IL
,IS,JP,KE,KG,KP,KR,KZ,LC,
LK,LR,LS,LT,LU,LV,MD,MG,M
K,MN,MW,MX,NO,NZ,PL,PT,RO
,RU,SD,SE,SG,SI,SK,SK,TJ,
TM,TR,TT,UA,UG,US,UZ,VN
【要約の続き】
いて基板間に電気的接続配線が形成される。
Claims (1)
- 【特許請求の範囲】 1.(a)導電層が配置された絶縁基板からなる第1及び第2のプリント回路基 板であって、第1のプリント回路基板上の導電層が、第2のプリント回路基板上 の導電層上の第2のコンタクトパッドに向かい合う第1のコンタクトパッドを有 し、第1及び第2のプリント回路基板の少なくとも一方が絶縁基板の反対側の面 に形成された第2の導電層を含む1及び第2のプリント回路基板と; (b)上記第1と第2のプリント回路基板との間に配置された誘電体層と; (c)上記第1のコンタクトパッド上に形成され、上記誘電体層の厚さにわ たって広がり、かつ上記第2のコンタクトパッドに接触することによって第1と 第2のコンタクトパッドを電気的に接続する導電ポストと; を具備したプリント回路アセンブリ。 2.上記誘電体層が上記第1と第2のプリント回路基板を相互に接着するための 接着剤よりなる請求項記載1のプリント回路アセンブリ。 3.上記誘電体層が、接着剤で両側に被覆されていて誘電膜をさらに備え、かつ 上記導電ポストが貫通して伸びる開口を有する誘電体膜をさらに具備する請求項 2記載のプリント回路アセンブリ。 4.上記誘電体層が、上記接着剤が充填されたプレプレグ・シートをさらに具備 し、上記導電ポストがそこを貫通して伸びる開口を有する請求項2記載のプリン ト回路アセンブリ。 5.上記誘電体層が、格子模様に配列された開口を有し、上記導電ポストが格子 模様に配列された開口の1つ位置合わせされた請求項2記載のプリント回路アセ ンブリ。 6.上記導電ポストが、上記第1及び第2のコンタクトパッドの幅より小さい幅 を有する請求項1記載のプリント回路アセンブリ。 7.上記導電ポストが、上記第1のコンタクトパッド上に形成された第1の金属 層とその上に形成された第2の金属層とからなり、第2の金属層が第2のコンタ クトパッドと融着された可融性金属よりなる請求項1記載のプリント回路アセン ブリ。 8.上記第1の金属層が銅で、上記第2の金属層が錫である請求項7記載のプリ ント回路アセンブリ。 9.上記第2のコンタクトパッドが、その上に堆積されて上記導電ポスト上の上 記第2の金属層と融着された接着促進層を具備する請求項7記載のプリント回路 アセンブリ。 10. 上記接着促進層が、約8〜50マイクロインチの範囲の厚さに堆積され た金よりなる請求項9記載のプリント回路アセンブリ。 11.(a)導電層が配置された絶縁基板を有する第1のプリント回路基板の導 電層の第1コンタクトパッド上に導電ポストを形成するステップと; (b)導電層が配置された絶縁基板を含む第2のプリント回路基板を第2のコ ンタクトパッドを上記導電ポストに位置合わせすると共に誘電体層を間に介在さ せて上記第1のプリント回路基板の上に第2のプリント回路基板を重ねるステッ プであって、第2のコンタクトパッドが第2のプリント回路基板の導電層中に配 置され、第1及び第2のプリント回路基板の少なくとも一方が絶縁基板の反対側 の面に形成された第2の導電層を含む、第1のプリント回路基板の上に第2のプ リント回路基板を重ねるステップと; (c)上記第1と第2のプリント回路基板を重ねて、上記導電ポストが誘電 体層の反対側に突出して上記第2のコンタクトパッドに接触することによって第 1と第2のコンタクトパッドが電気的に接続されるまで圧縮するステップと; を具備したプリント回路アセンブリの製造方法。 12.上記誘電体層が接着剤よりなり、上記圧縮するステップが接着剤で機械的 に上記第1と第2のプリント回路基板を互いに接着するステップよりなる請求項 11記載の方法。 13.上記誘電体層が、接着剤で両側に被覆された誘電体膜をさらに具備し、上 記導電ポストが貫通して伸びる開口を有する請求項12記載の方法。 14.上記誘電体層が、上記接着剤が充填されたプリプレグシートをさらに具備 し、上記導電ポストが貫通して伸びる開口を有する請求項12記載の方法。 15.上記誘電体層が、格子模様に配列された開口を有し、上記導電ポストがそ の格子模様に配列された開口の1つに位置合わせされた請求項12記載の方法。 16.上記導電ポストが、上記第1及び第2のコンタクトパッドの幅より小さい 幅を有する請求項11記載の方法。 17.上記の導電ポストを形成するステップが、上記第1のコンタクトパッド上 に第1の金属層を堆積し、その第1の金属層上に第2の可融性金属層を堆積する ステップよりなり、上記圧縮するステップが加熱によって第2の金属層を上記第 2のコンタクトパッドに融着させるステップよりなる請求項11記載の方法。 18.上記導電ポストを形成するステップがレジストマスクに光結像させるステ ップよりなり、上記第1及び第2の金属層がレジストマスクを用いて電気メッキ することにより堆積される請求項17の記載の方法。 19.上記第2のコンタクトパッド上に接着促進層を堆積するステップをさらに 具備し、かつ上記圧縮するステップによって接着促進層が上記導電ポスト上の第 2の金属層と融着される請求項17記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/583,645 US5839188A (en) | 1996-01-05 | 1996-01-05 | Method of manufacturing a printed circuit assembly |
| US08/583,645 | 1996-01-05 | ||
| PCT/US1997/000175 WO1997025844A1 (en) | 1996-01-05 | 1997-01-03 | Printed circuit multilayer assembly and method of manufacture therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000515680A true JP2000515680A (ja) | 2000-11-21 |
Family
ID=24334001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09525336A Ceased JP2000515680A (ja) | 1996-01-05 | 1997-01-03 | プリント回路多層アセンブリ及びその製造方法 |
Country Status (12)
| Country | Link |
|---|---|
| US (2) | US5839188A (ja) |
| EP (1) | EP0956748A1 (ja) |
| JP (1) | JP2000515680A (ja) |
| KR (1) | KR100442215B1 (ja) |
| CN (1) | CN1096222C (ja) |
| AU (1) | AU1527697A (ja) |
| BR (1) | BR9706961A (ja) |
| CA (1) | CA2241446A1 (ja) |
| IL (1) | IL125101A (ja) |
| MY (1) | MY113149A (ja) |
| TW (1) | TW342580B (ja) |
| WO (1) | WO1997025844A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040493A (ja) * | 2009-08-07 | 2011-02-24 | Namics Corp | 多層配線板、及び、多層配線板の製造方法 |
| JPWO2017022398A1 (ja) * | 2015-07-31 | 2017-08-03 | 株式会社フジクラ | 配線体アセンブリ、導体層付き構造体、及びタッチセンサ |
| JP7534243B2 (ja) | 2021-03-19 | 2024-08-14 | Necプラットフォームズ株式会社 | 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法 |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147870A (en) * | 1996-01-05 | 2000-11-14 | Honeywell International Inc. | Printed circuit assembly having locally enhanced wiring density |
| DE19701165C1 (de) * | 1997-01-15 | 1998-04-09 | Siemens Ag | Chipkartenmodul |
| WO1998056219A1 (en) * | 1997-06-06 | 1998-12-10 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| US6315856B1 (en) * | 1998-03-19 | 2001-11-13 | Kabushiki Kaisha Toshiba | Method of mounting electronic component |
| JP3535746B2 (ja) * | 1998-08-20 | 2004-06-07 | ソニーケミカル株式会社 | フレキシブル基板製造方法 |
| US6492738B2 (en) * | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| US6299749B1 (en) | 1999-10-25 | 2001-10-09 | Molex Incorporated | Method of fabricating an electrical component |
| US6484045B1 (en) * | 2000-02-10 | 2002-11-19 | Medtronic Minimed, Inc. | Analyte sensor and method of making the same |
| JP2001251061A (ja) * | 2000-03-02 | 2001-09-14 | Sony Corp | 多層型プリント配線基板 |
| US6477031B1 (en) * | 2000-03-22 | 2002-11-05 | Tdk Corporation | Electronic component for high frequency signals and method for fabricating the same |
| US6461677B1 (en) | 2000-04-18 | 2002-10-08 | Molex Incorporated | Method of fabricating an electrical component |
| US6484299B1 (en) * | 2000-07-07 | 2002-11-19 | Micron Technology, Inc. | Method and apparatus for PCB array with compensated signal propagation |
| SE518640C2 (sv) * | 2000-07-11 | 2002-11-05 | Mydata Automation Ab | Förfarande, anordning för applicering av ett visköst medium på ett substrat, anordning för applicering av ytterligare visköst medium samt användningen av screentryckning |
| SE518642C2 (sv) * | 2000-07-11 | 2002-11-05 | Mydata Automation Ab | Förfarande, anordning för att förse ett substrat med visköst medium, anordning för korrigering av applikationsfel samt användningen av utskjutnings- organ för korrigering av appliceringsfel |
| US6872586B2 (en) | 2000-10-17 | 2005-03-29 | Seiko Epson Corporation | Method of manufacture of active matrix substrate and liquid crystal display device |
| SE0004125L (sv) * | 2000-11-10 | 2002-05-11 | Ericsson Telefon Ab L M | Distanshållande dielektriskt skikt |
| US6884313B2 (en) * | 2001-01-08 | 2005-04-26 | Fujitsu Limited | Method and system for joining and an ultra-high density interconnect |
| US6800169B2 (en) * | 2001-01-08 | 2004-10-05 | Fujitsu Limited | Method for joining conductive structures and an electrical conductive article |
| US6866741B2 (en) * | 2001-01-08 | 2005-03-15 | Fujitsu Limited | Method for joining large substrates |
| JP4344101B2 (ja) * | 2001-02-14 | 2009-10-14 | Okiセミコンダクタ株式会社 | 配線構造部 |
| US6490786B2 (en) * | 2001-04-17 | 2002-12-10 | Visteon Global Technologies, Inc. | Circuit assembly and a method for making the same |
| TW540281B (en) * | 2001-08-09 | 2003-07-01 | Matsushita Electric Industrial Co Ltd | Manufacturing method of conductive paste material and manufacturing method of printing wiring base board |
| EP1296374B1 (en) * | 2001-09-14 | 2012-09-05 | STMicroelectronics Srl | Process for bonding and electrically connecting microsystems integrated in several distinct substrates |
| US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
| JP3893100B2 (ja) * | 2002-10-29 | 2007-03-14 | 新光電気工業株式会社 | 配線基板への電子部品搭載方法 |
| KR100559937B1 (ko) * | 2003-01-08 | 2006-03-13 | 엘에스전선 주식회사 | 미세회로의 접속방법 및 그에 의한 접속 구조체 |
| US6982504B2 (en) * | 2003-01-24 | 2006-01-03 | Gsi Group Corporation | Galvanometer motor with composite stator assembly |
| GB0302485D0 (en) | 2003-02-04 | 2003-03-05 | Plastic Logic Ltd | Pixel capacitors |
| US20040241396A1 (en) * | 2003-05-29 | 2004-12-02 | 3M Innovative Properties Company | Method of modifying a surface of a substrate and articles therefrom |
| US20040241323A1 (en) * | 2003-05-29 | 2004-12-02 | 3M Innovative Properties Company | Method for applying adhesive to a substrate |
| GB0400982D0 (en) * | 2004-01-16 | 2004-02-18 | Fujifilm Electronic Imaging | Method of forming a pattern on a substrate |
| US7378598B2 (en) * | 2004-02-19 | 2008-05-27 | Hewlett-Packard Development Company, L.P. | Printed circuit board substrate and method for constructing same |
| US6989493B2 (en) * | 2004-03-03 | 2006-01-24 | Seagate Technology Llc | Electrical feedthrough assembly for a sealed housing |
| JP2006019567A (ja) * | 2004-07-02 | 2006-01-19 | Seiko Epson Corp | シールド線 |
| US8802214B2 (en) * | 2005-06-13 | 2014-08-12 | Trillion Science, Inc. | Non-random array anisotropic conductive film (ACF) and manufacturing processes |
| US20060280912A1 (en) * | 2005-06-13 | 2006-12-14 | Rong-Chang Liang | Non-random array anisotropic conductive film (ACF) and manufacturing processes |
| US7444253B2 (en) * | 2006-05-09 | 2008-10-28 | Formfactor, Inc. | Air bridge structures and methods of making and using air bridge structures |
| KR100752665B1 (ko) * | 2006-06-23 | 2007-08-29 | 삼성전자주식회사 | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 |
| US7923488B2 (en) * | 2006-10-16 | 2011-04-12 | Trillion Science, Inc. | Epoxy compositions |
| WO2008059695A1 (en) * | 2006-11-13 | 2008-05-22 | Konica Minolta Opto, Inc. | Lens unit, method for manufacturing lens unit, lens camera cone, method for manufacturing the lens camera cone, and image pick-up device |
| US20080171450A1 (en) * | 2007-01-12 | 2008-07-17 | Nokia Corporation | Wafer Bump Manufacturing Using Conductive Ink |
| JP2009135388A (ja) * | 2007-10-30 | 2009-06-18 | Hitachi Chem Co Ltd | 回路接続方法 |
| TW200941659A (en) * | 2008-03-25 | 2009-10-01 | Bridge Semiconductor Corp | Thermally enhanced package with embedded metal slug and patterned circuitry |
| JP5217659B2 (ja) * | 2008-06-10 | 2013-06-19 | 株式会社村田製作所 | セラミック電子部品、およびセラミック電子部品の製造方法 |
| JP2011049367A (ja) * | 2009-08-27 | 2011-03-10 | Panasonic Corp | 基板接続構造および電子機器 |
| DE102011075009B4 (de) * | 2011-04-29 | 2019-11-14 | Continental Automotive Gmbh | Auf einem Träger angeordnete Kontaktfläche zur Verbindung mit einer auf einem weiteren Träger angeordneten Gegenkontaktfläche |
| US20130000968A1 (en) * | 2011-06-30 | 2013-01-03 | Broadcom Corporation | 1-Layer Interposer Substrate With Through-Substrate Posts |
| EP2544514B1 (de) * | 2011-07-05 | 2019-03-06 | Pierburg Pump Technology GmbH | Verfahren zur Überprüfung einer korrekten Klebung eines Substrates auf einem elektrisch und thermisch leitfähigen Körper |
| US9475963B2 (en) | 2011-09-15 | 2016-10-25 | Trillion Science, Inc. | Fixed array ACFs with multi-tier partially embedded particle morphology and their manufacturing processes |
| US9102851B2 (en) | 2011-09-15 | 2015-08-11 | Trillion Science, Inc. | Microcavity carrier belt and method of manufacture |
| US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US9179547B2 (en) * | 2013-03-30 | 2015-11-03 | Shenzhen O-Film Tech Co., Ltd. | Gold finger and touch screen |
| KR101513642B1 (ko) * | 2013-08-21 | 2015-04-20 | 엘지전자 주식회사 | 반도체 디바이스 |
| JP2015156309A (ja) * | 2014-02-20 | 2015-08-27 | 矢崎総業株式会社 | ヒューズ |
| TWI566646B (zh) * | 2015-10-06 | 2017-01-11 | 挺暉工業股份有限公司 | 柔性印刷電路板、連接器組件及電子裝置 |
| CN109246925B (zh) * | 2018-08-28 | 2020-03-31 | 庆鼎精密电子(淮安)有限公司 | 软硬板的制作方法 |
| JP7125547B2 (ja) | 2018-12-29 | 2022-08-24 | 深南電路股▲ふん▼有限公司 | 多様に組み立て可能なプリント基板及びその製造方法 |
| US11257790B2 (en) * | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| CN115226304B (zh) * | 2021-04-20 | 2025-03-21 | 庆鼎精密电子(淮安)有限公司 | 电路板及其制造方法 |
Family Cites Families (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2721822A (en) | 1953-07-22 | 1955-10-25 | Pritikin Nathan | Method for producing printed circuit |
| NL190034A (ja) | 1953-08-17 | |||
| US3181986A (en) | 1961-03-31 | 1965-05-04 | Intellux Inc | Method of making inlaid circuits |
| US3350498A (en) | 1965-01-04 | 1967-10-31 | Intellux Inc | Multilayer circuit and method of making the same |
| US3475213A (en) | 1965-09-13 | 1969-10-28 | Minnesota Mining & Mfg | Electrically conductive adhesive tape |
| US3680037A (en) | 1970-11-05 | 1972-07-25 | Tech Wire Prod Inc | Electrical interconnector |
| GB1353671A (en) * | 1971-06-10 | 1974-05-22 | Int Computers Ltd | Methods of forming circuit interconnections |
| US4174331A (en) | 1972-06-23 | 1979-11-13 | The Carborundum Company | Refractory moldable composition containing ceramic fiber and colloidal silica |
| US3823252A (en) | 1972-10-26 | 1974-07-09 | Owens Illinois Inc | Conducting element having bundled substantially parallel crystalline conductors and process for manufacture |
| AT332926B (de) * | 1973-02-21 | 1976-10-25 | Electrovac | Anordnung zur verbindung von einander gegenuberliegenden elektrischen leitern und verfahren zu deren herstellung |
| US3986255A (en) | 1974-11-29 | 1976-10-19 | Itek Corporation | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein |
| US3982320A (en) | 1975-02-05 | 1976-09-28 | Technical Wire Products, Inc. | Method of making electrically conductive connector |
| US4050756A (en) | 1975-12-22 | 1977-09-27 | International Telephone And Telegraph Corporation | Conductive elastomer connector and method of making same |
| JPS5357481A (en) * | 1976-11-04 | 1978-05-24 | Canon Inc | Connecting process |
| US4159222A (en) | 1977-01-11 | 1979-06-26 | Pactel Corporation | Method of manufacturing high density fine line printed circuitry |
| US4268849A (en) * | 1978-11-03 | 1981-05-19 | National Semiconductor Corporation | Raised bonding pad |
| JPS5668579A (en) | 1979-11-09 | 1981-06-09 | Hitachi Ltd | Connecting method by melting solder |
| US4545840A (en) * | 1983-03-08 | 1985-10-08 | Monolithic Memories, Inc. | Process for controlling thickness of die attach adhesive |
| US4667220A (en) * | 1984-04-27 | 1987-05-19 | Trilogy Computer Development Partners, Ltd. | Semiconductor chip module interconnection system |
| US4604644A (en) | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
| JPS6433808A (en) | 1986-10-18 | 1989-02-03 | Japan Synthetic Rubber Co Ltd | Conductive particle and conductive adhesive including it |
| JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| JPS63249393A (ja) * | 1987-04-03 | 1988-10-17 | シャープ株式会社 | 電子部品の接続方法 |
| KR910004797B1 (ko) | 1987-04-08 | 1991-07-13 | 가시오 게이상기 가부시기가이샤 | 소형 전자기기 및 그 제조방법 |
| US4771159A (en) | 1987-05-27 | 1988-09-13 | Gte Government Systems Corporation | Method of soldering leadless component carriers or the like |
| US4778635A (en) | 1987-09-18 | 1988-10-18 | American Telephone And Telegraph Company | Method and apparatus for fabricating anisotropically conductive material |
| JPH01206575A (ja) | 1988-02-15 | 1989-08-18 | Shin Etsu Polymer Co Ltd | 接着性熱融着形コネクタ |
| AU612771B2 (en) * | 1988-02-26 | 1991-07-18 | Minnesota Mining And Manufacturing Company | Electrically conductive pressure-sensitive adhesive tape |
| US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
| US4908258A (en) | 1988-08-01 | 1990-03-13 | Rogers Corporation | High dielectric constant flexible sheet material |
| USRE35064E (en) | 1988-08-01 | 1995-10-17 | Circuit Components, Incorporated | Multilayer printed wiring board |
| JPH0291360U (ja) | 1988-12-29 | 1990-07-19 | ||
| US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
| US5235741A (en) | 1989-08-18 | 1993-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrical connection and method for making the same |
| US4991285A (en) * | 1989-11-17 | 1991-02-12 | Rockwell International Corporation | Method of fabricating multi-layer board |
| JPH03196650A (ja) | 1989-12-26 | 1991-08-28 | Sharp Corp | フリップチップボンディング方法 |
| JPH03209734A (ja) | 1990-01-11 | 1991-09-12 | Japan Radio Co Ltd | 半導体接続方法 |
| JPH03218030A (ja) | 1990-01-23 | 1991-09-25 | Hitachi Ltd | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 |
| JP2590450B2 (ja) | 1990-02-05 | 1997-03-12 | 株式会社村田製作所 | バンプ電極の形成方法 |
| JPH03231216A (ja) | 1990-02-06 | 1991-10-15 | Nec Corp | 光シャッタ |
| JP2740357B2 (ja) | 1990-02-06 | 1998-04-15 | 松下電工株式会社 | プリント回路用基板 |
| US5376403A (en) | 1990-02-09 | 1994-12-27 | Capote; Miguel A. | Electrically conductive compositions and methods for the preparation and use thereof |
| US5538789A (en) | 1990-02-09 | 1996-07-23 | Toranaga Technologies, Inc. | Composite substrates for preparation of printed circuits |
| US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| US5112464A (en) | 1990-06-15 | 1992-05-12 | The Dow Chemical Company | Apparatus to control reverse current flow in membrane electrolytic cells |
| US5147084A (en) | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
| US5060844A (en) | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
| US5137791A (en) | 1990-09-13 | 1992-08-11 | Sheldahl Inc. | Metal-film laminate resistant to delamination |
| US5112462A (en) | 1990-09-13 | 1992-05-12 | Sheldahl Inc. | Method of making metal-film laminate resistant to delamination |
| JP2906282B2 (ja) | 1990-09-20 | 1999-06-14 | 富士通株式会社 | ガラスセラミック・グリーンシートと多層基板、及び、その製造方法 |
| US5154341A (en) | 1990-12-06 | 1992-10-13 | Motorola Inc. | Noncollapsing multisolder interconnection |
| JPH04317663A (ja) | 1991-04-16 | 1992-11-09 | Photonics:Kk | つぼの刺激装置 |
| US5225966A (en) | 1991-07-24 | 1993-07-06 | At&T Bell Laboratories | Conductive adhesive film techniques |
| US5261155A (en) | 1991-08-12 | 1993-11-16 | International Business Machines Corporation | Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders |
| US5203075A (en) | 1991-08-12 | 1993-04-20 | Inernational Business Machines | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders |
| JPH0548230A (ja) * | 1991-08-17 | 1993-02-26 | Fuji Xerox Co Ltd | 薄膜配線基板 |
| US5318651A (en) * | 1991-11-27 | 1994-06-07 | Nec Corporation | Method of bonding circuit boards |
| US5261593A (en) | 1992-08-19 | 1993-11-16 | Sheldahl, Inc. | Direct application of unpackaged integrated circuit to flexible printed circuit |
| US5329695A (en) * | 1992-09-01 | 1994-07-19 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| JP3113749B2 (ja) * | 1992-11-27 | 2000-12-04 | 株式会社リコー | 配線構造及び導電部材の製造方法 |
| CA2109687A1 (en) * | 1993-01-26 | 1995-05-23 | Walter Schmidt | Method for the through plating of conductor foils |
| US5450290A (en) | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
| US5346775A (en) | 1993-02-22 | 1994-09-13 | At&T Laboratories | Article comprising solder with improved mechanical properties |
| US5324569A (en) | 1993-02-26 | 1994-06-28 | Hewlett-Packard Company | Composite transversely plastic interconnect for microchip carrier |
| US5445308A (en) | 1993-03-29 | 1995-08-29 | Nelson; Richard D. | Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal |
| US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
| US5439162A (en) | 1993-06-28 | 1995-08-08 | Motorola, Inc. | Direct chip attachment structure and method |
| DE69419219T2 (de) * | 1993-09-03 | 2000-01-05 | Kabushiki Kaisha Toshiba, Kawasaki | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
| US5346118A (en) | 1993-09-28 | 1994-09-13 | At&T Bell Laboratories | Surface mount solder assembly of leadless integrated circuit packages to substrates |
| US5431571A (en) * | 1993-11-22 | 1995-07-11 | W. L. Gore & Associates, Inc. | Electrical conductive polymer matrix |
| US5492266A (en) | 1994-08-31 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder deposits on printed circuit board process and product |
| US5497938A (en) | 1994-09-01 | 1996-03-12 | Intel Corporation | Tape with solder forms and methods for transferring solder to chip assemblies |
| US5468655A (en) | 1994-10-31 | 1995-11-21 | Motorola, Inc. | Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules |
| US5429293A (en) | 1994-12-19 | 1995-07-04 | Motorola, Inc. | Soldering process |
-
1996
- 1996-01-05 US US08/583,645 patent/US5839188A/en not_active Expired - Fee Related
-
1997
- 1997-01-03 CN CN97192524A patent/CN1096222C/zh not_active Expired - Fee Related
- 1997-01-03 BR BR9706961-2A patent/BR9706961A/pt not_active Application Discontinuation
- 1997-01-03 AU AU15276/97A patent/AU1527697A/en not_active Abandoned
- 1997-01-03 CA CA002241446A patent/CA2241446A1/en not_active Abandoned
- 1997-01-03 MY MYPI97000015A patent/MY113149A/en unknown
- 1997-01-03 KR KR10-1998-0705135A patent/KR100442215B1/ko not_active Expired - Fee Related
- 1997-01-03 WO PCT/US1997/000175 patent/WO1997025844A1/en not_active Ceased
- 1997-01-03 IL IL12510197A patent/IL125101A/xx not_active IP Right Cessation
- 1997-01-03 JP JP09525336A patent/JP2000515680A/ja not_active Ceased
- 1997-01-03 EP EP97901361A patent/EP0956748A1/en not_active Ceased
- 1997-01-31 TW TW086101152A patent/TW342580B/zh active
-
1998
- 1998-07-24 US US09/122,241 patent/US6246014B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040493A (ja) * | 2009-08-07 | 2011-02-24 | Namics Corp | 多層配線板、及び、多層配線板の製造方法 |
| KR101736516B1 (ko) * | 2009-08-07 | 2017-05-16 | 나믹스 가부시끼가이샤 | 다층 배선판 및 다층 배선판의 제조방법 |
| JPWO2017022398A1 (ja) * | 2015-07-31 | 2017-08-03 | 株式会社フジクラ | 配線体アセンブリ、導体層付き構造体、及びタッチセンサ |
| US9983448B2 (en) | 2015-07-31 | 2018-05-29 | Fujikura Ltd. | Wiring body assembly, structure with conductor layer, and touch sensor |
| JP7534243B2 (ja) | 2021-03-19 | 2024-08-14 | Necプラットフォームズ株式会社 | 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1096222C (zh) | 2002-12-11 |
| KR19990077005A (ko) | 1999-10-25 |
| AU1527697A (en) | 1997-08-01 |
| US5839188A (en) | 1998-11-24 |
| IL125101A0 (en) | 1999-01-26 |
| TW342580B (en) | 1998-10-11 |
| CN1212115A (zh) | 1999-03-24 |
| CA2241446A1 (en) | 1997-07-17 |
| IL125101A (en) | 2003-06-24 |
| WO1997025844A1 (en) | 1997-07-17 |
| MY113149A (en) | 2001-11-30 |
| EP0956748A1 (en) | 1999-11-17 |
| KR100442215B1 (ko) | 2004-11-09 |
| BR9706961A (pt) | 1999-12-28 |
| US6246014B1 (en) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000515680A (ja) | プリント回路多層アセンブリ及びその製造方法 | |
| US6147870A (en) | Printed circuit assembly having locally enhanced wiring density | |
| JP4079699B2 (ja) | 多層配線回路基板 | |
| US8383948B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| US7076869B2 (en) | Solid via layer to layer interconnect | |
| US8677612B2 (en) | Method for manufacturing flex-rigid wiring board | |
| JP3853219B2 (ja) | 半導体素子内蔵基板および多層回路基板 | |
| JP2003068923A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US7381587B2 (en) | Method of making circuitized substrate | |
| US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
| TWI896673B (zh) | 佈線體及其製造方法 | |
| JPH10303561A (ja) | 多層配線基板及びその製造方法 | |
| JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| CN101022695B (zh) | 线路嵌合于介电层的无芯板薄型基板及其制造方法 | |
| JP3329756B2 (ja) | 多層配線板およびその製造方法 | |
| JP2001237542A (ja) | 配線基板 | |
| WO1997025845A1 (en) | Printed circuit assembly and method of manufacture therefor | |
| JP2003229661A (ja) | 配線基板およびその製造方法 | |
| JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
| JP3786894B2 (ja) | 配線基板およびその製造方法 | |
| JPH08288657A (ja) | 多層配線板 | |
| JP2003008235A (ja) | 配線基板 | |
| JP2003512716A (ja) | ワイヤボンドテープボールグリッドアレイパッケージ用の多金属層組立体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20060424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |