JPH07161920A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07161920A JPH07161920A JP30811093A JP30811093A JPH07161920A JP H07161920 A JPH07161920 A JP H07161920A JP 30811093 A JP30811093 A JP 30811093A JP 30811093 A JP30811093 A JP 30811093A JP H07161920 A JPH07161920 A JP H07161920A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature detection
- type transistor
- low
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路を低電圧で使用したときの低
温時にトランジスタの駆動能力が悪化して動作に支障を
きたすことを防止する。 【構成】 温度検出回路１０と、ヒステリシス回路６と
を内蔵し、その出力を駆動能力補正回路１１を構成する
第二のＰ型トランジスタ３および第二のＮ型トランジス
タ４に入力し、低温検出を行ったときに、第一のＰ型ト
ランジスタ３および第二のＮ型トランジスタ４をＯＮさ
せインバータの駆動能力を上げる。
温時にトランジスタの駆動能力が悪化して動作に支障を
きたすことを防止する。 【構成】 温度検出回路１０と、ヒステリシス回路６と
を内蔵し、その出力を駆動能力補正回路１１を構成する
第二のＰ型トランジスタ３および第二のＮ型トランジス
タ４に入力し、低温検出を行ったときに、第一のＰ型ト
ランジスタ３および第二のＮ型トランジスタ４をＯＮさ
せインバータの駆動能力を上げる。
Description
【０００１】
【産業上の利用分野】本発明は、低温時に駆動能力が低
下する半導体集積回路の低電圧回路に利用する。本発明
は、温度検出回路を内蔵し温度変化による駆動能力の低
下を防止することができる半導体集積回路に関する。
下する半導体集積回路の低電圧回路に利用する。本発明
は、温度検出回路を内蔵し温度変化による駆動能力の低
下を防止することができる半導体集積回路に関する。
【０００２】
【従来の技術】ＭＯＳトランジスタの駆動能力に影響す
るものとして次の要因が挙げられる。その一つは電子の
移動度であり、他の一つはＭＯＳトランジスタのソース
・ゲート間電圧（ＶGS）−スレッショルド電圧（ＶTH）
である。
るものとして次の要因が挙げられる。その一つは電子の
移動度であり、他の一つはＭＯＳトランジスタのソース
・ゲート間電圧（ＶGS）−スレッショルド電圧（ＶTH）
である。
【０００３】電子の移動度は高温時に低くなり低温時に
高くなる。スレッショルド電圧（ＶTH）は高温時に低く
低温時に高くなる。ソース・ゲート間電圧（ＶGS）が高
いときスレッショルド電圧（ＶTH）の影響は、電子の移
動度に比べほとんど無視できるが、ソース・ゲート間電
圧（ＶGS）が低くなるときスレッショルド電圧（ＶTH）
の影響が電子の移動度による影響を上回る。したがっ
て、電源電圧が低くなると駆動能力はスレッショルド電
圧：−ＶTHに比例するので高温時には高くなり、低温時
には低くなる。
高くなる。スレッショルド電圧（ＶTH）は高温時に低く
低温時に高くなる。ソース・ゲート間電圧（ＶGS）が高
いときスレッショルド電圧（ＶTH）の影響は、電子の移
動度に比べほとんど無視できるが、ソース・ゲート間電
圧（ＶGS）が低くなるときスレッショルド電圧（ＶTH）
の影響が電子の移動度による影響を上回る。したがっ
て、電源電圧が低くなると駆動能力はスレッショルド電
圧：−ＶTHに比例するので高温時には高くなり、低温時
には低くなる。
【０００４】ここで、インバータ回路を例にして説明す
る。図５は従来例における一般的なインバータ回路の構
成を示したものであり、図６（ａ）および（ｂ）は従来
例における制御信号付インバータ回路の構成を示したも
のである。このインバータ回路は電源間にＮ型トランジ
スタとＰ型トランジスタとを直列に接続して構成され
る。このインバータ回路の場合は入力信号の変化時に貫
通電流が流れるため、各トランジスタの電源側に抵抗を
直列接続して貫通電流を抑制している。これによりトラ
ンジスタの駆動能力が低下する。その対策を施した駆動
能力補正回路を図７に示す。直列に接続された抵抗と並
列にＰ型トランジスタおよびＮ型トランジスタを接続
し、外部制御信号によりＰ型トランジスタおよびＮ型ト
ランジスタをＯＮさせると、インバータ回路としての駆
動能力は向上する。
る。図５は従来例における一般的なインバータ回路の構
成を示したものであり、図６（ａ）および（ｂ）は従来
例における制御信号付インバータ回路の構成を示したも
のである。このインバータ回路は電源間にＮ型トランジ
スタとＰ型トランジスタとを直列に接続して構成され
る。このインバータ回路の場合は入力信号の変化時に貫
通電流が流れるため、各トランジスタの電源側に抵抗を
直列接続して貫通電流を抑制している。これによりトラ
ンジスタの駆動能力が低下する。その対策を施した駆動
能力補正回路を図７に示す。直列に接続された抵抗と並
列にＰ型トランジスタおよびＮ型トランジスタを接続
し、外部制御信号によりＰ型トランジスタおよびＮ型ト
ランジスタをＯＮさせると、インバータ回路としての駆
動能力は向上する。
【０００５】温度検出回路としてはサーミスタを用いる
のが一般的であり、例えば、図８に示すような特開昭６
３−２４７９８９号公報に開示されている回路がある
が、サーミスタは金属の焼結体を用いているので半導体
集積回路に内蔵することは不可能である。
のが一般的であり、例えば、図８に示すような特開昭６
３−２４７９８９号公報に開示されている回路がある
が、サーミスタは金属の焼結体を用いているので半導体
集積回路に内蔵することは不可能である。
【０００６】
【発明が解決しようとする課題】このような従来の駆動
能力補正回路では、温度変動による駆動能力低下に対応
するには、集積回路の外部にサーミスタなどを用いて温
度検出回路を構成し、その回路の出力を制御信号として
集積回路に入力する必要があるために、集積回路に一体
化することは不可能である。
能力補正回路では、温度変動による駆動能力低下に対応
するには、集積回路の外部にサーミスタなどを用いて温
度検出回路を構成し、その回路の出力を制御信号として
集積回路に入力する必要があるために、集積回路に一体
化することは不可能である。
【０００７】本発明はこのような背景のもとに行われた
ものであって、温度検出回路を集積回路に一体化し、温
度変動による駆動能力の低下に対応することができる回
路を提供することを目的とする。
ものであって、温度検出回路を集積回路に一体化し、温
度変動による駆動能力の低下に対応することができる回
路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、論理ゲートの
駆動電流通路に挿入された駆動能力補正回路と、温度検
出回路とを一つの基板上に備え、この駆動能力補正回路
は前記温度検出回路の検出出力にしたがって温度が低い
ときに前記論理ゲートの駆動電流が大きくなるように設
定されたことを特徴とする。
駆動電流通路に挿入された駆動能力補正回路と、温度検
出回路とを一つの基板上に備え、この駆動能力補正回路
は前記温度検出回路の検出出力にしたがって温度が低い
ときに前記論理ゲートの駆動電流が大きくなるように設
定されたことを特徴とする。
【０００９】前記温度検出回路の検出出力通路にヒステ
リシス回路が挿入され、前記温度検出回路は、ＭＯＳト
ランジスタと、このＭＯＳトランジスタのソースまたは
ドレイン電流通路に挿入された抵抗器とを備え、前記駆
動能力補正回路は、抵抗器と、この抵抗器の両端にドレ
イン電極およびソース電極が接続されゲート電極が制御
端子に接続されたＭＯＳトランジスタとを備えることが
望ましい。
リシス回路が挿入され、前記温度検出回路は、ＭＯＳト
ランジスタと、このＭＯＳトランジスタのソースまたは
ドレイン電流通路に挿入された抵抗器とを備え、前記駆
動能力補正回路は、抵抗器と、この抵抗器の両端にドレ
イン電極およびソース電極が接続されゲート電極が制御
端子に接続されたＭＯＳトランジスタとを備えることが
望ましい。
【００１０】
【作用】温度検出回路の抵抗は高温になるとその抵抗値
が高くなり、低温になるとその抵抗値は低くなる。ま
た、Ｐ型トランジスタは、低温環境において、高温時に
スレッショルド電圧が下がるために抵抗値が低くなり、
低温時にスレッショルド電圧が上がるために抵抗値は高
くなる。そのために、温度検出回路の検出出力は高温時
に電圧が高くなり、低温時に電圧が低くなる。
が高くなり、低温になるとその抵抗値は低くなる。ま
た、Ｐ型トランジスタは、低温環境において、高温時に
スレッショルド電圧が下がるために抵抗値が低くなり、
低温時にスレッショルド電圧が上がるために抵抗値は高
くなる。そのために、温度検出回路の検出出力は高温時
に電圧が高くなり、低温時に電圧が低くなる。
【００１１】ヒステリシス回路を介挿する場合には、温
度検出回路の検出出力が入力したときに、入力電圧が高
い方から低くなるときのしきい値と、低い方から高くな
るときのしきい値とが異なるので、温度検出回路の出力
の微妙な変化により駆動能力補正回路が不必要に頻繁に
オンまたはオフすることにより雑音が発生することが防
止される。
度検出回路の検出出力が入力したときに、入力電圧が高
い方から低くなるときのしきい値と、低い方から高くな
るときのしきい値とが異なるので、温度検出回路の出力
の微妙な変化により駆動能力補正回路が不必要に頻繁に
オンまたはオフすることにより雑音が発生することが防
止される。
【００１２】これにより、半導体集積回路を低温時に低
電圧で使用したときに生じるトランジスタの駆動能力の
悪化を防止することができる。
電圧で使用したときに生じるトランジスタの駆動能力の
悪化を防止することができる。
【００１３】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示す回路図、図２
（ａ）および（ｂ）は本発明実施例における温度検出回
路の構成例を示す図である。
る。図１は本発明実施例の構成を示す回路図、図２
（ａ）および（ｂ）は本発明実施例における温度検出回
路の構成例を示す図である。
【００１４】本発明実施例は、論理ゲートの駆動電流通
路に挿入された駆動能力補正回路１１と、温度検出回路
１０とを一つの基板上に備え、この駆動能力補正回路１
１は温度検出回路１０の検出出力にしたがって温度が低
いときに前記論理ゲートの駆動電流が大きくなるように
設定され、温度検出回路１０の検出出力通路にヒステリ
シス回路６が挿入され、温度検出回路１０には、ＭＯＳ
トランジスタと、このＭＯＳトランジスタのソースまた
はドレイン電流通路に挿入された抵抗８とを備え、駆動
能力補正回路１１には、抵抗５と、この抵抗５の両端に
ドレイン電極およびソース電極が接続されゲート電極が
制御端子に接続されたＭＯＳトランジスタとを備える。
路に挿入された駆動能力補正回路１１と、温度検出回路
１０とを一つの基板上に備え、この駆動能力補正回路１
１は温度検出回路１０の検出出力にしたがって温度が低
いときに前記論理ゲートの駆動電流が大きくなるように
設定され、温度検出回路１０の検出出力通路にヒステリ
シス回路６が挿入され、温度検出回路１０には、ＭＯＳ
トランジスタと、このＭＯＳトランジスタのソースまた
はドレイン電流通路に挿入された抵抗８とを備え、駆動
能力補正回路１１には、抵抗５と、この抵抗５の両端に
ドレイン電極およびソース電極が接続されゲート電極が
制御端子に接続されたＭＯＳトランジスタとを備える。
【００１５】本実施例では、論理ゲートの駆動電流通路
に第一のＰ型トランジスタ１および第一のＮ型トランジ
スタ２が配置され、駆動能力補正回路１１のＭＯＳトラ
ンジスタとして第二のＰ型トランジスタ３および第二の
Ｎ型トランジスタ４がそれぞれ備えられ、温度検出回路
１０のＭＯＳトランジスタとして図２（ａ）に示す構成
の場合にはＰ型トランジスタ７が備えられ、同図（ｂ）
に示す場合にはＮ型トランジスタ９が備えられる。
に第一のＰ型トランジスタ１および第一のＮ型トランジ
スタ２が配置され、駆動能力補正回路１１のＭＯＳトラ
ンジスタとして第二のＰ型トランジスタ３および第二の
Ｎ型トランジスタ４がそれぞれ備えられ、温度検出回路
１０のＭＯＳトランジスタとして図２（ａ）に示す構成
の場合にはＰ型トランジスタ７が備えられ、同図（ｂ）
に示す場合にはＮ型トランジスタ９が備えられる。
【００１６】第二のＰ型トランジスタ３および第二のＮ
型トランジスタ４にはヒステリシス回路６からの出力が
入力され、このヒステリシス回路６には温度検出回路１
０からの出力が入力される。図２（ａ）および（ｂ）は
本発明実施例における温度検出回路の構成例を示したも
のである。同図（ａ）の場合は電源間にＰ型トランジス
タ７と抵抗８が直列に接続されて構成される。抵抗８は
高温になるとその抵抗値が高くなり、低温になるとその
抵抗値は低くなる。また、Ｐ型トランジスタ７は低電圧
環境下において高温時にスレッショルド電圧（ＶTH）が
下がるために、抵抗値は低くなり、低温時にスレッショ
ルド電圧（ＶTH）が上がるために抵抗値は高くなる。そ
の結果、温度検出回路１０からの出力Ａは図３に示すよ
うに高温時に電圧が高くなり、低温時に低くなる特性が
得られる。この出力をヒステリシス回路６に出力する。
ヒステリシス回路６は図３に示す特性を有しており、入
力電圧が高い方から低くなるときのしきい値と、低い方
から高くなるときのしいき値とが異なるので、温度検出
回路１０の出力の微妙な変化により駆動能力補正回路が
オンまたはオフを繰り返すことを防止することができ
る。
型トランジスタ４にはヒステリシス回路６からの出力が
入力され、このヒステリシス回路６には温度検出回路１
０からの出力が入力される。図２（ａ）および（ｂ）は
本発明実施例における温度検出回路の構成例を示したも
のである。同図（ａ）の場合は電源間にＰ型トランジス
タ７と抵抗８が直列に接続されて構成される。抵抗８は
高温になるとその抵抗値が高くなり、低温になるとその
抵抗値は低くなる。また、Ｐ型トランジスタ７は低電圧
環境下において高温時にスレッショルド電圧（ＶTH）が
下がるために、抵抗値は低くなり、低温時にスレッショ
ルド電圧（ＶTH）が上がるために抵抗値は高くなる。そ
の結果、温度検出回路１０からの出力Ａは図３に示すよ
うに高温時に電圧が高くなり、低温時に低くなる特性が
得られる。この出力をヒステリシス回路６に出力する。
ヒステリシス回路６は図３に示す特性を有しており、入
力電圧が高い方から低くなるときのしきい値と、低い方
から高くなるときのしいき値とが異なるので、温度検出
回路１０の出力の微妙な変化により駆動能力補正回路が
オンまたはオフを繰り返すことを防止することができ
る。
【００１７】図２（ｂ）は温度検出回路１０の他の構成
例を示したもので、電源間に抵抗８とＮ型トランジスタ
９が直列に接続されて構成され、図２（ａ）の場合と同
等の効果を得ることができる。図４（ａ）および（ｂ）
は、他の駆動能力補正回路の構成例を示したもので、こ
の構成の場合も同様の効果を得ることができる。
例を示したもので、電源間に抵抗８とＮ型トランジスタ
９が直列に接続されて構成され、図２（ａ）の場合と同
等の効果を得ることができる。図４（ａ）および（ｂ）
は、他の駆動能力補正回路の構成例を示したもので、こ
の構成の場合も同様の効果を得ることができる。
【００１８】
【発明の効果】以上説明したように本発明によれば、一
つの集積回路に温度検出回路を内蔵することができ、内
蔵した温度検出回路により駆動能力補正回路を制御する
ことにより、低電圧時の低温特性の悪化を防止すること
ができる効果がある。
つの集積回路に温度検出回路を内蔵することができ、内
蔵した温度検出回路により駆動能力補正回路を制御する
ことにより、低電圧時の低温特性の悪化を防止すること
ができる効果がある。
【図１】本発明実施例の構成を示す回路図。
【図２】（ａ）および（ｂ）は本発明実施例における図
１に示す温度検出回路の構成例を示す図。
１に示す温度検出回路の構成例を示す図。
【図３】本発明実施例における温度検出回路およびヒス
テリシス回路の特性を示す図。
テリシス回路の特性を示す図。
【図４】（ａ）および（ｂ）は本発明実施例における別
の駆動能力補正回路の構成例を示す図。
の駆動能力補正回路の構成例を示す図。
【図５】従来例におけるインバータ回路の構成を示す
図。
図。
【図６】（ａ）および（ｂ）は従来例における制御信号
付インバータ回路の構成を示す図。
付インバータ回路の構成を示す図。
【図７】従来例における駆動能力補正回路の構成を示す
図。
図。
【図８】従来例における温度検出回路の構成を示す図。
１ 第一のＰ型トランジスタ ２ 第一のＮ型トランジスタ ３ 第二のＰ型トランジスタ ４ 第二のＮ型トランジスタ ５、８ 抵抗 ６ ヒステリシス回路 ７ Ｐ型トランジスタ ９ Ｎ型トランジスタ １０ 温度検出回路 １１ 駆動能力補正回路 ＴＨ１、ＴＨ２ サーミスタ
Claims (4)
- 【請求項１】 論理ゲートの駆動電流通路に挿入された
駆動能力補正回路と、温度検出回路とを一つの基板上に
備え、この駆動能力補正回路は前記温度検出回路の検出
出力にしたがって温度が低いときに前記論理ゲートの駆
動電流が大きくなるように設定されたことを特徴とする
半導体集積回路。 - 【請求項２】 前記温度検出回路の検出出力通路にヒス
テリシス回路が挿入された請求項１記載の半導体集積回
路。 - 【請求項３】 前記温度検出回路は、ＭＯＳトランジス
タと、このＭＯＳトランジスタのソースまたはドレイン
電流通路に挿入された抵抗器とを備えた請求項１または
２記載の半導体集積回路。 - 【請求項４】 前記駆動能力補正回路は、抵抗器と、こ
の抵抗器の両端にドレイン電極およびソース電極が接続
されゲート電極が制御端子に接続されたＭＯＳトランジ
スタとを備えた請求項１または２記載の半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30811093A JPH07161920A (ja) | 1993-12-08 | 1993-12-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30811093A JPH07161920A (ja) | 1993-12-08 | 1993-12-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161920A true JPH07161920A (ja) | 1995-06-23 |
Family
ID=17976996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30811093A Pending JPH07161920A (ja) | 1993-12-08 | 1993-12-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161920A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404295B1 (ko) * | 2001-08-02 | 2003-11-03 | (주)실리콘세븐 | 히스테리시스 발생 수단을 포함하는 온도 감지 회로 |
| US7499253B2 (en) | 2005-03-07 | 2009-03-03 | Rohm Co., Ltd. | Semiconductor integrated-circuit unit with temperature protective circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227458A (ja) * | 1984-04-25 | 1985-11-12 | Mitsubishi Electric Corp | 半導体集積回路装置における熱遮断装置 |
| JPS62113460A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electric Ind Co Ltd | 熱保護回路 |
| JPS62229866A (ja) * | 1985-11-29 | 1987-10-08 | Nippon Denso Co Ltd | 半導体装置 |
| JPH0525245U (ja) * | 1991-03-29 | 1993-04-02 | 株式会社イトーキクレビオ | 空調空気の吹き出し装置 |
| JPH05129598A (ja) * | 1990-11-26 | 1993-05-25 | Fuji Electric Co Ltd | パワーデバイスの過熱検出回路 |
-
1993
- 1993-12-08 JP JP30811093A patent/JPH07161920A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227458A (ja) * | 1984-04-25 | 1985-11-12 | Mitsubishi Electric Corp | 半導体集積回路装置における熱遮断装置 |
| JPS62113460A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electric Ind Co Ltd | 熱保護回路 |
| JPS62229866A (ja) * | 1985-11-29 | 1987-10-08 | Nippon Denso Co Ltd | 半導体装置 |
| JPH05129598A (ja) * | 1990-11-26 | 1993-05-25 | Fuji Electric Co Ltd | パワーデバイスの過熱検出回路 |
| JPH0525245U (ja) * | 1991-03-29 | 1993-04-02 | 株式会社イトーキクレビオ | 空調空気の吹き出し装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404295B1 (ko) * | 2001-08-02 | 2003-11-03 | (주)실리콘세븐 | 히스테리시스 발생 수단을 포함하는 온도 감지 회로 |
| US7499253B2 (en) | 2005-03-07 | 2009-03-03 | Rohm Co., Ltd. | Semiconductor integrated-circuit unit with temperature protective circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
| US6310492B1 (en) | CMOS semiconductor integrated circuit | |
| US20070229041A1 (en) | Excess Current Detecting Circuit and Power Supply Device Provided with it | |
| US7310213B2 (en) | Semiconductor device provided with overheat protection circuit and electronic circuit using the same | |
| US4599554A (en) | Vertical MOSFET with current monitor utilizing common drain current mirror | |
| JPH01227520A (ja) | 電力用半導体装置 | |
| US20020113642A1 (en) | Reference voltage circuit | |
| US20030030482A1 (en) | Semiconductor integrated circuit and reference voltage generating circuit employing it | |
| US6859040B2 (en) | Voltage detecting circuit | |
| US3946251A (en) | Pulse level correcting circuit | |
| US20010048325A1 (en) | Integrated CMOS semiconductor circuit | |
| JP2770941B2 (ja) | シユミツトトリガ回路 | |
| US5982225A (en) | Hot electron compensation for improved MOS transistor reliability | |
| JP2706721B2 (ja) | ボルテージ・レギュレーター | |
| JPH07161920A (ja) | 半導体集積回路 | |
| JP3963597B2 (ja) | 短絡保護回路 | |
| US5604448A (en) | Output buffer circuit having low noise characteristics | |
| US6985026B2 (en) | Semiconductor integrated circuit device and cellular terminal using the same | |
| JP2651246B2 (ja) | Ｃｍｏｓ入力バッファ回路 | |
| JP3126540B2 (ja) | Ｍｏｓ型半導体装置 | |
| US20020153926A1 (en) | Inverter circuit | |
| JP2001034349A (ja) | 内部降圧電源回路 | |
| JP3493956B2 (ja) | 論理回路 | |
| US6064263A (en) | DTCMOS differential amplifier | |
| JP3557948B2 (ja) | 電圧検出回路 |