JPH07162155A - 回路体の多層接続構造、及び回路体の多層接続方法 - Google Patents

回路体の多層接続構造、及び回路体の多層接続方法

Info

Publication number
JPH07162155A
JPH07162155A JP5306620A JP30662093A JPH07162155A JP H07162155 A JPH07162155 A JP H07162155A JP 5306620 A JP5306620 A JP 5306620A JP 30662093 A JP30662093 A JP 30662093A JP H07162155 A JPH07162155 A JP H07162155A
Authority
JP
Japan
Prior art keywords
circuit body
conducting portion
substrate
circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5306620A
Other languages
English (en)
Other versions
JP3170124B2 (ja
Inventor
Yutaka Sakakibara
裕 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP30662093A priority Critical patent/JP3170124B2/ja
Publication of JPH07162155A publication Critical patent/JPH07162155A/ja
Application granted granted Critical
Publication of JP3170124B2 publication Critical patent/JP3170124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Installation Of Bus-Bars (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】 【目的】 回路体の位置決め、固定や接続を容易にし、
工程数及び部品点数を削減する。 【構成】 多層接続する少なくとも1対の回路体11,
21を備え、一方に層方向へ突出する円錐形の突導通部
12を設け、他方に突導通部12の所定高さ位置に嵌合
する円形の穴導通部23を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、少なくとも1対の回路
体を多層接続する回路体の多層接続構造、及び回路体の
多層接続方法に関する。
【0002】
【従来の技術】従来、回路体としての基板を構成する場
合、例えば次の方法で成形する。先ず図8に示すよう
に、金型で突条のパターン1を有する基板2a を成形し
た後、触媒処理して表面粗化を図り、次いで図9に示す
ように、基板2a を金型のキャビティー内にインサート
して、キャビティー内に液状プラスチックを充填し、二
次成形品としての基板2b を成形する。この時、突条の
パターン1は表面が露出している。次いで図10に示す
ように、外部に露出する突条のパターン1のみメッキし
て、プラスチック成形品としての基板2c を成形する。
尚、突条のパターン1の所要の位置には、クリアランス
ホール(またはスルーホール)3が形成されている。
【0003】この他、次の方法で成形する。この場合、
図11に示すように、例えば金型で基板4a を成形し、
回路パターン部5のみに紫外線を照射して、活性化した
部分のみ無電解メッキを施し、プラスチック成形品とし
ての基板を成形する。この場合も、回路パターン部5の
所要の位置には、クリアランスホール(またはスルーホ
ール)6が形成されている。
【0004】これらの方法で成形された基板を複数積層
してクリアランスホール3(6)を介し多層接続する場
合、例えば図12に示すように、関係するクリアランス
ホール3(6)の間に導体(端子)7を挿入し、この導
体(端子)7を例えば半田処理することで実施してい
る。
【0005】また基板を複数積層してスルーホール3’
(6’)を介し多層接続する場合、例えば図13に示す
ように、スルーホール3’(6’)をメッキ処理するこ
とで実施している。
【0006】
【発明が解決しようとする課題】従来においては、クリ
アランスホールあるいはスルーホール等の面接触法を用
いて基板を複数積層し多層接続する場合、工程数が多く
部品点数が増大する課題がある。
【0007】特に、半田付けを必要とするクリアランス
ホールの場合では、固定や位置決めが必要であり、構造
や工程がより複雑となる。
【0008】本発明は、上記課題に鑑みて成されたもの
であり、回路体の位置決め、固定や接続が容易であり、
工程数及び部品点数を削減することができる回路体の多
層接続構造、及び回路体の多層接続方法を提供すること
を目的とする。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
多層接続する少なくとも1対の回路体を備え、一方に層
方向へ突出する円錐形の突導通部を設け、他方に前記突
導通部の所定高さ位置に嵌合する円形の穴導通部を設け
た、ことを特徴とする。
【0010】請求項2記載の発明は、多層接続する少な
くとも1対の回路体を備え、一方に層方向へ突出する円
錐形の突導通部を設け、他方に前記突導通部の所定高さ
位置に嵌合する円形の穴導通部を設けた回路体の多層接
続方法であって、前記複数の回路体を多層に配置し、前
記穴導通部を前記突導通部に嵌合させて多層接続するこ
とを特徴とする。
【0011】請求項3記載の発明は、請求項1記載の回
路体の多層接続装置、または請求項2記載の回路体の多
層接続方法であって、前記突導通部と前記穴導通部と
は、回路体のバスバーに設けられていることを特徴とす
る。
【0012】
【作用】請求項1記載の発明においては、一方の回路体
の所要の位置に設けられた円錐形の突導通部の所定高さ
位置に、他方の回路体の所要の位置に設けられた円形状
の穴導通部を嵌合し、円錐形の突導通部と円形状の穴導
通部とを半田や溶接等により接続する。
【0013】請求項2記載の発明においては、一方の回
路体の円錐形の突導通部の所定高さ位置に、他方の複数
の回路体の円形状の穴導通部を順次嵌合して、円錐形の
突導通部と他方の複数の回路体の円形状の穴導通部とを
半田や溶接等により接続する。この時、各円形状の穴導
通部の穴径を調節することで他方の複数の回路体の接続
面の高さを順次異ならせることができ、穴径を円錐形の
突導通部よりも大きくすれば導通を避けることもでき
る。
【0014】請求項3記載の発明においては、突導通部
と穴導通部は、回路体のバスバーに設けられるため、少
ない部品点数で回路体の積層化を図ることができる。
【0015】
【実施例】以下、本発明を図示の実施例に基づいて説明
する。
【0016】図1は本発明の実施例に係わる回路体の多
層接続構造、及び回路体の多層接続方法を説明する要部
拡大説明図である。図示の回路体である基板11は、所
要の位置、即ち分岐または端末接続する位置に円錐状の
突導通部12が形成されている。基板11に円錐状の突
導通部12を成形する場合、例えば、金型で基板11を
成形する際に、同じ金型で円錐状の突導通部12も形成
する。即ち金型で両者一体形成する。詳しくは後述する
が、円錐状の突導通部12の内側は中空にして裏面を凹
形状にするのが好ましい。また成形時のヒケ防止も兼ね
て円錐状の突導通部12の肉厚は一定にする。この円錐
状の突導通部12は、上層の基板の積層化に対する位置
決め(複合接続した回路体間の収縮による応力歪の吸収
等)を容易にすることができる。かくて後、例えば、円
錐状の突導通部12を含む回路パターン部のみに紫外線
を照射して、活性化した部分のみ無電解メッキを施し、
回路パターン13を形成する。
【0017】尚、円錐状の突導通部12を有する基板1
1を成形する場合、例えば、金型で基板11を成形する
際に、同じ金型で円錐状の突導通部12も形成するが、
特に円錐状の突導通部12を形成する回路パターンが突
条のパターンとして形成される場合は、触媒処理して表
面粗化を図った後に基板11を金型のキャビティー内に
インサートして、キャビティー内に液状プラスチックを
充填する。そして表面に露出している突条のパターン及
び円錐状の突導通部12のみメッキするという方法でも
良い。
【0018】基板11上に積層される他の回路体である
基板21は、所要の位置、即ち回路パターン22の形成
部分において、分岐または端末接続する位置に円形また
は逆すり鉢状の穴導通部23が形成されている。逆すり
鉢状の穴導通部23の傾斜角度は、円錐状の突導通部1
2の傾斜角度に一致することが好ましい。尚、他の回路
体としては、基板21の他、成形基板、通常の配線基
板、FFC、FPC、バスバー等を用いることができ
る。
【0019】基板11上に基板21を積層する場合、基
板11の円錐状の突導通部12に、基板21の逆すり鉢
状の穴導通部23を位置決めし、かつ、基板11の円錐
状の突導通部12に、基板21の逆すり鉢状の穴導通部
23を重ねて嵌合する。この時、基板11の回路パター
ン13と基板21の回路パターン22とが接触する。
尚、穴導通部23の径の大きさにより基板11の円錐状
の突導通部12との嵌合位置、即ち所定高さ位置が決定
される。従って、穴導通部23の径の大きさを適切に調
整することが望ましい。かくて後、基板11の円錐状の
突導通部12のうち、基板21の逆すり鉢状の穴導通部
23から上方に突出する部分と、基板21の逆すり鉢状
の穴導通部23の周囲における回路パターン22部分と
を、例えば半田やレーザ溶接により接合する。
【0020】図2は回路体積層化の具体例を説明する断
面図、図3は回路体積層化前の段階を説明する要部拡大
斜視図、図4は回路体積層化後の段階を説明する要部拡
大斜視図である。この場合、最下層の基板11には、所
要の位置に、例えば4つの円錐状の突導通部12a ,1
2b ,12c ,12d が成形されている。最下層の基板
11上に積層され下から2層目となる基板(例えば配線
基板)21には、所要の位置に、例えば4つの逆すり鉢
状の穴導通部23a ,23b ,23c ,23dが形成さ
れており、各々対応する円錐状の突導通部12a ,12
b ,12c ,12d に挿通されている。そして逆すり鉢
状の穴導通部23a ,23b ,23d の周囲における回
路パターン22部分が円錐状の突導通部12a ,12b
,12dに半田やレーザ溶接等により接合されている。
また円錐状の突導通部12d は基板(配線基板)21の
収縮による応力歪を吸収している。しかし一方、左から
3つ目の逆すり鉢状の穴導通部23c は円錐状の突導通
部12c に結合する必要がないため、他の逆すり鉢状の
穴導通部23a ,23b ,23d よりも直径が大きくな
っており、円錐状の突導通部12c に接触されていな
い。
【0021】最下層の基板11上に積層され下から3層
目となるバスバー31には、基板(配線基板)21の溶
接される逆すり鉢状の穴導通部23a ,23b ,23d
よりも直径が小さい2つの単なる穴である穴導通部32
a ,32c 、及び、この2つの穴導通部32a ,32c
よりも直径が大きい単なる穴である穴導通部32c が形
成されており、各々の穴導通部32a ,32b ,32c
が円錐状の突導通部12a ,12b ,12c に挿通され
ている。そして穴導通部32a ,32c の周囲における
バスバー31部分が円錐状の突導通部12a ,12c に
半田やレーザ溶接等により接合されている。しかし、中
央の穴導通部32b は円錐状の突導通部12b に接合す
る必要がないため、直径が大きく、円錐状の突導通部1
2b には接合されていない。
【0022】図2に示すように、基板(配線基板)21
の溶接される逆すり鉢状の穴導通部23a ,23b ,2
3d よりもバスバー31の溶接される逆すり鉢状の穴導
通部32a ,32c の方が径が小さいため、円錐状の突
導通部12a ,12b ,12c 上において基板(配線基
板)21とバスバー31との間には適度の間隔が保た
れ、両者が接触しショート等を起こす危険はない。
【0023】図3に示すように、多層化を図る場合、最
下層の基板11上に基板(配線基板)21を積層し溶接
した後、その上にバスバー31を積層し溶接する。
【0024】図4に示すように、円錐状の突導通部12
が基板(配線基板)21の収縮による応力歪を吸収する
ことができるため、最下層の基板11と基板(配線基
板)21とではコーナーを揃えて積層することができ
る。
【0025】本実施例においては、基板11に円錐状の
突導通部12を形成し、基板21に円錐状の突導通部1
2に係合する逆すり鉢状の穴導通部23、バスバー31
に単なる穴である穴導通部32を形成し、基板11の円
錐状の突導通部12に、順次基板21の逆すり鉢状の穴
導通部23、及びバスバー31の穴導通部32を嵌合す
るよう構成したので、少ない部品点数で基板11上に、
基板21、及びバスバー31を多層接続することができ
る。しかも基板21の逆すり鉢状の穴導通部23の穴径
よりもバスバー31の穴導通部32の穴径の方が径を小
さくしてあるので、基板21、及びバスバー31を多層
化に際して相互に適度な間隔を有しつつ、基板21、及
びバスバー31の基板11に対する位置決め、固定や接
続を容易に行うことができる。
【0026】また基板21、及びバスバー31で円錐状
の突導通部12に嵌合する必要のない部分には円錐状の
突導通部12よりも大きな径の穴導通部を形成したの
で、基板21、及びバスバー31のうち円錐状の突導通
部12に接続する必要のない部分を円錐状の突導通部1
2から避けることができる。
【0027】図5は円錐状の突導通部と他の回路体との
接続例を示す斜視図である。円錐状の突導通部12に
は、電線41を接続することも可能である。その場合、
電線41の所要の位置において被覆材を取り除き、外部
に露出する電線部分を円錐状の突導通部12に接合しそ
の電線部分に半田あるいはレーザ溶接を施せば良い。
【0028】図6は円錐状の突導通部を基板以外の回路
体に構成した場合の具体例を示す要部拡大断面図であ
る。円錐状の突導通部52は、例えば銅合金のバスバー
成形材51に打ち抜き加工等で構成することができる。
この場合も裏面は凹形状になる。また上層の基板(バス
バー)61の積層化に対する位置決め(複合接続した回
路体間の収縮による応力歪の吸収等)を容易にすること
ができる。言うまでもなく、他の回路体であるバスバー
61には、径の大きさを考慮して単なる円形状の穴導通
部62を形成すれば良い。
【0029】図7は円錐状の突導通部をジャンクション
ボックス内の回路体に構成した場合の具体例を示す斜視
図である。円錐状の突導通部は、ジャンクションボック
ス内の回路体71に応用することができる。その場合、
回路体である基板71の所要の回路パターン72に形成
された円錐状の突導通部73には、大電流用バスバー8
1等を適宜接合することができる。
【0030】
【発明の効果】請求項1記載の発明によれば、一方の回
路体の所要の位置に設けられた円錐形の突導通部の所定
高さ位置に、他方の回路体の所要の位置に設けられた円
形状の穴導通部を嵌合し、円錐形の突導通部と円形状の
穴導通部とを半田や溶接等により接続するため、順次上
層の回路体の位置決め、固定や接続を容易に行うことが
でき、工程数及び部品点数を削減することができる。ま
た円錐形の突導通部で相互の回路体の収縮率による歪を
吸収することができ、上層の基板の積層化に対する位置
決めの修正を行うことができる。
【0031】請求項2記載の発明によれば、一方の回路
体の円錐形の突導通部の所定高さ位置に、他方の複数の
回路体の円形状の穴導通部を順次嵌合して、円錐形の突
導通部と他方の複数の回路体の円形状の穴導通部とを半
田や溶接等により接続するため、順次上層の回路体の位
置決め、固定や接続を容易に行うことができ、工程数及
び部品点数を削減することができる。また各層の回路体
同士を接触させることなく、適当な間隔を置いて積層す
ることができる。さらに円錐形の導通部で相互の回路体
の収縮率による歪を吸収することができ、上層の基板の
積層化に対する位置決めの修正を行うことができる。
【0032】請求項3記載の発明によれば、突導通部と
穴導通部が回路体のバスバーに設けられるため、より部
品点数、及び工程数を削減することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係わる回路体の多層接続方
法、及び回路体の多層接続構造を説明する要部拡大説明
図である。
【図2】回路体積層化の具体例を説明する断面図であ
る。
【図3】回路体積層化の前の段階を説明する要部拡大斜
視図である。
【図4】回路体積層化後の段階を説明する要部拡大斜視
図である。
【図5】円錐状の突導通部と他の回路体との接続例を示
す斜視図である。
【図6】円錐状の突導通部を他の回路体で構成した場合
の具体例を示す要部拡大断面図である。
【図7】円錐状の突導通部をジャンクションボックス内
の回路体に構成した場合の具体例を示す斜視図である。
【図8】従来の回路体である基板の前段の製造工程を示
す斜視図である。
【図9】従来の回路体である基板の中段の製造工程を示
す斜視図である。
【図10】従来の回路体である基板の後段の製造工程を
示す斜視図である。
【図11】従来の回路体である基板の他の製造方法を示
す斜視図である。
【図12】従来の回路体である基板の多層接続の構成を
示す断面図である。
【図13】従来の回路体である基板の他の多層接続の構
成を示す断面図である。
【符号の説明】
11 基板(回路体) 12 円錐状の突導通部 13 回路パターン 21 基板(他の回路体) 22 回路パターン 23 逆すり鉢状の穴導通部 31 バスバー(他の回路体) 32 穴導通部 41 電線 51 バスバー(回路体) 52 円錐状の突導通部 61 バスバー(他の回路体) 62 穴導通部 71 基板(回路体) 72 回路パターン 73 円錐状の突導通部 81 バスバー(他の回路体)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 多層接続する少なくとも1対の回路体を
    備え、一方に層方向へ突出する円錐形の突導通部を設
    け、他方に前記突導通部の所定高さ位置に嵌合する円形
    の穴導通部を設けた、 ことを特徴とする回路体の多層接続構造。
  2. 【請求項2】 請求項1記載の回路体の多層接続構造で
    あって、前記突導通部と前記穴導通部とは、回路体のバ
    スバーに設けられている、 ことを特徴とする回路体の多層接続構造
  3. 【請求項3】 多層接続する少なくとも1対の回路体を
    備え、一方に層方向へ突出する円錐形の突導通部を設
    け、他方に前記突導通部の所定高さ位置に嵌合する円形
    の穴導通部を設け、 前記複数の回路体を多層に配置し、前記穴導通部を前記
    突導通部に嵌合させて多層接続する、 ことを特徴とする回路体の多層接続方法。
  4. 【請求項4】 請求項3記載の回路体の多層接続方法で
    あって、前記突導通部と前記穴導通部とは、回路体のバ
    スバーに設けられている、 ことを特徴とする回路体の多層接続方法。
JP30662093A 1993-12-07 1993-12-07 回路体の多層接続構造、及び回路体の多層接続方法 Expired - Fee Related JP3170124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30662093A JP3170124B2 (ja) 1993-12-07 1993-12-07 回路体の多層接続構造、及び回路体の多層接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30662093A JP3170124B2 (ja) 1993-12-07 1993-12-07 回路体の多層接続構造、及び回路体の多層接続方法

Publications (2)

Publication Number Publication Date
JPH07162155A true JPH07162155A (ja) 1995-06-23
JP3170124B2 JP3170124B2 (ja) 2001-05-28

Family

ID=17959282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30662093A Expired - Fee Related JP3170124B2 (ja) 1993-12-07 1993-12-07 回路体の多層接続構造、及び回路体の多層接続方法

Country Status (1)

Country Link
JP (1) JP3170124B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275965A (ja) * 1997-03-28 1998-10-13 Nec Corp 電子部品組立体およびその製造方法
US6208022B1 (en) 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly
JP2008034661A (ja) * 2006-07-28 2008-02-14 Sharp Corp 回路基板、その製造方法およびそれを用いた電子機器
JP2008066465A (ja) * 2006-09-06 2008-03-21 Nissan Motor Co Ltd 積層ブスバ構造
JP2008220165A (ja) * 2004-03-31 2008-09-18 Mitsubishi Cable Ind Ltd 回路基板を用いたジョイントボックス
JP2009105324A (ja) * 2007-10-25 2009-05-14 Ritsumeikan 電子デバイスの製造方法及び電子デバイス
US8907367B2 (en) 2011-10-04 2014-12-09 Panasonic Corporation Light emission device
US10499512B2 (en) 2016-12-06 2019-12-03 Winbond Electronics Corp. Multi-layer circuit board and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208022B1 (en) 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly
JPH10275965A (ja) * 1997-03-28 1998-10-13 Nec Corp 電子部品組立体およびその製造方法
JP2008220165A (ja) * 2004-03-31 2008-09-18 Mitsubishi Cable Ind Ltd 回路基板を用いたジョイントボックス
JP2008034661A (ja) * 2006-07-28 2008-02-14 Sharp Corp 回路基板、その製造方法およびそれを用いた電子機器
JP2008066465A (ja) * 2006-09-06 2008-03-21 Nissan Motor Co Ltd 積層ブスバ構造
JP2009105324A (ja) * 2007-10-25 2009-05-14 Ritsumeikan 電子デバイスの製造方法及び電子デバイス
US8907367B2 (en) 2011-10-04 2014-12-09 Panasonic Corporation Light emission device
US10499512B2 (en) 2016-12-06 2019-12-03 Winbond Electronics Corp. Multi-layer circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP3170124B2 (ja) 2001-05-28

Similar Documents

Publication Publication Date Title
KR101005504B1 (ko) 배선 기판의 제조 방법
US5260518A (en) Multilayer circuit board for mounting ICs and method of manufacturing the same
JP3069010B2 (ja) マンドレルで製造した相互接続デカールを有するマルチチップモジュール
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR20140070602A (ko) 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이
JPH07162155A (ja) 回路体の多層接続構造、及び回路体の多層接続方法
US6037662A (en) Chip scale package
TW201703592A (zh) 印刷電路板及製造印刷電路板之方法
US20210007220A1 (en) Wiring substrate, stacked wiring substrate, and manufacturing method of wiring substrate
US7064001B2 (en) Method of production of semiconductor module with external connection terminal
JP2000196153A (ja) チップ電子部品およびその製造方法
US11810703B2 (en) Multilayer coil circuit substrate
US7117592B2 (en) Method of manufacturing a connector
KR100850457B1 (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법
KR100253323B1 (ko) 반도체 패키지 및 그 제조방법
JPH0371778B2 (ja)
CN114823606A (zh) 具复合式针脚结构的封装元件及其制法
US20210176866A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20220068551A1 (en) Method for manufacturing multilayer inductance component
JPH0669660A (ja) プリント配線板およびその製造方法
JP2003152133A (ja) 半導体パッケージ用基板及びその製造方法
JP2000208701A (ja) 積層型半導体パッケ―ジの積層構造及びその製造方法
JP2773707B2 (ja) 混成集積回路装置の製造方法
JP2005142428A (ja) リードフレームおよびリードフレームの製造方法
JPH06252332A (ja) 電子デバイスの実装基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees