JPH057126A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH057126A JPH057126A JP32341491A JP32341491A JPH057126A JP H057126 A JPH057126 A JP H057126A JP 32341491 A JP32341491 A JP 32341491A JP 32341491 A JP32341491 A JP 32341491A JP H057126 A JPH057126 A JP H057126A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- equation
- transistors
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 多目的フィルタ用の簡易な構成で温度特性の
優れた積分回路を得る。 【構成】 共通エミッタに第１の定電流源が接続された
トランジスタＱ1 ，Ｑ2 からなる第１の差動増幅器にダ
イオード負荷となるトランジスタＱ3 ，Ｑ4 を接続し、
該トランジスタＱ3 ，Ｑ4 のエミッタ間に得られる対数
変換された電圧を、共通エミッタに第２の定電流源が接
続されたトランジスタＱ5 ，Ｑ6 からなる第２の差動増
幅器に供給し、該第２の差動増幅器の出力をダイオード
３７とトランジスタＱ7 からなるカレントミラー回路を
介してコンデンサ３６に供給し、上記第１及び第２の定
電流源の電流比（Ｉ1 ／Ｉ2 ）を制御して利得を制御す
るようにしている。
優れた積分回路を得る。 【構成】 共通エミッタに第１の定電流源が接続された
トランジスタＱ1 ，Ｑ2 からなる第１の差動増幅器にダ
イオード負荷となるトランジスタＱ3 ，Ｑ4 を接続し、
該トランジスタＱ3 ，Ｑ4 のエミッタ間に得られる対数
変換された電圧を、共通エミッタに第２の定電流源が接
続されたトランジスタＱ5 ，Ｑ6 からなる第２の差動増
幅器に供給し、該第２の差動増幅器の出力をダイオード
３７とトランジスタＱ7 からなるカレントミラー回路を
介してコンデンサ３６に供給し、上記第１及び第２の定
電流源の電流比（Ｉ1 ／Ｉ2 ）を制御して利得を制御す
るようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、多目的フィル
タに適用して好適な積分回路に関する。
タに適用して好適な積分回路に関する。
【０００２】
【従来の技術】多目的フィルタとしてはたとえば図１に
示すものが提供されている。この図１において、１は入
力端子を示し、２は出力端子を示す。入力端子１は抵抗
器３を介して初段のオペアンプ４の反転入力端子に接続
される。このオペアンプ４は積分回路をなすものであ
り、それ自体の特性は帰還抵抗をなす抵抗器５とコンデ
ンサ６とにより決定される。このオペアンプ４の出力端
子は抵抗器７を介して次段のオペアンプ８の反転入力端
子に接続される。このオペアンプ８も積分回路をなすも
のであり、それ自体の特性は入力抵抗をなす抵抗器７お
よびコンデンサ９から決定される。そして、このオペア
ンプ８の出力が反転増幅器１０で増幅されたのち抵抗器
１１を介して初段のオペアンプ４の反転入力端子に帰還
される。反転増幅器１０はオペアンプ１２により構成さ
れる。
示すものが提供されている。この図１において、１は入
力端子を示し、２は出力端子を示す。入力端子１は抵抗
器３を介して初段のオペアンプ４の反転入力端子に接続
される。このオペアンプ４は積分回路をなすものであ
り、それ自体の特性は帰還抵抗をなす抵抗器５とコンデ
ンサ６とにより決定される。このオペアンプ４の出力端
子は抵抗器７を介して次段のオペアンプ８の反転入力端
子に接続される。このオペアンプ８も積分回路をなすも
のであり、それ自体の特性は入力抵抗をなす抵抗器７お
よびコンデンサ９から決定される。そして、このオペア
ンプ８の出力が反転増幅器１０で増幅されたのち抵抗器
１１を介して初段のオペアンプ４の反転入力端子に帰還
される。反転増幅器１０はオペアンプ１２により構成さ
れる。
【０００３】この場合、オペアンプ４の出力端子からは
バンドパス出力が得られ、他方オペアンプ１２の出力端
子からはローパス出力が得られる。
バンドパス出力が得られ、他方オペアンプ１２の出力端
子からはローパス出力が得られる。
【０００４】オペアンプ１３は加算器をなすものであ
り、このオペアンプ１３の反転入力端子（加算器の入力
端子）に上述バンドパス出力及びローパス出力が供給さ
れうるようになっている。また、入力端子１からの入力
信号もこの反転入力端子に供給しうるようになってい
る。
り、このオペアンプ１３の反転入力端子（加算器の入力
端子）に上述バンドパス出力及びローパス出力が供給さ
れうるようになっている。また、入力端子１からの入力
信号もこの反転入力端子に供給しうるようになってい
る。
【０００５】オペアンプ４の出力信号すなわちバンドパ
ス出力のみをオペアンプ１３に供給すれば出力端子２に
バンドパス出力を得ることができる。オペアンプ１２の
出力信号すなわちローパス出力のみをオペアンプ１３に
供給すれば、出力端子２にローパス出力を得ることがで
きる。
ス出力のみをオペアンプ１３に供給すれば出力端子２に
バンドパス出力を得ることができる。オペアンプ１２の
出力信号すなわちローパス出力のみをオペアンプ１３に
供給すれば、出力端子２にローパス出力を得ることがで
きる。
【０００６】また、入力信号およびバンドパス出力の双
方をオペアンプ１３に供給すれば、両信号の位相が逆相
であるので、出力端子２にトラップ出力を得ることがで
きる。入力信号およびローパス出力の双方をオペアンプ
１３に供給すれば同様にして出力端子２にハイパス出力
を得る。
方をオペアンプ１３に供給すれば、両信号の位相が逆相
であるので、出力端子２にトラップ出力を得ることがで
きる。入力信号およびローパス出力の双方をオペアンプ
１３に供給すれば同様にして出力端子２にハイパス出力
を得る。
【０００７】
【発明が解決しようとする課題】ところで、このような
多目的フィルタでは、４個の高利得オペアンプを要す
る。すなわち、オペアンプ４，８，１２，１３である。
そして、これらオペアンプ４，８，１２，１３を抵抗器
やコンデンサでディスクリートに接続する必要がある。
このため構成が複雑となる。また、この多目的フィルタ
の特性は、オペアンプ４，８がそれぞれ構成する積分回
路の特性および帰還用の抵抗器１１の値により決定され
る。具体的には抵抗器５，７，１１およびコンデンサ
６，９の定数により決定される。そして、これら定数の
温度係数が大きいと、無視できない程度の温度特性をフ
ィルタが持つようになってしまう。したがって、抵抗器
５，７，１１やコンデンサ６，９として温度係数の小さ
なもの、すなわち高価なものが必要となる。
多目的フィルタでは、４個の高利得オペアンプを要す
る。すなわち、オペアンプ４，８，１２，１３である。
そして、これらオペアンプ４，８，１２，１３を抵抗器
やコンデンサでディスクリートに接続する必要がある。
このため構成が複雑となる。また、この多目的フィルタ
の特性は、オペアンプ４，８がそれぞれ構成する積分回
路の特性および帰還用の抵抗器１１の値により決定され
る。具体的には抵抗器５，７，１１およびコンデンサ
６，９の定数により決定される。そして、これら定数の
温度係数が大きいと、無視できない程度の温度特性をフ
ィルタが持つようになってしまう。したがって、抵抗器
５，７，１１やコンデンサ６，９として温度係数の小さ
なもの、すなわち高価なものが必要となる。
【０００８】本発明はこのような事情を考慮してなされ
たものであり、構成が簡易であり、かつ伝達特性の温度
依存性の小さい積分回路を提供することを目的としてい
る。
たものであり、構成が簡易であり、かつ伝達特性の温度
依存性の小さい積分回路を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】本発明積分回路は、例え
ば、図２に示すように、共通接続したエミッタに第１の
定電流源を接続してなる第１の差動増幅器Ｑ1 ，Ｑ2 に
ダイオード負荷Ｑ3 ，Ｑ4 を接続し、該ダイオード負荷
Ｑ3 ，Ｑ4 の両端に得られる対数変換された電圧を、共
通接続したエミッタに第２の定電流源を接続してなる第
２の差動増幅器Ｑ5 ，Ｑ6 に供給し、該第２の差動増幅
器Ｑ5 ，Ｑ6 の出力をカレントミラー回路３７、Ｑ7 を
介してコンデンサ３６に供給し、上記第１及び第２の定
電流源の電流比（Ｉ1 ／Ｉ2 ）を制御して利得を制御す
るものである。
ば、図２に示すように、共通接続したエミッタに第１の
定電流源を接続してなる第１の差動増幅器Ｑ1 ，Ｑ2 に
ダイオード負荷Ｑ3 ，Ｑ4 を接続し、該ダイオード負荷
Ｑ3 ，Ｑ4 の両端に得られる対数変換された電圧を、共
通接続したエミッタに第２の定電流源を接続してなる第
２の差動増幅器Ｑ5 ，Ｑ6 に供給し、該第２の差動増幅
器Ｑ5 ，Ｑ6 の出力をカレントミラー回路３７、Ｑ7 を
介してコンデンサ３６に供給し、上記第１及び第２の定
電流源の電流比（Ｉ1 ／Ｉ2 ）を制御して利得を制御す
るものである。
【００１０】
【作用】本発明積分回路によれば、共通接続したエミッ
タに第１の定電流源を接続してなる第１の差動増幅器Ｑ
1 ，Ｑ2 にダイオード負荷Ｑ3 ，Ｑ4 を接続し、該ダイ
オード負荷Ｑ3 ，Ｑ4 の両端に得られる対数変換された
電圧を、共通接続したエミッタに第２の定電流源を接続
してなる第２の差動増幅器Ｑ5 ，Ｑ6 に供給し、該第２
の差動増幅器Ｑ5 ，Ｑ6 の出力をカレントミラー回路３
７，Ｑ7 を介してコンデンサ３６に供給するようにした
ので、上記第１及び第２の定電流源の電流比（Ｉ1 ／Ｉ
2）を制御して利得を制御することができる。
タに第１の定電流源を接続してなる第１の差動増幅器Ｑ
1 ，Ｑ2 にダイオード負荷Ｑ3 ，Ｑ4 を接続し、該ダイ
オード負荷Ｑ3 ，Ｑ4 の両端に得られる対数変換された
電圧を、共通接続したエミッタに第２の定電流源を接続
してなる第２の差動増幅器Ｑ5 ，Ｑ6 に供給し、該第２
の差動増幅器Ｑ5 ，Ｑ6 の出力をカレントミラー回路３
７，Ｑ7 を介してコンデンサ３６に供給するようにした
ので、上記第１及び第２の定電流源の電流比（Ｉ1 ／Ｉ
2）を制御して利得を制御することができる。
【００１１】
【実施例】以下、本発明積分回路の一実施例を適用した
多目的フィルタの一実施例について図２および図３を参
照しながら説明しよう。
多目的フィルタの一実施例について図２および図３を参
照しながら説明しよう。
【００１２】図２はこの実施例で用いる積分回路２１を
示すもので、この図において、入力端子２２をｎｐｎ型
トランジスタＱ1 のベースに接続する。そして、このト
ランジスタＱ1 を他のｎｐｎ型トランジスタＱ2 に差動
接続する。すなわち、等価な抵抗器２３，２４を介して
トランジスタＱ1 ，Ｑ2 のそれぞれのエミッタを共通接
続し、この接続点をｎｐｎ型トランジスタＱ8 のコレク
タに接続する。なお、トランジスタＱ2 のベースには基
準電圧源２５を接続する。
示すもので、この図において、入力端子２２をｎｐｎ型
トランジスタＱ1 のベースに接続する。そして、このト
ランジスタＱ1 を他のｎｐｎ型トランジスタＱ2 に差動
接続する。すなわち、等価な抵抗器２３，２４を介して
トランジスタＱ1 ，Ｑ2 のそれぞれのエミッタを共通接
続し、この接続点をｎｐｎ型トランジスタＱ8 のコレク
タに接続する。なお、トランジスタＱ2 のベースには基
準電圧源２５を接続する。
【００１３】トランジスタＱ8 は定電流回路（図３に４
１Ａ，４１Ｂで示す）をなすもである。すなわち、電源
端子２６を抵抗器２７を介してダイオード２８のアノー
ドに接続し、そのカソードを抵抗器２９を介して接地す
る。そして、ダイオード２８のアノードをトランジスタ
Ｑ8 のベースに接続し、そのエミッタを抵抗器３０を介
して接地するものである。この定電流回路の定電流をＩ
1 とする。
１Ａ，４１Ｂで示す）をなすもである。すなわち、電源
端子２６を抵抗器２７を介してダイオード２８のアノー
ドに接続し、そのカソードを抵抗器２９を介して接地す
る。そして、ダイオード２８のアノードをトランジスタ
Ｑ8 のベースに接続し、そのエミッタを抵抗器３０を介
して接地するものである。この定電流回路の定電流をＩ
1 とする。
【００１４】差動接続したトランジスタＱ1 ，Ｑ2 のそ
れぞれのコレクタにはｎｐｎ型トランジスタＱ3 ，Ｑ4
のエミッタを接続する。これらトランジスタＱ3 ，Ｑ4
のそれぞれのコレクタを電源端子２６に接続し、それぞ
れのエミッタを電圧源３１に接続する。これらトランジ
スタＱ3 ，Ｑ4 ではｐｎ接合の順方向特性を利用して電
流を電圧に変換する。そしてそれぞれのエミッタにトラ
ンジスタＱ1 ，Ｑ2 のコレクタ電流に応じた電圧を得
る。
れぞれのコレクタにはｎｐｎ型トランジスタＱ3 ，Ｑ4
のエミッタを接続する。これらトランジスタＱ3 ，Ｑ4
のそれぞれのコレクタを電源端子２６に接続し、それぞ
れのエミッタを電圧源３１に接続する。これらトランジ
スタＱ3 ，Ｑ4 ではｐｎ接合の順方向特性を利用して電
流を電圧に変換する。そしてそれぞれのエミッタにトラ
ンジスタＱ1 ，Ｑ2 のコレクタ電流に応じた電圧を得
る。
【００１５】これらトランジスタＱ3 ，Ｑ4 のそれぞれ
のエミッタをｎｐｎ型トランジスタＱ5 ，Ｑ6 のそれぞ
れのベースに接続する。トランジスタＱ5 ，Ｑ6 も差動
接続する。すなわち、トランジスタＱ5 ，Ｑ6 のそれぞ
れのエミッタを共通接続し、この接続点をｎｐｎ型トラ
ンジスタＱ9 のコレクタエミッタパスおよび抵抗器３２
の直列回路を介して接地する。
のエミッタをｎｐｎ型トランジスタＱ5 ，Ｑ6 のそれぞ
れのベースに接続する。トランジスタＱ5 ，Ｑ6 も差動
接続する。すなわち、トランジスタＱ5 ，Ｑ6 のそれぞ
れのエミッタを共通接続し、この接続点をｎｐｎ型トラ
ンジスタＱ9 のコレクタエミッタパスおよび抵抗器３２
の直列回路を介して接地する。
【００１６】このトランジスタＱ9 も定電流回路（図３
に４２Ａ，４２Ｂで示す）をなす。すなわち、電源端子
２６を可変抵抗器３３を介してダイオード３４のアノー
ドに接続し、このダイオード３４のカソードを抵抗器３
５を介して接地する。そして、このダイオード３４のア
ノードをトランジスタＱ9のベースに接続するのであ
る。この定電流回路の定電流をＩ2 とする。なお、上述
の回路についてはＵＳＰ３，６７６，７８９にその記載
がある。
に４２Ａ，４２Ｂで示す）をなす。すなわち、電源端子
２６を可変抵抗器３３を介してダイオード３４のアノー
ドに接続し、このダイオード３４のカソードを抵抗器３
５を介して接地する。そして、このダイオード３４のア
ノードをトランジスタＱ9のベースに接続するのであ
る。この定電流回路の定電流をＩ2 とする。なお、上述
の回路についてはＵＳＰ３，６７６，７８９にその記載
がある。
【００１７】のちに述べるように、この定電流Ｉ2 と前
述の定電流Ｉ1 との比によってこの積分回路の利得が制
御される。この積分回路はＩＣ（集積回路）によって構
成されるけれど、可変抵抗器３３を外付けとしてこれを
調整し、これによって定電流Ｉ2 換言すれば積分回路の
利得を制御しうる。
述の定電流Ｉ1 との比によってこの積分回路の利得が制
御される。この積分回路はＩＣ（集積回路）によって構
成されるけれど、可変抵抗器３３を外付けとしてこれを
調整し、これによって定電流Ｉ2 換言すれば積分回路の
利得を制御しうる。
【００１８】前述のトランジスタＱ5 ，Ｑ6 は、前段の
トランジスタＱ3 ，Ｑ4 のエミッタに得られた差動出力
を増幅するものであり、この増幅出力をカレントミラー
回路によってコンデンサ３６に供給している。すなわ
ち、トランジスタＱ5 のコレクタを順方向接続のダイオ
ード３７を介して電源端子２６に接続し、このダイオー
ド３７のカソードをｐｎｐ型トランジスタＱ7 のベース
に接続する。このトランジスタＱ7 のエミッタを電源端
子２６に接続し、そのコレクタをコンデンサ３６の一端
に接続し、この接続点から出力端子３８を導出する。そ
して、このコンデンサ３６の他端を接地するのである。
トランジスタＱ3 ，Ｑ4 のエミッタに得られた差動出力
を増幅するものであり、この増幅出力をカレントミラー
回路によってコンデンサ３６に供給している。すなわ
ち、トランジスタＱ5 のコレクタを順方向接続のダイオ
ード３７を介して電源端子２６に接続し、このダイオー
ド３７のカソードをｐｎｐ型トランジスタＱ7 のベース
に接続する。このトランジスタＱ7 のエミッタを電源端
子２６に接続し、そのコレクタをコンデンサ３６の一端
に接続し、この接続点から出力端子３８を導出する。そ
して、このコンデンサ３６の他端を接地するのである。
【００１９】このコンデンサ３６には定電流源３９を並
列に接続する。この定電流源３９の定電流はＩ2 ／２で
ある。トランジスタＱ6 のコレクタ電流、換言すればト
ランジスタＱ7 のコレクタ電流の動作点電流はＩ2 ／２
であるから、コンデンサ３６にはトランジスタＱ6 の信
号電流のみが供給される。
列に接続する。この定電流源３９の定電流はＩ2 ／２で
ある。トランジスタＱ6 のコレクタ電流、換言すればト
ランジスタＱ7 のコレクタ電流の動作点電流はＩ2 ／２
であるから、コンデンサ３６にはトランジスタＱ6 の信
号電流のみが供給される。
【００２０】このような積分回路では、要するに入力信
号Ｖｉｎに応じた電流がコンデンサ３６に供給され、そ
の両端電圧として入力信号Ｖｉｎの積分出力を得る。
号Ｖｉｎに応じた電流がコンデンサ３６に供給され、そ
の両端電圧として入力信号Ｖｉｎの積分出力を得る。
【００２１】このことを以下説明する。なお、以下の説
明に用いる電流値、電圧値等は図２に示すとおりであ
る。
明に用いる電流値、電圧値等は図２に示すとおりであ
る。
【００２２】すなわち、トランジスタＱ1 ，Ｑ2 のコレ
クタ電流ＩC1，ＩC2は であり、トランジスタＱ3 ，Ｑ4 のベースエミッタ間電
圧Ｖbe3 ，Ｖbe4 は である。ただし、Ｉ0 は逆方向飽和電流、ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電子の電荷である。
クタ電流ＩC1，ＩC2は であり、トランジスタＱ3 ，Ｑ4 のベースエミッタ間電
圧Ｖbe3 ，Ｖbe4 は である。ただし、Ｉ0 は逆方向飽和電流、ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電子の電荷である。
【００２３】そして、トランジスタＱ5 ，Ｑ6 のベース
電位Ｖb5，Ｖb6は であり、この結果、トランジスタＱ5 ，Ｑ6 のベース間
電圧Ｖbbは数１になる。
電位Ｖb5，Ｖb6は であり、この結果、トランジスタＱ5 ，Ｑ6 のベース間
電圧Ｖbbは数１になる。
【００２４】
【数１】
【００２５】他方、トランジスタＱ5 ，Ｑ6 のコレクタ
電流の信号成分を＋ｉout ，−ｉou t とすると、トラン
ジスタＱ5 ，Ｑ6 のベースエミッタ間電圧は であり、この点からトランジスタＱ5 ，Ｑ6 のベース間
電圧Ｖbbを求めると、数２になる
電流の信号成分を＋ｉout ，−ｉou t とすると、トラン
ジスタＱ5 ，Ｑ6 のベースエミッタ間電圧は であり、この点からトランジスタＱ5 ，Ｑ6 のベース間
電圧Ｖbbを求めると、数２になる
【数２】
【００２６】以上の数１、数２から であり、この結果 が成立する。そして からＩ2 ／Ｉ1 ＝ｒ／Ｒであるから、数３を得る。
【００２７】
【数３】
【００２８】となり、このことから出力端子３８から積
分出力が得られることがわかる。
分出力が得られることがわかる。
【００２９】なお、上述の数３において、ｒ，ｒ′をＩ
Ｃの内部抵抗により構成すればｒ／ｒ′の項の温度特性
を相殺することができる。この場合、単にコンデンサ３
６の容量Ｃと可変抵抗器３３の抵抗値Ｒとの温度特性を
向上させるだけで、積分回路２１の温度特性を向上させ
ることができる。
Ｃの内部抵抗により構成すればｒ／ｒ′の項の温度特性
を相殺することができる。この場合、単にコンデンサ３
６の容量Ｃと可変抵抗器３３の抵抗値Ｒとの温度特性を
向上させるだけで、積分回路２１の温度特性を向上させ
ることができる。
【００３０】つぎに、このような積分回路２１を用いた
本発明多目的フィルタの一実施例について図３を参照し
ながら説明する。本例は図２の積分回路２１を２段縦続
接続するものであり、図３において図２と対応する箇所
には対応する符号を付してそれぞれの詳細説明を省略す
る。具体的には、初段の積分回路２１Ａに関連してＡの
サフィックスを付し、後段の積分回路２１Ｂに関連して
Ｂのサフィックスを付す。なお、この図３では図２のト
ランジスタＱ8 が構成する定電流回路を４１Ａ，４１Ｂ
で表わし、トランジスタＱ9 が構成する定電流回路を４
２Ａ，４２Ｂで表わす。
本発明多目的フィルタの一実施例について図３を参照し
ながら説明する。本例は図２の積分回路２１を２段縦続
接続するものであり、図３において図２と対応する箇所
には対応する符号を付してそれぞれの詳細説明を省略す
る。具体的には、初段の積分回路２１Ａに関連してＡの
サフィックスを付し、後段の積分回路２１Ｂに関連して
Ｂのサフィックスを付す。なお、この図３では図２のト
ランジスタＱ8 が構成する定電流回路を４１Ａ，４１Ｂ
で表わし、トランジスタＱ9 が構成する定電流回路を４
２Ａ，４２Ｂで表わす。
【００３１】図３において、４３〜５０は端子を示し、
これら端子４３〜５０から入力端子、出力端子を選定す
ることにより、所望のフィルタ特性を得る。このフィル
タ特性はローパスフィルタ、ハイパスフィルタ、バンド
パスフィルタおよびトラップの各特性である。
これら端子４３〜５０から入力端子、出力端子を選定す
ることにより、所望のフィルタ特性を得る。このフィル
タ特性はローパスフィルタ、ハイパスフィルタ、バンド
パスフィルタおよびトラップの各特性である。
【００３２】本例では、端子４３，４４を抵抗器５１，
５２を介して初段の積分回路２１Ａのトランジスタ
Ｑ1A，Ｑ2Aのベースにそれぞれ接続する。この初段の積
分回路２１Ａのコンデンサ３６Ａの両端にはそれぞれ端
子４５，４６を接続する。そして、このコンデンサ３６
Ａのホットがわ一端にｎｐｎ型トランジスタ５３のベー
スを接続し、このトランジスタ５３のコレクタを電源端
子２６に接続し、そのエミッタを定電流回路５４を介し
て接地する。このトランジスタ５３はエミッタフオロワ
回路をなすもので、そのエミッタを抵抗器６０を介して
トランジスタＱ2Aのベースに帰還するとともに抵抗器５
５を介して次段の積分回路２１ＢのトランジスタＱ1Bの
ベースに接続する。
５２を介して初段の積分回路２１Ａのトランジスタ
Ｑ1A，Ｑ2Aのベースにそれぞれ接続する。この初段の積
分回路２１Ａのコンデンサ３６Ａの両端にはそれぞれ端
子４５，４６を接続する。そして、このコンデンサ３６
Ａのホットがわ一端にｎｐｎ型トランジスタ５３のベー
スを接続し、このトランジスタ５３のコレクタを電源端
子２６に接続し、そのエミッタを定電流回路５４を介し
て接地する。このトランジスタ５３はエミッタフオロワ
回路をなすもので、そのエミッタを抵抗器６０を介して
トランジスタＱ2Aのベースに帰還するとともに抵抗器５
５を介して次段の積分回路２１ＢのトランジスタＱ1Bの
ベースに接続する。
【００３３】次段の積分回路２１ＢのトランジスタＱ1B
には抵抗器５６を介して端子４７をも接続する。また、
次段の積分回路２１Ｂのコンデンサ３６Ｂの両端から端
子４９，５０をそれぞれ導出し、そのホットがわ一端に
エミッタフオロワ回路をなすトランジスタ５７のベース
を接続する。このトランジスタ５７のコレクタを電源端
子２６に接続する。そして、そのエミッタを定電流回路
５８を介して接地するとともに抵抗器５９を介して初段
の積分回路２１ＡのトランジスタＱ1Aのベースに接続す
る。
には抵抗器５６を介して端子４７をも接続する。また、
次段の積分回路２１Ｂのコンデンサ３６Ｂの両端から端
子４９，５０をそれぞれ導出し、そのホットがわ一端に
エミッタフオロワ回路をなすトランジスタ５７のベース
を接続する。このトランジスタ５７のコレクタを電源端
子２６に接続する。そして、そのエミッタを定電流回路
５８を介して接地するとともに抵抗器５９を介して初段
の積分回路２１ＡのトランジスタＱ1Aのベースに接続す
る。
【００３４】つぎにこの実施例の動作について説明しよ
う。ここでは、まず図２の積分回路２１について求めた
数３をこの図３について適用しておく。なお、信号電圧
Ｖ1 〜Ｖ8 および抵抗値ｒａ，ｒａ′，ｒｂ，ｒｂ′，
ｒｃ，ｒｃ′は図示のとおりとする。
う。ここでは、まず図２の積分回路２１について求めた
数３をこの図３について適用しておく。なお、信号電圧
Ｖ1 〜Ｖ8 および抵抗値ｒａ，ｒａ′，ｒｂ，ｒｂ′，
ｒｃ，ｒｃ′は図示のとおりとする。
【００３５】初段の積分回路２１Ａにおいては、トラン
ジスタＱ1Aのベースがわの入力電圧Ｖb1が であり、トランジスタＱ2Aのベースがわの入力電圧Ｖb2
が である。これらは重ね合わせの理から求められる。そし
て、入力信号ＶｉｎはＶｉｎ＝Ｖb1−Ｖb2である。した
がって、積分回路２１Ａの出力電圧、すなわちコンデン
サ３６Ａの両端間電圧Ｖ01は数４になる。
ジスタＱ1Aのベースがわの入力電圧Ｖb1が であり、トランジスタＱ2Aのベースがわの入力電圧Ｖb2
が である。これらは重ね合わせの理から求められる。そし
て、入力信号ＶｉｎはＶｉｎ＝Ｖb1−Ｖb2である。した
がって、積分回路２１Ａの出力電圧、すなわちコンデン
サ３６Ａの両端間電圧Ｖ01は数４になる。
【００３６】
【数４】
【００３７】ただし、 とした。また、この場合数５が成立する。
【００３８】
【数５】
【００３９】である。同様にして次段の積分回路２１Ｂ
については数６、数７が成立する。
については数６、数７が成立する。
【００４０】
【数６】
【００４１】
【数７】
【００４２】が成立する。ただし、Ｖ02はコンデンサ３
６Ｂの両端間電圧であり、 とした。
６Ｂの両端間電圧であり、 とした。
【００４３】つぎに、端子４３〜５０の選定によりどの
ようなフィルタ特性を得られるかについて説明する。
ようなフィルタ特性を得られるかについて説明する。
【００４４】（１） 端子５０を入力端子、端子４５を
出力端子とした場合。
出力端子とした場合。
【００４５】すなわち、Ｖ7 ＝Ｖout ，Ｖ6 ＝Ｖinの場
合である。なお、Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ5 ＝０と
しておく。これらＶ1〜Ｖ7 を数４、数５に代入して を得、これから数８を得る。
合である。なお、Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ5 ＝０と
しておく。これらＶ1〜Ｖ7 を数４、数５に代入して を得、これから数８を得る。
【００４６】
【数８】
【００４７】同様にＶ1 〜Ｖ7 を数６、数７に代入する
ことにより数９を得る。
ことにより数９を得る。
【００４８】
【数９】
【００４９】そして、この数９を前の数８に代入して整
理して を得る。このことから出力端子としての端子４５からバ
ンドパス出力を得ることがわかる。
理して を得る。このことから出力端子としての端子４５からバ
ンドパス出力を得ることがわかる。
【００５０】（２） 端子４６，４８を入力端子、端子
４５を出力端子とした場合。
４５を出力端子とした場合。
【００５１】すなわち、Ｖ7 ＝Ｖout ，Ｖ3 ＝Ｖ5 ＝Ｖ
inの場合である。なお、Ｖ1 ，Ｖ2 ，Ｖ4 ，Ｖ6 ＝０と
しておく。これらＶ1〜Ｖ7 を数４、数５に代入して を得、これらから数１０を得る。
inの場合である。なお、Ｖ1 ，Ｖ2 ，Ｖ4 ，Ｖ6 ＝０と
しておく。これらＶ1〜Ｖ7 を数４、数５に代入して を得、これらから数１０を得る。
【００５２】
【数１０】
【００５３】同様にしてＶ1 〜Ｖ7 を数６、数７に代入
して数１１を得る。
して数１１を得る。
【００５４】
【数１１】 この数１１を数１０に代入して整理し を得る。このことからこの場合には出力端子としての端
子４５からトラップ出力を得ることがわかる。
子４５からトラップ出力を得ることがわかる。
【００５５】（３） 端子４８を入力端子、端子４５を
出力端子とした場合。
出力端子とした場合。
【００５６】すなわち、Ｖ7 ＝Ｖout ，Ｖ5 ＝Ｖinとし
た場合である。なお、Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ6 ＝
０としておく。これらＶ1 〜Ｖ7 を数４、数５に代入し
て を得、これらから数１２を得る
た場合である。なお、Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ6 ＝
０としておく。これらＶ1 〜Ｖ7 を数４、数５に代入し
て を得、これらから数１２を得る
【００５７】
【数１２】
【００５８】同様にしてＶ1 〜Ｖ7 を数６、数７に代入
して数１３を得る。
して数１３を得る。
【００５９】
【数１３】
【００６０】この数１３を数１２に代入して整理し を得る。このことから、この場合には出力端子としての
端子４５からローパス出力を得ることがわかる。
端子４５からローパス出力を得ることがわかる。
【００６１】（４） 端子４４を入力端子、端子４５を
出力端子とした場合。
出力端子とした場合。
【００６２】すなわち、Ｖ7 ＝Ｖout ，Ｖ2 ＝Ｖinとし
た場合である。なお、Ｖ1 ，Ｖ3 ，Ｖ4 ，Ｖ5 ，Ｖ6 ＝
０としておく。
た場合である。なお、Ｖ1 ，Ｖ3 ，Ｖ4 ，Ｖ5 ，Ｖ6 ＝
０としておく。
【００６３】これらＶ1 〜Ｖ7 を数４、数５に代入して を得、これらから数１４を得る。
【００６４】
【数１４】
【００６５】同様にしてＶ1 〜Ｖ7 を数６、数７に代入
して数１５を得る。
して数１５を得る。
【００６６】
【数１５】
【００６７】この数１５を数１４に代入して整理し を得る。このことから、この場合には出力端子としての
端子４５からバンドパス出力を得ることがわかる。
端子４５からバンドパス出力を得ることがわかる。
【００６８】なお、この場合に出力端子としての初段の
積分回路２１ＡのトランジスタＱ2Aのベースを選定すれ
ばトラップ出力を得る。すなわち、この場合、Ｖout ＝
ｂ′Ｖ7 ＋ｂＶ2 となり、この式をＶout ＝Ｖ7 のかわ
りに上述の各式に代入すれば を得る。このことから、この場合にはトラップ出力をも
得ることがわかる。
積分回路２１ＡのトランジスタＱ2Aのベースを選定すれ
ばトラップ出力を得る。すなわち、この場合、Ｖout ＝
ｂ′Ｖ7 ＋ｂＶ2 となり、この式をＶout ＝Ｖ7 のかわ
りに上述の各式に代入すれば を得る。このことから、この場合にはトラップ出力をも
得ることがわかる。
【００６９】以上述べたように、本例によれば入力端子
および出力端子の選定により種々のフィルタ特性を得る
ことができる。この場合、前述のようにオペアンプや各
種ＣＲ回路網をディスクリートに接続する必要がなく、
極めて構成を簡略化しうる。また、各フィルタ特性にお
ける伝達関数は積分回路２１Ａ，２１Ｂの特性Ｓ1 ，Ｓ
2 やｒａ，ｒａ′，ｒｂ，ｒｂ′，ｒｃ，ｒｃ′によっ
て決まり、このことは、これら伝達関数の温度特性がＩ
Ｃ化により極めて向上することを意味する。部品選定上
は単にコンデンサ３６Ａ，３６Ｂや可変抵抗器３３に留
意するのみでよい。
および出力端子の選定により種々のフィルタ特性を得る
ことができる。この場合、前述のようにオペアンプや各
種ＣＲ回路網をディスクリートに接続する必要がなく、
極めて構成を簡略化しうる。また、各フィルタ特性にお
ける伝達関数は積分回路２１Ａ，２１Ｂの特性Ｓ1 ，Ｓ
2 やｒａ，ｒａ′，ｒｂ，ｒｂ′，ｒｃ，ｒｃ′によっ
て決まり、このことは、これら伝達関数の温度特性がＩ
Ｃ化により極めて向上することを意味する。部品選定上
は単にコンデンサ３６Ａ，３６Ｂや可変抵抗器３３に留
意するのみでよい。
【００７０】なお、本発明は上述実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更が可
能である。
のではなく、その要旨を逸脱しない範囲で種々変更が可
能である。
【００７１】
【発明の効果】本発明積分回路によれば、共通接続した
エミッタに第１の定電流源を接続してなる第１の差動増
幅器にダイオード負荷を接続し、該ダイオード負荷の両
端に得られる対数変換された電圧を、共通接続したエミ
ッタに第２の定電流源を接続してなる第２の差動増幅器
に供給し、該第２の差動増幅器の出力をカレントミラー
回路を介してコンデンサに供給するようにしている。こ
のため上記第１及び第２の定電流源の電流比を制御する
ことにより利得を制御することができるという効果が得
られる。
エミッタに第１の定電流源を接続してなる第１の差動増
幅器にダイオード負荷を接続し、該ダイオード負荷の両
端に得られる対数変換された電圧を、共通接続したエミ
ッタに第２の定電流源を接続してなる第２の差動増幅器
に供給し、該第２の差動増幅器の出力をカレントミラー
回路を介してコンデンサに供給するようにしている。こ
のため上記第１及び第２の定電流源の電流比を制御する
ことにより利得を制御することができるという効果が得
られる。
【００７２】特に、この積分回路を２段従属接続した回
路は、簡易な構成で、温度特性に優れた多目的フィルタ
として有用である。
路は、簡易な構成で、温度特性に優れた多目的フィルタ
として有用である。
【図１】従来の技術による積分回路が適用された多目的
フィルタを示す回路である。
フィルタを示す回路である。
【図２】本発明積分回路の一実施例を示す回路図であ
る。
る。
【図３】図２例による積分回路が適用された多目的フィ
ルタを示す回路図である。
ルタを示す回路図である。
２１ 積分回路 ３６ コンデンサ ３７ Ｑ7 カレントミラー回路となすダイオードとト
ランジスタ Ｑ1 ，Ｑ2 差動増幅器となすトランジスタ Ｑ3 ，Ｑ4 差動増幅器となすトランジスタ
ランジスタ Ｑ1 ，Ｑ2 差動増幅器となすトランジスタ Ｑ3 ，Ｑ4 差動増幅器となすトランジスタ
Claims (1)
- 【特許請求の範囲】 【請求項１】 共通接続したエミッタに第１の定電流源
を接続してなる第１の差動増幅器にダイオード負荷を接
続し、該ダイオード負荷の両端に得られる対数変換され
た電圧を、共通接続したエミッタに第２の定電流源を接
続してなる第２の差動増幅器に供給し、該第２の差動増
幅器の出力をカレントミラー回路を介してコンデンサに
供給し、上記第１及び第２の定電流源の電流比を制御し
て利得を制御する積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323414A JPH0795665B2 (ja) | 1991-12-06 | 1991-12-06 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323414A JPH0795665B2 (ja) | 1991-12-06 | 1991-12-06 | 積分回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043092A Division JPS58161413A (ja) | 1982-03-18 | 1982-03-18 | 多目的フイルタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24450396A Division JP2737754B2 (ja) | 1996-09-17 | 1996-09-17 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH057126A true JPH057126A (ja) | 1993-01-14 |
| JPH0795665B2 JPH0795665B2 (ja) | 1995-10-11 |
Family
ID=18154435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323414A Expired - Lifetime JPH0795665B2 (ja) | 1991-12-06 | 1991-12-06 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795665B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104193977A (zh) * | 2014-08-21 | 2014-12-10 | 梧州市嘉盈树胶有限公司 | 松香改性醇酸树脂的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56161711A (en) * | 1980-05-17 | 1981-12-12 | Sony Corp | Filter circuit |
-
1991
- 1991-12-06 JP JP3323414A patent/JPH0795665B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56161711A (en) * | 1980-05-17 | 1981-12-12 | Sony Corp | Filter circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104193977A (zh) * | 2014-08-21 | 2014-12-10 | 梧州市嘉盈树胶有限公司 | 松香改性醇酸树脂的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795665B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3333239B2 (ja) | 可変利得回路 | |
| JP2766264B2 (ja) | 差動増幅回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPH0570966B2 (ja) | ||
| JPH0671186B2 (ja) | 対数増幅回路 | |
| JPH01152805A (ja) | 増幅装置 | |
| JPH057126A (ja) | 積分回路 | |
| JP2737754B2 (ja) | フィルタ回路 | |
| JPH05251995A (ja) | ローパスフィルタ回路 | |
| JPH0817306B2 (ja) | フィルタ回路 | |
| JPS5934169Y2 (ja) | 増幅回路 | |
| JPS6154286B2 (ja) | ||
| JPH05251990A (ja) | トラップフィルタ回路 | |
| JPH05251994A (ja) | トラップフィルタ回路 | |
| JPH05251993A (ja) | バンドパスフィルタ回路 | |
| JPH05251992A (ja) | バンドパスフィルタ回路 | |
| JPH07154202A (ja) | 多目的フィルタ | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0828629B2 (ja) | 差動増幅器 | |
| JP2741103B2 (ja) | フィルタ回路 | |
| JPH0540585Y2 (ja) | ||
| JPS62160809A (ja) | 積分回路 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JP2797322B2 (ja) | 増幅器 |