JPH07162279A - トランジスタ出力回路，シーケンサ，スイッチング電源，インバータ - Google Patents
トランジスタ出力回路，シーケンサ，スイッチング電源，インバータInfo
- Publication number
- JPH07162279A JPH07162279A JP5308967A JP30896793A JPH07162279A JP H07162279 A JPH07162279 A JP H07162279A JP 5308967 A JP5308967 A JP 5308967A JP 30896793 A JP30896793 A JP 30896793A JP H07162279 A JPH07162279 A JP H07162279A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- power supply
- output circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ出力回路のトランジスタを簡単
でしかもＩＣ化が容易な回路で高速動作させる。 【構成】 フォトカプラ２のトランジスタ部が導通する
と、ダイオード７を介して正電圧がＮチャネルＭＯＳＦ
ＥＴ３のゲートに印加され、ＦＥＴ３が導通して、負荷
４と電源５とが接続される。フォトカプラ２のトランジ
スタ部が遮断すると、ＰＮＰトランジスタ８が導通し、
ＦＥＴ３のゲートに蓄積されている電荷がトランジスタ
８を通して取り除かれるので、ＦＥＴ３は直ちに遮断さ
れ、負荷４と電源５とは切り離される。
でしかもＩＣ化が容易な回路で高速動作させる。 【構成】 フォトカプラ２のトランジスタ部が導通する
と、ダイオード７を介して正電圧がＮチャネルＭＯＳＦ
ＥＴ３のゲートに印加され、ＦＥＴ３が導通して、負荷
４と電源５とが接続される。フォトカプラ２のトランジ
スタ部が遮断すると、ＰＮＰトランジスタ８が導通し、
ＦＥＴ３のゲートに蓄積されている電荷がトランジスタ
８を通して取り除かれるので、ＦＥＴ３は直ちに遮断さ
れ、負荷４と電源５とは切り離される。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ出力回路に
係り、特に、トランジスタを高速にＯＦＦするトランジ
スタ駆動回路を有するトランジスタ出力回路とこれを用
いたシーケンサ，スイッチング電源，インバータに関す
る。
係り、特に、トランジスタを高速にＯＦＦするトランジ
スタ駆動回路を有するトランジスタ出力回路とこれを用
いたシーケンサ，スイッチング電源，インバータに関す
る。
【０００２】
【従来の技術】図２は、トランジスタ出力回路の構成図
である。負荷４の動作を制御するために制御回路１がＯ
Ｎ信号を出力すると、フォトカプラ２のフォトダイオー
ドが発光し、フォトトランジスタが導通する。これによ
り、電源５の正電圧がフォトトランジスタを介して抵抗
９に加わり、この電圧が出力トランジスタ３のゲートに
印加し、出力トランジスタ３が導通し、負荷４に電源５
が接続されて負荷４が動作する。
である。負荷４の動作を制御するために制御回路１がＯ
Ｎ信号を出力すると、フォトカプラ２のフォトダイオー
ドが発光し、フォトトランジスタが導通する。これによ
り、電源５の正電圧がフォトトランジスタを介して抵抗
９に加わり、この電圧が出力トランジスタ３のゲートに
印加し、出力トランジスタ３が導通し、負荷４に電源５
が接続されて負荷４が動作する。
【０００３】負荷４の動作を停止させるときは、制御回
路１がＯＦＦ信号を出力する。これにより、フォトダイ
オードが発光を停止し、フォトトランジスタがＯＦＦす
る。これにより、トランジスタ３がＯＦＦし、負荷４と
電源５とが遮断される。
路１がＯＦＦ信号を出力する。これにより、フォトダイ
オードが発光を停止し、フォトトランジスタがＯＦＦす
る。これにより、トランジスタ３がＯＦＦし、負荷４と
電源５とが遮断される。
【０００４】出力トランジスタ３として使用されるＭＯ
ＳＦＥＴは、入力容量が大きいため、その駆動が難しい
という問題がある。特に、そのＯＦＦ時の特性が良くな
く、制御回路１がＯＦＦ信号を出力しても瞬時にＯＦＦ
されず、ＯＦＦされるまで時間がかかるという問題があ
る。
ＳＦＥＴは、入力容量が大きいため、その駆動が難しい
という問題がある。特に、そのＯＦＦ時の特性が良くな
く、制御回路１がＯＦＦ信号を出力しても瞬時にＯＦＦ
されず、ＯＦＦされるまで時間がかかるという問題があ
る。
【０００５】この問題を解決するために、従来は、「電
源回路のトラブル対策」（１９７８年、ＣＱ出版、長谷
川彰 著）１９９頁から２００頁に記載のように、トラ
ンジスタに逆バイアスをかけたり、また、「解析パワー
・サプライ」（１９８１年、ＣＱ出版、岡村みち夫
著）１５８頁から１５９頁に記載のように、コンデンサ
とトランジスタによって出力トランジスタをＯＦＦさせ
るようにしている。また、富士電機「富士スイッチング
電源制御用ＩＣ」カタログ（ＲＨ９５８）に記載されて
いる従来技術では、トランジスタを高速に駆動のため、
トーテンポール型駆動回路を用いている。
源回路のトラブル対策」（１９７８年、ＣＱ出版、長谷
川彰 著）１９９頁から２００頁に記載のように、トラ
ンジスタに逆バイアスをかけたり、また、「解析パワー
・サプライ」（１９８１年、ＣＱ出版、岡村みち夫
著）１５８頁から１５９頁に記載のように、コンデンサ
とトランジスタによって出力トランジスタをＯＦＦさせ
るようにしている。また、富士電機「富士スイッチング
電源制御用ＩＣ」カタログ（ＲＨ９５８）に記載されて
いる従来技術では、トランジスタを高速に駆動のため、
トーテンポール型駆動回路を用いている。
【０００６】
【発明が解決しようとする課題】上記従来技術は、何れ
も、トランジスタを高速駆動するための回路が複雑にな
り、または別電源が必要になるため、コストが高くなる
という問題がある。また、コンデンサやコイルを使用す
る駆動回路は、ノイズに対して弱いためコンデンサやコ
イルを選択する必要があり、しかも、ＩＣ化が困難であ
るという問題がある。一般的に、出力トランジスタの制
御入力の駆動インピーダンスを低くするため低抵抗によ
る駆動が行われるが、この場合、抵抗での消費電力が大
きくなる問題が発生する。また、フォトカプラ等によっ
て駆動する場合には、大きな電流を流せないので、低抵
抗が使用できないという問題もある。
も、トランジスタを高速駆動するための回路が複雑にな
り、または別電源が必要になるため、コストが高くなる
という問題がある。また、コンデンサやコイルを使用す
る駆動回路は、ノイズに対して弱いためコンデンサやコ
イルを選択する必要があり、しかも、ＩＣ化が困難であ
るという問題がある。一般的に、出力トランジスタの制
御入力の駆動インピーダンスを低くするため低抵抗によ
る駆動が行われるが、この場合、抵抗での消費電力が大
きくなる問題が発生する。また、フォトカプラ等によっ
て駆動する場合には、大きな電流を流せないので、低抵
抗が使用できないという問題もある。
【０００７】本発明の目的は、ＩＣ化が容易でしかもノ
イズの影響を受けない簡単な構成のトランジスタ駆動回
路を有するトランジスタ出力回路とその応用回路を提供
することにある。
イズの影響を受けない簡単な構成のトランジスタ駆動回
路を有するトランジスタ出力回路とその応用回路を提供
することにある。
【０００８】
【課題を解決するための手段】上記目的は、オン指令電
圧が制御入力端子に入力したとき導通して負荷に電源を
接続し、オフ指令電圧が制御入力端子に入力したとき遮
断して負荷と電源との接続を切り離す出力用トランジス
タを備えるトランジスタ出力回路において、前記オン指
令電圧が発生したとき遮断状態となり前記オフ指令電圧
が発生したとき導通して前記制御入力端子上の電圧を取
り除く駆動用トランジスタを設けることで、達成され
る。
圧が制御入力端子に入力したとき導通して負荷に電源を
接続し、オフ指令電圧が制御入力端子に入力したとき遮
断して負荷と電源との接続を切り離す出力用トランジス
タを備えるトランジスタ出力回路において、前記オン指
令電圧が発生したとき遮断状態となり前記オフ指令電圧
が発生したとき導通して前記制御入力端子上の電圧を取
り除く駆動用トランジスタを設けることで、達成され
る。
【０００９】
【作用】導通状態にある出力用トランジスタは、オフ指
令電圧が発生したとき、その制御入力端子の電圧が駆動
用トランジスタの導通により取り除かれるので、直ちに
遮断状態となる。ノイズが制御入力端子に入り出力用ト
ランジスタが誤導通するような事態が発生しても、この
ノイズによる電圧は駆動用トランジスタの導通により取
り除かれる。コンデンサやコイルを用いずに構成するの
で、ＩＣ化も容易となる。
令電圧が発生したとき、その制御入力端子の電圧が駆動
用トランジスタの導通により取り除かれるので、直ちに
遮断状態となる。ノイズが制御入力端子に入り出力用ト
ランジスタが誤導通するような事態が発生しても、この
ノイズによる電圧は駆動用トランジスタの導通により取
り除かれる。コンデンサやコイルを用いずに構成するの
で、ＩＣ化も容易となる。
【００１０】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の第１実施例に係るトランジス
タ駆動回路を備えるトランジスタ出力回路の構成図であ
る。制御回路１，フォトカプラ２，出力用トランジスタ
（ＮチャネルＭＯＳＦＥＴ）３，負荷４，電源５，抵抗
９の接続構成は図２の回路と同じであり、本実施例で
は、トランジスタ駆動回路を構成するダイオード７と、
ＰＮＰトランジスタ８を付加してある。
明する。図１は、本発明の第１実施例に係るトランジス
タ駆動回路を備えるトランジスタ出力回路の構成図であ
る。制御回路１，フォトカプラ２，出力用トランジスタ
（ＮチャネルＭＯＳＦＥＴ）３，負荷４，電源５，抵抗
９の接続構成は図２の回路と同じであり、本実施例で
は、トランジスタ駆動回路を構成するダイオード７と、
ＰＮＰトランジスタ８を付加してある。
【００１１】制御回路１はフォトカプラ２のフォトダイ
オードに接続され、フォトトランジスタのコレクタが出
力端子ａに接続され、フォトトランジスタのエミッタが
接続点ｄに接続されている。接続点ｄと出力端子ｃとの
間に抵抗９が接続されている。出力端子ａには電源５の
正極端子が接続され、出力端子ｃには電源５の負極端子
が接続され、電源５の正極端子と出力端子ｂとの間に負
荷４が接続されている。出力用トランジスタ３のドレイ
ンが出力端子ｂに接続され、出力用トランジスタのソー
スが出力端子ｃに接続されている。
オードに接続され、フォトトランジスタのコレクタが出
力端子ａに接続され、フォトトランジスタのエミッタが
接続点ｄに接続されている。接続点ｄと出力端子ｃとの
間に抵抗９が接続されている。出力端子ａには電源５の
正極端子が接続され、出力端子ｃには電源５の負極端子
が接続され、電源５の正極端子と出力端子ｂとの間に負
荷４が接続されている。出力用トランジスタ３のドレイ
ンが出力端子ｂに接続され、出力用トランジスタのソー
スが出力端子ｃに接続されている。
【００１２】ダイオード７のアノードのアノードが接続
点ｄに接続され、ダイオード７のカソードが出力用トラ
ンジスタ３のゲートに接続され、ＰＮＰトランジスタ８
のゲートが接続点ｄに接続され、ＰＮＰトランジスタ８
のエミッタが出力用トランジスタのゲート（制御入力端
子）に接続され、ＰＮＰトランジスタ８のコレクタが出
力端子ｃに接続されている。
点ｄに接続され、ダイオード７のカソードが出力用トラ
ンジスタ３のゲートに接続され、ＰＮＰトランジスタ８
のゲートが接続点ｄに接続され、ＰＮＰトランジスタ８
のエミッタが出力用トランジスタのゲート（制御入力端
子）に接続され、ＰＮＰトランジスタ８のコレクタが出
力端子ｃに接続されている。
【００１３】上述した構成のトランジスタ出力回路で
は、負荷４のＯＮ，ＯＦＦを制御する制御信号が制御回
路１で発生される。負荷４をＯＮさせる信号が制御回路
１から出力されると、フォトダイオードが発光し、フォ
トトランジスタが導通する。負荷４をＯＦＦさせる信号
が制御回路１から出力されると、フォトダイオードが消
光し、フォトトランジスタが遮断する。
は、負荷４のＯＮ，ＯＦＦを制御する制御信号が制御回
路１で発生される。負荷４をＯＮさせる信号が制御回路
１から出力されると、フォトダイオードが発光し、フォ
トトランジスタが導通する。負荷４をＯＦＦさせる信号
が制御回路１から出力されると、フォトダイオードが消
光し、フォトトランジスタが遮断する。
【００１４】フォトトランジスタが導通すると、電源５
の正電圧がフォトトランジスタ，ダイオード７を通して
出力用ＮチャネルＭＯＳＦＥＴ３のゲートに加えられ、
出力用ＮチャネルＭＯＳＦＥＴ３が導通する。この結
果、電源５から負荷４に電力が供給され、負荷４が動作
する。この時、駆動用ＰＮＰトランジスタ８は、ベース
電圧がエミッタ電圧に比べ、同じかあるいは高いので、
ＯＦＦした状態となっている。
の正電圧がフォトトランジスタ，ダイオード７を通して
出力用ＮチャネルＭＯＳＦＥＴ３のゲートに加えられ、
出力用ＮチャネルＭＯＳＦＥＴ３が導通する。この結
果、電源５から負荷４に電力が供給され、負荷４が動作
する。この時、駆動用ＰＮＰトランジスタ８は、ベース
電圧がエミッタ電圧に比べ、同じかあるいは高いので、
ＯＦＦした状態となっている。
【００１５】フォトトランジスタが遮断すると、駆動用
ＰＮＰトランジスタ８のベース電圧は抵抗９により０Ｖ
となる。一方、駆動用ＰＮＰトランジスタ８のエミッタ
電圧は、出力用ＮチャネルＭＯＳＦＥＴ３の入力容量に
充電された電荷により正電圧になっているので、駆動用
ＰＮＰトランジスタ８は導通し、出力用ＮチャネルＭＯ
ＳＦＥＴ３の入力容量の電荷を放電する。これにより、
出力用ＮチャネルＭＯＳＦＥＴ３は直ちにＯＦＦとな
り、負荷４と電源５との接続が遮断される。
ＰＮＰトランジスタ８のベース電圧は抵抗９により０Ｖ
となる。一方、駆動用ＰＮＰトランジスタ８のエミッタ
電圧は、出力用ＮチャネルＭＯＳＦＥＴ３の入力容量に
充電された電荷により正電圧になっているので、駆動用
ＰＮＰトランジスタ８は導通し、出力用ＮチャネルＭＯ
ＳＦＥＴ３の入力容量の電荷を放電する。これにより、
出力用ＮチャネルＭＯＳＦＥＴ３は直ちにＯＦＦとな
り、負荷４と電源５との接続が遮断される。
【００１６】図９は、制御回路１の出力するオン・オフ
信号（上段）と、この信号に応動した第１実施例の出力
用ＮチャネルＭＯＳＦＥＴ３の出力波形（下段）を示す
図である。制御回路１の出力信号がオフとなったとき、
従来は、図９下段の点線に示す出力波形２の様に、ある
時間が経過してから、ＦＥＴ３はオフとなったが、本実
施例では、出力波形１に示す様に、高速にしかも急峻に
オフに変化している。
信号（上段）と、この信号に応動した第１実施例の出力
用ＮチャネルＭＯＳＦＥＴ３の出力波形（下段）を示す
図である。制御回路１の出力信号がオフとなったとき、
従来は、図９下段の点線に示す出力波形２の様に、ある
時間が経過してから、ＦＥＴ３はオフとなったが、本実
施例では、出力波形１に示す様に、高速にしかも急峻に
オフに変化している。
【００１７】フォトカプラ２のフォトトランジスタが遮
断状態のときに、ノイズが出力用ＮチャネルＭＯＳＦＥ
Ｔ３のゲートにノイズが加わると、このノイズがゲート
電位を上昇させ、出力用ＮチャネルＭＯＳＦＥＴ３を導
通させる虞がある。しかし、図１に示す実施例では、駆
動用トランジスタ８がノイズ電位上昇により導通し、ノ
イズのエネルギを逃がすように働く。このため、出力用
ＮチャネルＭＯＳＦＥＴ３は誤ってＯＮになることはな
く、耐ノイズ性が向上する。
断状態のときに、ノイズが出力用ＮチャネルＭＯＳＦＥ
Ｔ３のゲートにノイズが加わると、このノイズがゲート
電位を上昇させ、出力用ＮチャネルＭＯＳＦＥＴ３を導
通させる虞がある。しかし、図１に示す実施例では、駆
動用トランジスタ８がノイズ電位上昇により導通し、ノ
イズのエネルギを逃がすように働く。このため、出力用
ＮチャネルＭＯＳＦＥＴ３は誤ってＯＮになることはな
く、耐ノイズ性が向上する。
【００１８】図３は、本発明の第２実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、図１に
示す駆動用ＰＮＰトランジスタ８を、駆動用Ｐチャネル
ＭＯＳＦＥＴ１０に置き換えている。この構成でも、第
１実施例と同様の動作をする。
ジスタ駆動回路の構成図である。本実施例では、図１に
示す駆動用ＰＮＰトランジスタ８を、駆動用Ｐチャネル
ＭＯＳＦＥＴ１０に置き換えている。この構成でも、第
１実施例と同様の動作をする。
【００１９】図４は、本発明の第３実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、図１に
示す駆動用ＰＮＰトランジスタ８の代わりに、駆動用Ｐ
ＮＰトランジスタ８Ａと駆動用ＰＮＰトランジスタ８Ｂ
をダーリントン接続したものを用い、増幅率を高めてい
る。本実施例は、第１実施例と同様の動作をする。ダー
リントン接続は、ＰＮＰとＮＰＮによるインバーデッド
ダーリントンも可能である。
ジスタ駆動回路の構成図である。本実施例では、図１に
示す駆動用ＰＮＰトランジスタ８の代わりに、駆動用Ｐ
ＮＰトランジスタ８Ａと駆動用ＰＮＰトランジスタ８Ｂ
をダーリントン接続したものを用い、増幅率を高めてい
る。本実施例は、第１実施例と同様の動作をする。ダー
リントン接続は、ＰＮＰとＮＰＮによるインバーデッド
ダーリントンも可能である。
【００２０】図５は、本発明の第４実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、駆動用
ＰＮＰトランジスタ８のエミッタ・コレクタ間に、並列
に抵抗６を接続し、第１実施例よりも高速化を計ってい
る。
ジスタ駆動回路の構成図である。本実施例では、駆動用
ＰＮＰトランジスタ８のエミッタ・コレクタ間に、並列
に抵抗６を接続し、第１実施例よりも高速化を計ってい
る。
【００２１】図６は、本発明の第５実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、接続点
ｄと駆動用ＰＮＰトランジスタ８のベースとの間にダイ
オード１１を接続し、ベース電圧を、このダイオード１
１により、駆動用ＰＮＰトランジスタ８がＯＮしない程
度に低くしている。このため、駆動用ＰＮＰトランジス
タ８のＯＦＦからＯＮへの切り替わり時間が短くなる。
本実施例は、出力用ＮチャネルＭＯＳＦＥＴ３がＯＮし
ている時の駆動用ＰＮＰトランジスタ８のベース電圧が
低い以外は、第１実施例と同様の動作をする。
ジスタ駆動回路の構成図である。本実施例では、接続点
ｄと駆動用ＰＮＰトランジスタ８のベースとの間にダイ
オード１１を接続し、ベース電圧を、このダイオード１
１により、駆動用ＰＮＰトランジスタ８がＯＮしない程
度に低くしている。このため、駆動用ＰＮＰトランジス
タ８のＯＦＦからＯＮへの切り替わり時間が短くなる。
本実施例は、出力用ＮチャネルＭＯＳＦＥＴ３がＯＮし
ている時の駆動用ＰＮＰトランジスタ８のベース電圧が
低い以外は、第１実施例と同様の動作をする。
【００２２】図７は、本発明の第６実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例では、ダイオ
ード７のカソードと図示しない出力用ＮチャネルＭＯＳ
ＦＥＴ３のゲートとの間に抵抗１２Ａを接続し、駆動用
ＰＮＰトランジスタ８のエミッタと出力用ＮチャネルＭ
ＯＳＦＥＴ３のゲートとの間に抵抗１２Ｂを接続してあ
る。本実施例は、出力用ＮチャネルＭＯＳＦＥＴ３のＯ
Ｎ時間，ＯＦＦ時間を調整する機能を持たせたもので、
抵抗１２ＡによりＯＮ時間を、抵抗１２ＢによりＯＦＦ
時間を調整できる。
ジスタ駆動回路の構成図である。本実施例では、ダイオ
ード７のカソードと図示しない出力用ＮチャネルＭＯＳ
ＦＥＴ３のゲートとの間に抵抗１２Ａを接続し、駆動用
ＰＮＰトランジスタ８のエミッタと出力用ＮチャネルＭ
ＯＳＦＥＴ３のゲートとの間に抵抗１２Ｂを接続してあ
る。本実施例は、出力用ＮチャネルＭＯＳＦＥＴ３のＯ
Ｎ時間，ＯＦＦ時間を調整する機能を持たせたもので、
抵抗１２ＡによりＯＮ時間を、抵抗１２ＢによりＯＦＦ
時間を調整できる。
【００２３】図８は、本発明の第７実施例に係るトラン
ジスタ駆動回路の構成図である。本実施例は、第６実施
例（図７）の抵抗１２Ａ及び抵抗１２Ｂを、１つの抵抗
１３としてまとめている。この実施例では、出力用Ｎチ
ャネルＭＯＳＦＥＴ３のＯＮ時間とＯＦＦ時間を独立し
て調整することはできないが、抵抗１個を減らすことが
できる。
ジスタ駆動回路の構成図である。本実施例は、第６実施
例（図７）の抵抗１２Ａ及び抵抗１２Ｂを、１つの抵抗
１３としてまとめている。この実施例では、出力用Ｎチ
ャネルＭＯＳＦＥＴ３のＯＮ時間とＯＦＦ時間を独立し
て調整することはできないが、抵抗１個を減らすことが
できる。
【００２４】上述した各実施例は、出力用トランジスタ
としてＮチャネルＭＯＳＦＥＴを用いたときのトランジ
スタ駆動回路であるが、図１０に示す様に、出力用トラ
ンジスタがＰチャネルＭＯＳＦＥＴ１４の場合には、駆
動用トランジスタとして、ＰＮＰトランジスタ１５を用
いる。
としてＮチャネルＭＯＳＦＥＴを用いたときのトランジ
スタ駆動回路であるが、図１０に示す様に、出力用トラ
ンジスタがＰチャネルＭＯＳＦＥＴ１４の場合には、駆
動用トランジスタとして、ＰＮＰトランジスタ１５を用
いる。
【００２５】図１１は、シーケンサのブロック図であ
る。ＭＰＵ１９と、ＲＡＭ２０と、ＲＯＭ２１と、周辺
装置２２と、出力回路２３と、入力回路２４とが、バス
ライン２５を介して相互に接続されている。出力回路２
３は、例えば図１２に示す様に、図１または図１０（あ
るいは図１中のトランジスタ駆動回路を図３〜図８の回
路に置換したもの、または、図１０中のトランジスタ駆
動回路を図３〜図８の回路（ＮＰＮトランジスタを用い
たもの）に置換したもの）の出力回路を複数内蔵してい
る。この実施例では、出力の高速化以外にも、低消費電
力化が図れる。
る。ＭＰＵ１９と、ＲＡＭ２０と、ＲＯＭ２１と、周辺
装置２２と、出力回路２３と、入力回路２４とが、バス
ライン２５を介して相互に接続されている。出力回路２
３は、例えば図１２に示す様に、図１または図１０（あ
るいは図１中のトランジスタ駆動回路を図３〜図８の回
路に置換したもの、または、図１０中のトランジスタ駆
動回路を図３〜図８の回路（ＮＰＮトランジスタを用い
たもの）に置換したもの）の出力回路を複数内蔵してい
る。この実施例では、出力の高速化以外にも、低消費電
力化が図れる。
【００２６】図１３は、スイッチング電源に図１０に示
すトランジスタ駆動回路の実施例を適用した応用例を示
す回路図である。制御回路１のオン・オフ指令に基づき
ＭＯＳＦＥＴ３がオン・オフし、トランス１６の一次側
電流を制御し、二次側に流れる電流が整流ダイオード１
７と平滑コンデンサ１８により整流される。
すトランジスタ駆動回路の実施例を適用した応用例を示
す回路図である。制御回路１のオン・オフ指令に基づき
ＭＯＳＦＥＴ３がオン・オフし、トランス１６の一次側
電流を制御し、二次側に流れる電流が整流ダイオード１
７と平滑コンデンサ１８により整流される。
【００２７】図１４は、インバータに図１に示すトラン
ジスタ駆動回路の実施例を適用した応用例を示す回路図
である。直流電源５の直流電圧を、３対のＭＯＳＦＥＴ
３を用い制御回路１の制御信号に基づいてオン・オフ
し、３相交流に変換し、負荷４に供給する。各ＭＯＳＦ
ＥＴ３にトランジスタ駆動回路を設け、高速にＭＯＳＦ
ＥＴ３をスイッチングさせる。
ジスタ駆動回路の実施例を適用した応用例を示す回路図
である。直流電源５の直流電圧を、３対のＭＯＳＦＥＴ
３を用い制御回路１の制御信号に基づいてオン・オフ
し、３相交流に変換し、負荷４に供給する。各ＭＯＳＦ
ＥＴ３にトランジスタ駆動回路を設け、高速にＭＯＳＦ
ＥＴ３をスイッチングさせる。
【００２８】
【発明の効果】本発明によれば、出力トランジスタを高
速にＯＦＦあるいはＯＮすることができ、しかも、回路
の単純化、低コスト化、低消費電力化、ＩＣ化、耐ノイ
ズ性の向上を図ることが可能となる。
速にＯＦＦあるいはＯＮすることができ、しかも、回路
の単純化、低コスト化、低消費電力化、ＩＣ化、耐ノイ
ズ性の向上を図ることが可能となる。
【図１】本発明の第１実施例に係るトランジスタ駆動回
路を適用したトランジスタ出力回路の構成図である。
路を適用したトランジスタ出力回路の構成図である。
【図２】トランジスタ出力回路の一例を示す図である。
【図３】本発明の第２実施例に係るトランジスタ駆動回
路の構成図である。
路の構成図である。
【図４】本発明の第３実施例に係るトランジスタ駆動回
路の構成図である。
路の構成図である。
【図５】本発明の第４実施例に係るトランジスタ駆動回
路の構成図である。
路の構成図である。
【図６】本発明の第５実施例に係るトランジスタ駆動回
路の構成図である。
路の構成図である。
【図７】本発明の第６実施例に係るトランジスタ駆動回
路の構成図である。
路の構成図である。
【図８】本発明の第７実施例に係るトランジスタ駆動回
路の構成図である。
路の構成図である。
【図９】図１の制御回路のオン・オフ指令と出力用トラ
ンジスタの出力波形を示す図である。
ンジスタの出力波形を示す図である。
【図１０】本発明の第８実施例に係るトランジスタ駆動
回路を適用したトランジスタ出力回路の構成図である。
回路を適用したトランジスタ出力回路の構成図である。
【図１１】トランジスタ出力回路を備えるシーケンサの
ブロック図である。
ブロック図である。
【図１２】図１１に示す出力回路の詳細構成図である。
【図１３】スイッチング電源の構成図である。
【図１４】インバータの構成図である。
１…制御信号発生回路、２…フォトカプラ、３…出力用
ＮチャネルＭＯＳＦＥＴ、４…負荷、５…電源、６…抵
抗、７…ダイオード、８…駆動用ＰＮＰトランジスタ、
８Ａ…駆動用ＰＮＰトランジスタ、８Ｂ…駆動用ＰＮＰ
トランジスタ、９…抵抗、１０…駆動用ＰチャネルＭＯ
ＳＦＥＴ、１１…ダイオード、１２Ａ…抵抗、１２Ｂ…
抵抗、１３…抵抗、１４…出力用ＰチャネルＭＯＳＦＥ
Ｔ、１５…駆動用ＮＰＮトランジスタ、１６…トラン
ス、１７…整流ダイオード、１８…平滑コンデンサ、１
９…ＭＰＵ、２０…ＲＡＭ、２１…ＲＯＭ、２２…周辺
装置２３…出力回路、２４…入力回路、２５…バスライ
ン。
ＮチャネルＭＯＳＦＥＴ、４…負荷、５…電源、６…抵
抗、７…ダイオード、８…駆動用ＰＮＰトランジスタ、
８Ａ…駆動用ＰＮＰトランジスタ、８Ｂ…駆動用ＰＮＰ
トランジスタ、９…抵抗、１０…駆動用ＰチャネルＭＯ
ＳＦＥＴ、１１…ダイオード、１２Ａ…抵抗、１２Ｂ…
抵抗、１３…抵抗、１４…出力用ＰチャネルＭＯＳＦＥ
Ｔ、１５…駆動用ＮＰＮトランジスタ、１６…トラン
ス、１７…整流ダイオード、１８…平滑コンデンサ、１
９…ＭＰＵ、２０…ＲＡＭ、２１…ＲＯＭ、２２…周辺
装置２３…出力回路、２４…入力回路、２５…バスライ
ン。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/04 Ａ 9184−5Ｊ 17/16 Ｂ 9184−5Ｊ
Claims (4)
- 【請求項１】 オン指令電圧が制御入力端子に入力した
とき導通して負荷に電源を接続し、オフ指令電圧が制御
入力端子に入力したとき遮断して負荷と電源との接続を
切り離す出力用トランジスタを備えるトランジスタ出力
回路において、前記オン指令電圧が発生したとき遮断状
態となり前記オフ指令電圧が発生したとき導通して前記
制御入力端子上の電圧を取り除く駆動用トランジスタを
設けたことを特徴とするトランジスタ出力回路。 - 【請求項２】 フォトカプラを介してオン・オフ信号を
出力し該オン・オフ信号に応動して出力用トランジスタ
が導通，遮断して対応する負荷の動作を制御するシーケ
ンサ用出力回路において、制御対象の負荷毎に請求項１
記載のトランジスタ出力回路を備えることを特徴とする
シーケンサ用出力回路。 - 【請求項３】 オン・オフ指令を受けて導通・遮断し直
流電圧を交流に変換するトランジスタを有するスイッチ
ング回路と、前記交流を直流に変換する手段とを備える
スイッチング電源において、請求項１記載のトランジス
タ出力回路を前記スイッチング回路として備えることを
特徴とするスイッチング電源。 - 【請求項４】 オン・オフ指令を受けて導通，遮断し直
流を交流に変換する複数対のトランジスタ出力回路を備
えるインバータにおいて、各トランジスタ出力回路とし
て請求項１記載のトランジスタ出力回路を用いたことを
特徴とするインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308967A JPH07162279A (ja) | 1993-12-09 | 1993-12-09 | トランジスタ出力回路，シーケンサ，スイッチング電源，インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308967A JPH07162279A (ja) | 1993-12-09 | 1993-12-09 | トランジスタ出力回路，シーケンサ，スイッチング電源，インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162279A true JPH07162279A (ja) | 1995-06-23 |
Family
ID=17987385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5308967A Pending JPH07162279A (ja) | 1993-12-09 | 1993-12-09 | トランジスタ出力回路，シーケンサ，スイッチング電源，インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162279A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177697A (ja) * | 1996-12-17 | 1998-06-30 | Yazaki Corp | インタフェース及びこれを用いた自動通報装置 |
| JP2010226845A (ja) * | 2009-03-23 | 2010-10-07 | Canon Inc | コンバータ、スイッチング電源及び画像形成装置 |
| JP2022129022A (ja) * | 2021-02-24 | 2022-09-05 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP2023129170A (ja) * | 2022-03-02 | 2023-09-14 | 浩二 尊田 | プログラマブルロジックコントローラの出力ユニット |
| US20240241176A1 (en) * | 2023-01-13 | 2024-07-18 | Hamilton Sundstrand Corporation | Contactor drives having normally-on solid state switches |
-
1993
- 1993-12-09 JP JP5308967A patent/JPH07162279A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10177697A (ja) * | 1996-12-17 | 1998-06-30 | Yazaki Corp | インタフェース及びこれを用いた自動通報装置 |
| JP2010226845A (ja) * | 2009-03-23 | 2010-10-07 | Canon Inc | コンバータ、スイッチング電源及び画像形成装置 |
| JP2022129022A (ja) * | 2021-02-24 | 2022-09-05 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP2023129170A (ja) * | 2022-03-02 | 2023-09-14 | 浩二 尊田 | プログラマブルロジックコントローラの出力ユニット |
| US20240241176A1 (en) * | 2023-01-13 | 2024-07-18 | Hamilton Sundstrand Corporation | Contactor drives having normally-on solid state switches |
| US12055589B1 (en) * | 2023-01-13 | 2024-08-06 | Hamilton Sundstrand Corporation | Contactor drives having normally-on solid state switches |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BE1008072A3 (nl) | Voedingsapparaat met een schakeling voor het beperken van inrush stroom. | |
| US4719531A (en) | Overcurrent protective circuit for modulated-conductivity type MOSFET | |
| US20040257095A1 (en) | Current detecting circuit AC/DC flyback switching power supply | |
| JPS61502302A (ja) | 電界効果トランジスタのための変圧器を使用しない駆動回路 | |
| US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
| US7750720B2 (en) | Circuit arrangement and a method for galvanically separate triggering of a semiconductor switch | |
| KR0164638B1 (ko) | 광 결합기 장치 | |
| JP3022861B1 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0678526A (ja) | ゲートドライブ回路 | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JPH11146635A (ja) | 直流電源装置 | |
| JP3396605B2 (ja) | 同期整流回路の制限回路 | |
| JPH05244736A (ja) | 給電装置 | |
| JP3713795B2 (ja) | 制御装置の出力回路 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| KR970077929A (ko) | 순방향 동기 정류기용 동기 및 구동 회로 | |
| JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
| JP3548923B2 (ja) | スイッチング電源装置 | |
| JP2001061273A (ja) | ドライバ回路 | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP3512746B2 (ja) | 電源回路及び電源装置 | |
| JPH0965650A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR880001477Y1 (ko) | 오디오 뮤팅회로 | |
| JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |