JPH07162576A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH07162576A JPH07162576A JP5310207A JP31020793A JPH07162576A JP H07162576 A JPH07162576 A JP H07162576A JP 5310207 A JP5310207 A JP 5310207A JP 31020793 A JP31020793 A JP 31020793A JP H07162576 A JPH07162576 A JP H07162576A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- frequency
- synchronization
- clock
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
Abstract
(57)【要約】
【目的】 専用の測定器を用いることなく、画像処理装
置が設置されている現場で画像処理装置のテストを行な
うことを可能とする。 【構成】 第１周波数の同期クロックに同期して画像信
号に対して画像処理を施す画像処理部と、上記第１周波
数より低い第２周波数の同期クロックに同期して動作す
るマイクロコンピュータとを有する画像処理装置におい
て、テストモードを設定する設定手段と、該設定手段に
よってテストモードが設定されると、上記画像処理部の
同期クロックを、第２周波数より低い第３周波数の同期
クロックに切り換えるクロック切り換え手段とを備え、
テストモード下において、上記マイクロコンピュータよ
りテスト信号を画像処理部に出力して、画像処理部にて
テスト信号を第３周波数に同期して画像処理し、画像処
理が施されたテスト信号をマイクロコンピュータに取り
込んで画像処理部の異常を検出する。
置が設置されている現場で画像処理装置のテストを行な
うことを可能とする。 【構成】 第１周波数の同期クロックに同期して画像信
号に対して画像処理を施す画像処理部と、上記第１周波
数より低い第２周波数の同期クロックに同期して動作す
るマイクロコンピュータとを有する画像処理装置におい
て、テストモードを設定する設定手段と、該設定手段に
よってテストモードが設定されると、上記画像処理部の
同期クロックを、第２周波数より低い第３周波数の同期
クロックに切り換えるクロック切り換え手段とを備え、
テストモード下において、上記マイクロコンピュータよ
りテスト信号を画像処理部に出力して、画像処理部にて
テスト信号を第３周波数に同期して画像処理し、画像処
理が施されたテスト信号をマイクロコンピュータに取り
込んで画像処理部の異常を検出する。
Description
【０００１】
【産業上の利用分野】本発明は、プリンタ、ファクシミ
リ等の画像処理装置に関する。
リ等の画像処理装置に関する。
【０００２】
【従来の技術】従来、プリンタやファクシミリ等の画像
処理装置においては、画像処理装置の画像処理回路のテ
ストを行うため、画像処理回路を構成する各ブロック毎
に、テスト信号を入力、出力する端子を設けたものがあ
る。このようなものにおいては、専用のテスト信号発生
器を用意し、入力端子へテスト信号を入力し、出力端子
から出力されるテスト信号の処理結果を受信することに
より、各ブロックのテストをおこなっていた。
処理装置においては、画像処理装置の画像処理回路のテ
ストを行うため、画像処理回路を構成する各ブロック毎
に、テスト信号を入力、出力する端子を設けたものがあ
る。このようなものにおいては、専用のテスト信号発生
器を用意し、入力端子へテスト信号を入力し、出力端子
から出力されるテスト信号の処理結果を受信することに
より、各ブロックのテストをおこなっていた。
【０００３】上述した画像処理装置においては、一度に
扱う情報量が極めて多い。例えば、Ａ４サイズの画像信
号は、４００ＤＰＩの場合、約１．６ＭＢにも及ぶ。そ
のため、画像処理回路は、例えば、２０ＭＨｚといった
高速な同期クロックで動作する。処理速度は今後ますま
す高速化の傾向があり、このため、上記画像処理装置の
画像処理回路の機能をテストするためには、専用の測定
器を使用して、テストを行なう以外適当な方法がなかっ
た。
扱う情報量が極めて多い。例えば、Ａ４サイズの画像信
号は、４００ＤＰＩの場合、約１．６ＭＢにも及ぶ。そ
のため、画像処理回路は、例えば、２０ＭＨｚといった
高速な同期クロックで動作する。処理速度は今後ますま
す高速化の傾向があり、このため、上記画像処理装置の
画像処理回路の機能をテストするためには、専用の測定
器を使用して、テストを行なう以外適当な方法がなかっ
た。
【０００４】
【発明が解決しようとする課題】そのため、画像処理装
置が設置されている現場に測定器をその都度、持ち込む
のは難しく、装置のテストを行なうときには、装置その
ものを検査場に持ち運ばなければならないとった不都合
があった。
置が設置されている現場に測定器をその都度、持ち込む
のは難しく、装置のテストを行なうときには、装置その
ものを検査場に持ち運ばなければならないとった不都合
があった。
【０００５】一方、このような画像処理装置において
は、通常、画像処理回路は専用のチップで構成されてい
るが、それとは別に、装置の機械構成部の動作タイミン
グを制御するためのマイクロコンピュータ（ＣＰＵ）が
設けられている。このＣＰＵは、例えば、画像読取装置
にあっては、原稿照明用ランプの点灯制御等を行ない、
プリンタにあっては、給紙制御等を行なう。
は、通常、画像処理回路は専用のチップで構成されてい
るが、それとは別に、装置の機械構成部の動作タイミン
グを制御するためのマイクロコンピュータ（ＣＰＵ）が
設けられている。このＣＰＵは、例えば、画像読取装置
にあっては、原稿照明用ランプの点灯制御等を行ない、
プリンタにあっては、給紙制御等を行なう。
【０００６】
【課題を解決するための手段】そこで、本願発明は、機
械構成部制御用のＣＰＵを用いて、画像処理各ブロック
に対して上記テスト処理を行ない、専用の測定器を用い
る必要をなくする。
械構成部制御用のＣＰＵを用いて、画像処理各ブロック
に対して上記テスト処理を行ない、専用の測定器を用い
る必要をなくする。
【０００７】具体的には、請求項１の発明においては、
第１周波数の同期クロックに同期して画像信号に対して
画像処理を施す画像処理部と、上記第１周波数より低い
第２周波数の同期クロックに同期して動作するマイクロ
コンピュータとを有する画像処理装置において、テスト
モードを設定する設定手段と、該設定手段によってテス
トモードが設定されると、上記画像処理部の同期クロッ
クを、第２周波数より低い第３周波数の同期クロックに
切り換えるクロック切り換え手段とを備え、テストモー
ド下において、上記マイクロコンピュータよりテスト信
号を画像処理部に出力して、画像処理部にてテスト信号
を第３周波数に同期して画像処理する。
第１周波数の同期クロックに同期して画像信号に対して
画像処理を施す画像処理部と、上記第１周波数より低い
第２周波数の同期クロックに同期して動作するマイクロ
コンピュータとを有する画像処理装置において、テスト
モードを設定する設定手段と、該設定手段によってテス
トモードが設定されると、上記画像処理部の同期クロッ
クを、第２周波数より低い第３周波数の同期クロックに
切り換えるクロック切り換え手段とを備え、テストモー
ド下において、上記マイクロコンピュータよりテスト信
号を画像処理部に出力して、画像処理部にてテスト信号
を第３周波数に同期して画像処理する。
【０００８】また、請求項２の発明においては、第１周
波数の同期クロックに同期して画像信号に対して画像処
理を施す画像処理部と、上記第１周波数より低い第２周
波数の同期クロックに同期して動作するマイクロコンピ
ュータとを有する画像処理装置において、テストモード
を設定する設定手段と、該設定手段によってテストモー
ドが設定されると、上記画像処理部の同期クロックを、
第２周波数より低い第３周波数の同期クロックに切り換
えるクロック切り換え手段とを備え、テストモード下に
おいて、画像処理部にて画像信号を第３周波数に同期し
て画像処理し、画像処理が施された画像信号をマイクロ
コンピュータに取り込んで画像処理部の異常を検出す
る。
波数の同期クロックに同期して画像信号に対して画像処
理を施す画像処理部と、上記第１周波数より低い第２周
波数の同期クロックに同期して動作するマイクロコンピ
ュータとを有する画像処理装置において、テストモード
を設定する設定手段と、該設定手段によってテストモー
ドが設定されると、上記画像処理部の同期クロックを、
第２周波数より低い第３周波数の同期クロックに切り換
えるクロック切り換え手段とを備え、テストモード下に
おいて、画像処理部にて画像信号を第３周波数に同期し
て画像処理し、画像処理が施された画像信号をマイクロ
コンピュータに取り込んで画像処理部の異常を検出す
る。
【０００９】さらに、請求項３の発明においては、第１
周波数の同期クロックに同期して画像信号に対して画像
処理を施す画像処理部と、上記第１周波数より低い第２
周波数の同期クロックに同期して動作するマイクロコン
ピュータとを有する画像処理装置において、テストモー
ドを設定する設定手段と、該設定手段によってテストモ
ードが設定されると、上記画像処理部の同期クロック
を、第２周波数より低い第３周波数の同期クロックに切
り換えるクロック切り換え手段とを備え、テストモード
下において、上記マイクロコンピュータよりテスト信号
を画像処理部に出力して、画像処理部にてテスト信号を
第３周波数に同期して画像処理し、画像処理が施された
テスト信号をマイクロコンピュータに取り込んで画像処
理部の異常を検出する。
周波数の同期クロックに同期して画像信号に対して画像
処理を施す画像処理部と、上記第１周波数より低い第２
周波数の同期クロックに同期して動作するマイクロコン
ピュータとを有する画像処理装置において、テストモー
ドを設定する設定手段と、該設定手段によってテストモ
ードが設定されると、上記画像処理部の同期クロック
を、第２周波数より低い第３周波数の同期クロックに切
り換えるクロック切り換え手段とを備え、テストモード
下において、上記マイクロコンピュータよりテスト信号
を画像処理部に出力して、画像処理部にてテスト信号を
第３周波数に同期して画像処理し、画像処理が施された
テスト信号をマイクロコンピュータに取り込んで画像処
理部の異常を検出する。
【００１０】
【作用】請求項１の発明においては、テストモード下に
おいては、画像処理部を低速の第３周波数の同期クロッ
クに同期させて駆動させるため、比較的遅い第２周波数
の同期クロックに同期して動作するマイクロコンピュー
タより、テスト信号を画像処理部に入力することがで
き、テストパターンを発生するための専用の発振器が不
要となる。
おいては、画像処理部を低速の第３周波数の同期クロッ
クに同期させて駆動させるため、比較的遅い第２周波数
の同期クロックに同期して動作するマイクロコンピュー
タより、テスト信号を画像処理部に入力することがで
き、テストパターンを発生するための専用の発振器が不
要となる。
【００１１】また、請求項２の発明においては、テスト
モード下においては、画像処理部を低速の第３周波数の
同期クロックに同期させて駆動させるため、比較的遅い
第２周波数の同期クロックに同期して動作するマイクロ
コンピュータに、画像信号を取り込み、画像処理部での
異常を検出することができ、画像信号を測定するための
専用の測定器が不要となる。
モード下においては、画像処理部を低速の第３周波数の
同期クロックに同期させて駆動させるため、比較的遅い
第２周波数の同期クロックに同期して動作するマイクロ
コンピュータに、画像信号を取り込み、画像処理部での
異常を検出することができ、画像信号を測定するための
専用の測定器が不要となる。
【００１２】さらに、請求項３の発明においては、テス
トモード下においては、画像処理部を低速の第３周波数
の同期クロックに同期させて駆動させるため、比較的遅
い第２周波数の同期クロックに同期して動作するマイク
ロコンピュータより、テスト信号を画像処理部に入力す
ることができ、テストパターンを発生するための専用の
発振器が不要となるとなるとともに、マイクロコンピュ
ータに、画像信号を取り込み、画像処理部での異常を検
出することができ、画像信号を測定するための専用の測
定器が不要となる。
トモード下においては、画像処理部を低速の第３周波数
の同期クロックに同期させて駆動させるため、比較的遅
い第２周波数の同期クロックに同期して動作するマイク
ロコンピュータより、テスト信号を画像処理部に入力す
ることができ、テストパターンを発生するための専用の
発振器が不要となるとなるとともに、マイクロコンピュ
ータに、画像信号を取り込み、画像処理部での異常を検
出することができ、画像信号を測定するための専用の測
定器が不要となる。
【００１３】
【実施例】以下、本願発明を、画像読取装置に適用した
場合について説明する。図１は、画像読取装置１の概略
構成を示す断面図である。本体上面には、原稿ガラス１
１が設けられており、原稿ガラス１１上に載置された原
稿１０は、原稿ガラス１１の下方に設けられたランプ１
２、走査鏡１３、１４によって走査露光される。原稿画
像は、反射鏡１３、１４を介して、結像レンズ１５によ
ってＣＣＤラインセンサ１６上に順次結像され、そこで
画像濃度に応じたアナログの電気信号に変換される。
場合について説明する。図１は、画像読取装置１の概略
構成を示す断面図である。本体上面には、原稿ガラス１
１が設けられており、原稿ガラス１１上に載置された原
稿１０は、原稿ガラス１１の下方に設けられたランプ１
２、走査鏡１３、１４によって走査露光される。原稿画
像は、反射鏡１３、１４を介して、結像レンズ１５によ
ってＣＣＤラインセンサ１６上に順次結像され、そこで
画像濃度に応じたアナログの電気信号に変換される。
【００１４】図２は、画像読み取り装置１の画像処理部
及び制御回路のブロック図を示すものである。ＣＣＤラ
インセンサ１６によって読み取られた原稿１０の画像信
号は、１ライン毎に、Ａ／Ｄ変換器２１へ出力される。
Ａ／Ｄ変換器２１では、入力されるアナログの画像信号
を１画素あたり８ビットのデジタル信号に変換し、次段
のシェ−ディング補正部２２へと出力する。シェーディ
ング補正部２２では、露光ランプ１２の光量ムラやＣＣ
Ｄラインセンサ１６の各画素毎の感度ばらつきを補正す
る。その後、電気変倍部２３で、画像データの間引きや
補完を行い、設定された変倍率に応じた画像データの拡
大、縮小を実行する。次に、濃度補正部２４で下地除去
や階調補正処理を施し、２値化処理部２５で２値化処理
を行う。２値化された画像信号は、出力装置０（例え
ば、ファイリング装置やコンピュータやプリンタ）に向
けて出力される。
及び制御回路のブロック図を示すものである。ＣＣＤラ
インセンサ１６によって読み取られた原稿１０の画像信
号は、１ライン毎に、Ａ／Ｄ変換器２１へ出力される。
Ａ／Ｄ変換器２１では、入力されるアナログの画像信号
を１画素あたり８ビットのデジタル信号に変換し、次段
のシェ−ディング補正部２２へと出力する。シェーディ
ング補正部２２では、露光ランプ１２の光量ムラやＣＣ
Ｄラインセンサ１６の各画素毎の感度ばらつきを補正す
る。その後、電気変倍部２３で、画像データの間引きや
補完を行い、設定された変倍率に応じた画像データの拡
大、縮小を実行する。次に、濃度補正部２４で下地除去
や階調補正処理を施し、２値化処理部２５で２値化処理
を行う。２値化された画像信号は、出力装置０（例え
ば、ファイリング装置やコンピュータやプリンタ）に向
けて出力される。
【００１５】マイクロコンピュータ（ＣＰＵ）２７は、
露光ランプ１２の点灯／消灯制御、走査露光用の駆動装
置（図示せず）のタイミング制御、操作パネル２８に対
する入出力の制御等の機械構成部の制御を主として行
う。また、ＣＰＵ２７は、操作パネル２８で設定された
動作モードに応じて、画像処理部の各ブロック２１〜２
５に対する処理パラメータ（例えば、電気変倍部２３に
対する変倍率）を設定し、さらに、後述するように、セ
レクター２６やクロック切り替えスイッチＳＷ１、各ブ
ロックの間に設けられている切り替えＳＷ２〜ＳＷ５の
切り替え制御を行う。このように、ＣＰＵ２７は、主と
して、機械構成部分の制御を行うため、ＣＰＵ２７に供
給するクロック４のスピードは比較的低速の８ＭＨｚに
なっており、ＣＰＵ２７はこの８ＭＨｚのクロックに同
期して動作する。
露光ランプ１２の点灯／消灯制御、走査露光用の駆動装
置（図示せず）のタイミング制御、操作パネル２８に対
する入出力の制御等の機械構成部の制御を主として行
う。また、ＣＰＵ２７は、操作パネル２８で設定された
動作モードに応じて、画像処理部の各ブロック２１〜２
５に対する処理パラメータ（例えば、電気変倍部２３に
対する変倍率）を設定し、さらに、後述するように、セ
レクター２６やクロック切り替えスイッチＳＷ１、各ブ
ロックの間に設けられている切り替えＳＷ２〜ＳＷ５の
切り替え制御を行う。このように、ＣＰＵ２７は、主と
して、機械構成部分の制御を行うため、ＣＰＵ２７に供
給するクロック４のスピードは比較的低速の８ＭＨｚに
なっており、ＣＰＵ２７はこの８ＭＨｚのクロックに同
期して動作する。
【００１６】ところで、画像処理部の各ブロック（ＣＣ
Ｄラインセンサ１６、Ａ／Ｄ変換器２１、シェーディン
グ補正部２２、電気変倍部２３、濃度補正部２４、２値
化処理部２５）は、画像読み取り動作時は画素クロック
２（周波数２０ＭＨＺ）によって、同期を取りながら動
作制御される。このように高速で動作する回路に異常が
生じた場合、従来では、異常箇所の発見には専用の測定
器が必要であった。本実施例では、異常発生時には、Ｓ
Ｗ１をテストクロック３に切り替え、同期クロックのス
ピードを５ＭＨｚまで下げることにより、ＣＰＵ２７に
よる画像処理ブロック各部のテストが可能になる。一般
に、機械構成部の制御を司るＣＰＵは、画像処理用のチ
ップに比べて処理速度が遅いものが用いられており、画
像処理ブロックの同期クロックを小さくしないと、ＣＰ
Ｕ２７が発生するテスト信号を各画像処理ブロックへ入
力し、そのテスト信号の処理結果をＣＰＵ２７が検出
し、判断することができない。
Ｄラインセンサ１６、Ａ／Ｄ変換器２１、シェーディン
グ補正部２２、電気変倍部２３、濃度補正部２４、２値
化処理部２５）は、画像読み取り動作時は画素クロック
２（周波数２０ＭＨＺ）によって、同期を取りながら動
作制御される。このように高速で動作する回路に異常が
生じた場合、従来では、異常箇所の発見には専用の測定
器が必要であった。本実施例では、異常発生時には、Ｓ
Ｗ１をテストクロック３に切り替え、同期クロックのス
ピードを５ＭＨｚまで下げることにより、ＣＰＵ２７に
よる画像処理ブロック各部のテストが可能になる。一般
に、機械構成部の制御を司るＣＰＵは、画像処理用のチ
ップに比べて処理速度が遅いものが用いられており、画
像処理ブロックの同期クロックを小さくしないと、ＣＰ
Ｕ２７が発生するテスト信号を各画像処理ブロックへ入
力し、そのテスト信号の処理結果をＣＰＵ２７が検出
し、判断することができない。
【００１７】次に、ＣＰＵ２７が実行するテストモード
での処理手順について説明する。図３は、その手順を示
すフローチャートである。尚、ここで示されるテストモ
ード処理は、オペレ−タが操作パネル２８のキー操作に
より、テストモード選択して、次いで、テストの対象と
なる画像処理ブロックを選択するとテストモード処理が
実行される。
での処理手順について説明する。図３は、その手順を示
すフローチャートである。尚、ここで示されるテストモ
ード処理は、オペレ−タが操作パネル２８のキー操作に
より、テストモード選択して、次いで、テストの対象と
なる画像処理ブロックを選択するとテストモード処理が
実行される。
【００１８】テストモード処理が実行されると、まず、
ステップＳ１でＳＷ１を切り替えて画像処理ブロックの
同期クロックのスピードを５ＭＨｚにし、切り替えＳＷ
２〜ＳＷ５を全てセレクタ２６側にする（図２に示す状
態）。次に、ステップＳ２で、テストモード処理時の各
画像処理ブロックに対する処理パラメータを設定する。
例えば、電気変倍部２３に対しては、変倍率を２．００
０倍にする。ステップＳ３では、テスト対象の画像処理
ブロックを判別し、以降の処理で各対象ブロックに応じ
た処理を行う。次に、ステップＳ４で選択されているテ
スト対象に応じてセレクタ２６の設定を行う。例えば、
電気変倍部２３がテスト対象に選択されているのであれ
ば、ＳＷ３を切り換えてセレクタ２６の出力端子として
端子Ｂ１を、入力端子として端子Ｂ０を選択する。ステ
ップＳ５で、ＣＰＵ２７は、セレクタ２６にテスト対象
に応じたテストパターンの画像信号であるテスト信号を
出力する。テスト信号は、ＣＰＵ２７の出力ポートＰＢ
０、セレクタ２６のＣＰＵ側入力端子Ｙ１、セレクタ２
６の画像処理ブロック側の出力端子Ｂ１を介して電気変
倍部２３に出力され、ここで、先に設定された処理パラ
メータに応じた電気変倍処理が施される。さらに、電気
変倍部２３で電気変倍処理を受けたテスト信号は、セレ
クタ２６の画像処理ブロック側の入力端子Ｂ０、セレク
タ２６のＣＰＵ側出力端子Ｙ０、ＣＰＵ２７の入力ポー
トＰＢ１の経路でＣＰＵ２７に取り込まれる。図４に示
すタイムチャートは、電気変倍部２３で、ＣＰＵ２７か
ら出力されたテスト信号が電気変倍部２３で２．０００
倍の電気変倍処理を受け、正常に戻ってきた場合の様子
を示すものである。例えば、異常発生時には、信号がと
ぎれたり、あるいは信号が全く戻ってこない。尚、先に
説明したように、ステップＳ１で、画像処理部の各ブロ
ックの同期クロックは５ＭＨｚに切り換えられているた
め、８ＭＨｚで同期するＣＰＵ２７は、各画像処理ブロ
ックに対するテスト信号の入出力を十分に実行すること
ができる。
ステップＳ１でＳＷ１を切り替えて画像処理ブロックの
同期クロックのスピードを５ＭＨｚにし、切り替えＳＷ
２〜ＳＷ５を全てセレクタ２６側にする（図２に示す状
態）。次に、ステップＳ２で、テストモード処理時の各
画像処理ブロックに対する処理パラメータを設定する。
例えば、電気変倍部２３に対しては、変倍率を２．００
０倍にする。ステップＳ３では、テスト対象の画像処理
ブロックを判別し、以降の処理で各対象ブロックに応じ
た処理を行う。次に、ステップＳ４で選択されているテ
スト対象に応じてセレクタ２６の設定を行う。例えば、
電気変倍部２３がテスト対象に選択されているのであれ
ば、ＳＷ３を切り換えてセレクタ２６の出力端子として
端子Ｂ１を、入力端子として端子Ｂ０を選択する。ステ
ップＳ５で、ＣＰＵ２７は、セレクタ２６にテスト対象
に応じたテストパターンの画像信号であるテスト信号を
出力する。テスト信号は、ＣＰＵ２７の出力ポートＰＢ
０、セレクタ２６のＣＰＵ側入力端子Ｙ１、セレクタ２
６の画像処理ブロック側の出力端子Ｂ１を介して電気変
倍部２３に出力され、ここで、先に設定された処理パラ
メータに応じた電気変倍処理が施される。さらに、電気
変倍部２３で電気変倍処理を受けたテスト信号は、セレ
クタ２６の画像処理ブロック側の入力端子Ｂ０、セレク
タ２６のＣＰＵ側出力端子Ｙ０、ＣＰＵ２７の入力ポー
トＰＢ１の経路でＣＰＵ２７に取り込まれる。図４に示
すタイムチャートは、電気変倍部２３で、ＣＰＵ２７か
ら出力されたテスト信号が電気変倍部２３で２．０００
倍の電気変倍処理を受け、正常に戻ってきた場合の様子
を示すものである。例えば、異常発生時には、信号がと
ぎれたり、あるいは信号が全く戻ってこない。尚、先に
説明したように、ステップＳ１で、画像処理部の各ブロ
ックの同期クロックは５ＭＨｚに切り換えられているた
め、８ＭＨｚで同期するＣＰＵ２７は、各画像処理ブロ
ックに対するテスト信号の入出力を十分に実行すること
ができる。
【００１９】ステップＳ６で処理後のテスト信号が戻っ
てきたかどうかを判別する。所定時間経ってもＣＰＵ２
７の入力ポートＰＢ０に入力がない場合は、ステップＳ
９で異常処理をする。ステップＳ７でＣＰＵ２７がそれ
を受け取り、ステップＳ８で異常の有無を判断する。異
常があれば、ステップＳ９でその旨を操作パネル２８等
に表示してリターンする。尚、ここでは、テスト対象と
して電気変倍部２３が選択されている場合について説明
したが、他のブロック（シェーディング補正部２２、濃
度補正部２４、２値化処理部２５）が選択されている場
合には、同様に、スイッチＳＷ２，４，５のいずれかが
切り換えられ、セレクタ２６のポ−トＡ１，Ａ０、Ｃ
１，Ｃ０、Ｄ１，Ｄ０のいずれかが選択され、さらに選
択されたテスト対象に応じたテスト信号が出力されて、
異常が検出される。
てきたかどうかを判別する。所定時間経ってもＣＰＵ２
７の入力ポートＰＢ０に入力がない場合は、ステップＳ
９で異常処理をする。ステップＳ７でＣＰＵ２７がそれ
を受け取り、ステップＳ８で異常の有無を判断する。異
常があれば、ステップＳ９でその旨を操作パネル２８等
に表示してリターンする。尚、ここでは、テスト対象と
して電気変倍部２３が選択されている場合について説明
したが、他のブロック（シェーディング補正部２２、濃
度補正部２４、２値化処理部２５）が選択されている場
合には、同様に、スイッチＳＷ２，４，５のいずれかが
切り換えられ、セレクタ２６のポ−トＡ１，Ａ０、Ｃ
１，Ｃ０、Ｄ１，Ｄ０のいずれかが選択され、さらに選
択されたテスト対象に応じたテスト信号が出力されて、
異常が検出される。
【００２０】以上説明したように、本実施例において
は、テストモード下で、画像処理部の同期クロックを、
機械構成部を制御するＣＰＵ２７の同期クロックよりも
周波数の低い同期クロックに同期させるようにしたた
め、機械構成部制御用ＣＰＵ２７によって、テスト信号
を画像処理部に与え、処理結果を取り込み異常検出をす
ることが可能となった。
は、テストモード下で、画像処理部の同期クロックを、
機械構成部を制御するＣＰＵ２７の同期クロックよりも
周波数の低い同期クロックに同期させるようにしたた
め、機械構成部制御用ＣＰＵ２７によって、テスト信号
を画像処理部に与え、処理結果を取り込み異常検出をす
ることが可能となった。
【００２１】尚、本実施例においては、ＣＰＵ２７で画
像処理部に対してテスト信号を与え、また、処理された
テスト信号をＣＰＵで取り込むものを示したが、ＣＰＵ
２７にどちらか一方を行い、他方を専用の回路を用いて
実行しても良い。
像処理部に対してテスト信号を与え、また、処理された
テスト信号をＣＰＵで取り込むものを示したが、ＣＰＵ
２７にどちらか一方を行い、他方を専用の回路を用いて
実行しても良い。
【００２２】さらに、本実施例においては画像読取装置
を示したが、画像信号を高速の同期クロックに同期して
画像処理を実行する、ファクシミリ、プリンタ、デジタ
ル複写機、画像ファイリング装置、画像表示装置等の画
像処理装置に本発明を適応できることは言うまでもな
い。
を示したが、画像信号を高速の同期クロックに同期して
画像処理を実行する、ファクシミリ、プリンタ、デジタ
ル複写機、画像ファイリング装置、画像表示装置等の画
像処理装置に本発明を適応できることは言うまでもな
い。
【００２３】
【発明の効果】請求項１の発明においては、テストモー
ド下においては、画像処理部を低速の第３周波数の同期
クロックに同期させて駆動させるため、比較的遅い第２
周波数の同期クロックに同期して動作するマイクロコン
ピュータより、テスト信号を画像処理部に入力すること
ができ、テストパターンを発生するための専用の発振器
が不要となる。
ド下においては、画像処理部を低速の第３周波数の同期
クロックに同期させて駆動させるため、比較的遅い第２
周波数の同期クロックに同期して動作するマイクロコン
ピュータより、テスト信号を画像処理部に入力すること
ができ、テストパターンを発生するための専用の発振器
が不要となる。
【００２４】また、請求項２の発明においては、テスト
モード下においては、画像処理部を低速の第３周波数の
同期クロックに同期させて駆動させるため、比較的遅い
第２周波数の同期クロックに同期して動作するマイクロ
コンピュータに、画像信号を取り込み、画像処理部での
異常を検出することができ、画像信号を測定するための
専用の測定器が不要となる。
モード下においては、画像処理部を低速の第３周波数の
同期クロックに同期させて駆動させるため、比較的遅い
第２周波数の同期クロックに同期して動作するマイクロ
コンピュータに、画像信号を取り込み、画像処理部での
異常を検出することができ、画像信号を測定するための
専用の測定器が不要となる。
【００２５】さらに、請求項３の発明においては、テス
トモード下においては、画像処理部を低速の第３周波数
の同期クロックに同期させて駆動させるため、比較的遅
い第２周波数の同期クロックに同期して動作するマイク
ロコンピュータより、テスト信号を画像処理部に入力す
ることができ、テストパターンを発生するための専用の
発振器が不要となるとなるとともに、マイクロコンピュ
ータに、画像信号を取り込み、画像処理部での異常を検
出することができ、画像信号を測定するための専用の測
定器が不要となる。
トモード下においては、画像処理部を低速の第３周波数
の同期クロックに同期させて駆動させるため、比較的遅
い第２周波数の同期クロックに同期して動作するマイク
ロコンピュータより、テスト信号を画像処理部に入力す
ることができ、テストパターンを発生するための専用の
発振器が不要となるとなるとともに、マイクロコンピュ
ータに、画像信号を取り込み、画像処理部での異常を検
出することができ、画像信号を測定するための専用の測
定器が不要となる。
【図１】画像読取装置の概略構成を示す断面図である。
【図２】画像読取装置のブロック図である。
【図３】テストモードでの処理の手順を示すフローチャ
ートである。
ートである。
【図４】電気変倍部へ入力されるテスト信号及び電気変
倍部から出力されるテスト信号の様子を示すタイムチャ
ートである。
倍部から出力されるテスト信号の様子を示すタイムチャ
ートである。
１・・・画像読み取り装置、２・・・画素クロック、３
・・・テストクロック、４・・・ＣＰＵ同期用クロッ
ク、１６・・・ＣＣＤラインセンサ、２１・・・Ａ／Ｄ
変換器、２２・・・シェーディング補正部、２３・・・
電気変倍部、２４・・・濃度補正部、２５・・・２値化
処理部、０・・・出力装置、２６・・・セレクタ、２７
・・・マイクロコンピュータ（ＣＰＵ）、２８・・・操
作パネル。
・・・テストクロック、４・・・ＣＰＵ同期用クロッ
ク、１６・・・ＣＣＤラインセンサ、２１・・・Ａ／Ｄ
変換器、２２・・・シェーディング補正部、２３・・・
電気変倍部、２４・・・濃度補正部、２５・・・２値化
処理部、０・・・出力装置、２６・・・セレクタ、２７
・・・マイクロコンピュータ（ＣＰＵ）、２８・・・操
作パネル。
Claims (3)
- 【請求項１】 第１周波数の同期クロックに同期して画
像信号に対して画像処理を施す画像処理部と、上記第１
周波数より低い第２周波数の同期クロックに同期して動
作するマイクロコンピュータとを有する画像処理装置に
おいて、テストモードを設定する設定手段と、該設定手
段によってテストモードが設定されると、上記画像処理
部の同期クロックを、第２周波数より低い第３周波数の
同期クロックに切り換えるクロック切り換え手段とを備
え、テストモード下において、上記マイクロコンピュー
タよりテスト信号を画像処理部に出力して、画像処理部
にてテスト信号を第３周波数に同期して画像処理するこ
とを特徴とする画像処理装置。 - 【請求項２】 第１周波数の同期クロックに同期して画
像信号に対して画像処理を施す画像処理部と、上記第１
周波数より低い第２周波数の同期クロックに同期して動
作するマイクロコンピュータとを有する画像処理装置に
おいて、テストモードを設定する設定手段と、該設定手
段によってテストモードが設定されると、上記画像処理
部の同期クロックを、第２周波数より低い第３周波数の
同期クロックに切り換えるクロック切り換え手段とを備
え、テストモード下において、画像処理部にて画像信号
を第３周波数に同期して画像処理し、画像処理が施され
た画像信号をマイクロコンピュータに取り込んで画像処
理部の異常を検出することを特徴とする画像処理装置。 - 【請求項３】 第１周波数の同期クロックに同期して画
像信号に対して画像処理を施す画像処理部と、上記第１
周波数より低い第２周波数の同期クロックに同期して動
作するマイクロコンピュータとを有する画像処理装置に
おいて、テストモードを設定する設定手段と、該設定手
段によってテストモードが設定されると、上記画像処理
部の同期クロックを、第２周波数より低い第３周波数の
同期クロックに切り換えるクロック切り換え手段とを備
え、テストモード下において、上記マイクロコンピュー
タよりテスト信号を画像処理部に出力して、画像処理部
にてテスト信号を第３周波数に同期して画像処理し、画
像処理が施されたテスト信号をマイクロコンピュータに
取り込んで画像処理部の異常を検出することを特徴とす
る画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310207A JPH07162576A (ja) | 1993-12-10 | 1993-12-10 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310207A JPH07162576A (ja) | 1993-12-10 | 1993-12-10 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162576A true JPH07162576A (ja) | 1995-06-23 |
Family
ID=18002485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310207A Pending JPH07162576A (ja) | 1993-12-10 | 1993-12-10 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162576A (ja) |
-
1993
- 1993-12-10 JP JP5310207A patent/JPH07162576A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591292B2 (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
| JPH11164147A (ja) | 画像読取装置 | |
| US5181104A (en) | Image processing apparatus having a reader movable to a designated position | |
| KR100193795B1 (ko) | 쉐이딩 보정회로 및 방법 | |
| JPH1032810A (ja) | 画像処理検査装置 | |
| JPH04232573A (ja) | 光学検査方法および該方法を用いた光学検査装置 | |
| JP3722403B2 (ja) | 画像読取装置 | |
| JPH07162576A (ja) | 画像処理装置 | |
| JPH0888772A (ja) | 画像形成装置 | |
| JP2685816B2 (ja) | 光量制御装置 | |
| JP3631597B2 (ja) | 画像読取装置 | |
| JPH0577408A (ja) | ウエブの蛇行認識方法および装置 | |
| JPH05124179A (ja) | 基準データ自動再入力方法および装置 | |
| JPH1141424A (ja) | 画像読み取り装置 | |
| JPH0241067A (ja) | カラー画像処理装置 | |
| JPH0519863B2 (ja) | ||
| JPS6213161A (ja) | 画像処理装置 | |
| JPH089157A (ja) | 画像処理装置 | |
| JPH08289062A (ja) | 画像処理装置 | |
| JP2002290677A (ja) | 画像読取装置 | |
| JPH05302898A (ja) | パターン検査装置 | |
| JP2001111754A (ja) | 処理部群の自己診断方法 | |
| JP2005175760A (ja) | 画像入力装置 | |
| JPH11308449A (ja) | 画像読取装置 | |
| JPH02161868A (ja) | 像処理装置 |