JPH0716593U - チョッパ回路 - Google Patents

Abstract

(57)【要約】 【目的】 高効率で安定性に優れたスイッチング電源用
のチョッパ回路を提供する。 【構成】 ＰチャネルパワーＭＯＳ・ＦＥＴ（Ｑ１）
と、ＮＰＮトランジスタＱ２およびＰＮＰトランジスタ
Ｑ３からなるプッシュプルドライブ回路と、ＮＰＮトラ
ンジスタＱ４と、定電圧素子ＺＤ１から構成され、ＭＯ
Ｓ・ＦＥＴ（Ｑ１）のソースに直流電源Ｅ１、定電圧素
子ＺＤ１のカソードおよびトランジスタＱ２のコレクタ
が接続され、ゲートにプッシュプルドライブ回路の共通
エミッタが接続され、プッシュプルドライブ回路の共通
ベースに抵抗Ｒ２を介してトランジスタＱ４のコレクタ
が接続され、プッシュプルドライブ回路のトランジスタ
Ｑ３のコレクタに定電圧素子ＺＤ１のアノードが接続さ
れ、パルス幅制御回路２から出力される高周波のパルス
制御信号Ｅ２により駆動されるチョッパ回路１。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は直流電源を高周波でオン／オフして高周波パルス電源に変換するス イッチング電源（レギュレータ）のチョッパ回路に係り、特にスイッチングＦＥ Ｔを効率よく、安定に動作するチョッパ回路に関する。

【０００２】

【従来の技術】

スイッチング電源は、スイッチング素子を含めた半導体素子、トランス、コイ ルおよびコンデンサ等の構成部品の高周波対応に伴って小形化が図られてきてお り、直流電源を高周波パルス電源に変換するチョッパ回路もますますスイッチン グ周波数が高くなる傾向にある。

【０００３】 従来のチョッパ回路を図３〜図５に示す。 図３はスイッチング素子をトランジスタで構成した従来実施例、図４はスイッ チング素子をＰチャネルパワーＭＯＳ・ＦＥＴで構成した従来実施例、図５はス イッチング素子をＮチャネルパワーＭＯＳ・ＦＥＴで構成した従来実施例である 。

【０００４】 図３において、チョッパ回路２０は、ＮＰＮトランジスタＱＡおよびＰＮＰト ランジスタＱＢで構成するスイッチ回路、スイッチ回路を高周波パルス制御信号 で駆動するＮＰＮトランジスタＱＣ、および抵抗Ｒ２１、Ｒ２２、Ｒ２３等を備 え、パルス幅制御回路２１から提供される高周波制御信号に対応してトランジス タＱＣがスイッチング動作を行い、スイッチング動作に伴い発生する高周波パル ス制御信号に基づいてスイッチ回路が直流電源Ｅをオン／オフして高周波電源に 変換するよう構成される。 なお、チョッパ回路２０は、スイッチング周波数が数１０ＫＨｚ以下のスイッ チング電源に採用される。

【０００５】 図４において、チョッパ回路３０は、ＰチャネルＭＯＳ・ＦＥＴ（Ｔａ）、ツ ェナーダイオードＺＤａおよびツェナーダイオードＺＤｂ、抵抗Ｒａ、コンデン サＣａを備え、ＭＯＳ・ＦＥＴ（Ｔａ）のゲート―ソース間にツェナーダイオー ドＺＤａまたはツェナーダイオードＺＤｂのツェナー電圧Ｖｚｏとツェナーダイ オード（ＺＤａ、ＺＤｂ）の順方向電圧Ｖｄ（約０．６ボルト）の和（Ｖｚｏ＋ ０．６）ボルトのバイアスをかけておき、結合コンデンサＣａを介して高周波制 御信号ＥａでＭＯＳ・ＦＥＴ（Ｔａ）のゲートを制御し、ＭＯＳ・ＦＥＴ（Ｔａ ）のスイッチングにより直流電源Ｅをオン／オフして高周波制御信号Ｅａに対応 した高周波電源に変換するよう構成される。

【０００６】 図５において、チョッパ回路４０は、３個のＮチャネルＭＯＳ・ＦＥＴ（Ｔ１ ）、（Ｔ２）、（Ｔ３）から構成されるブートストラップ回路が採用された実施 例を示す。 ＭＯＳ・ＦＥＴ（Ｔ１）およびＭＯＳ・ＦＥＴ（Ｔ３）のゲートに高周波制御 信号ＥＡが印加され、（Ｔ１）および（Ｔ３）がオン状態になると、ＭＯＳ・Ｆ ＥＴ（Ｔ２）はオフ状態となるとともにコンデンサＣＡはダイオードＤを介して 充電される。 次に、ＭＯＳ・ＦＥＴ（Ｔ１、Ｔ３）がオフ状態になると、コンデンサＣＡに 充電された電荷は抵抗ｒを介して放電し、ＭＯＳ・ＦＥＴ（Ｔ２）自体が備えて いる入力容量Ｃｓを充電してゲート電圧がバイアスされ、ＭＯＳ・ＦＥＴ（Ｔ２ ）がオン状態となる。

【０００７】 このように、高周波制御信号ＥＡに基づいてＭＯＳ・ＦＥＴ（Ｔ３）およびＭ ＯＳ・ＦＥＴ（Ｔ２）が交互にオン／オフを繰返すことにより、直流電源Ｅをオ ン／オフして高周波制御信号ＥＡに対応した高周波電源に変換するよう構成され る。

【０００８】 高周波制御信号ＥＡのパルス幅が短く（例えば高周波）、ＭＯＳ・ＦＥＴ（Ｔ ３）のオン時間が短い場合、コンデンサＣＡを充分に充電できなくなりＭＯＳ・ ＦＥＴ（Ｔ２）がオンにならない状態を避けるため、スイッチング条件（例えば 、スイッチング周波数等）に拘らず、ＭＯＳ・ＦＥＴ（Ｔ３）の最小オン時間で コンデンサＣＡに充電された電荷量でＭＯＳ・ＦＥＴ（Ｔ２）をオン駆動できる ようコンデンサＣＡの値が選定される。 なお、通常コンデンサＣＡと入力容量Ｃｓの関係は、ＣＡ≧１０×Ｃｓに設定 される。

【０００９】

【考案が解決しようとする課題】

図３のチョッパ回路２０は、直流電源を断続するスイッチング素子がトランジ スタＱＡ、ＱＢで構成されるため、スイッチング時の電流降下時間に発生するカ ットオフ損失が大きくなったり、スイッチングオフ時にトランジスタに蓄積され る電荷による蓄積時間の影響を受けて高速スイッチングが妨げられたりする課題 があり、これらの影響はスイッチング周波数が高くなるにつれて増大する。

【００１０】 また、図４のチョッパ回路３０は、コンデンサＣａを介して高周波制御信号Ｅ ＡでスイッチングＦＥＴ（Ｔａ）が動されるため、ツェナーダイオード（ＺＤａ 、ＺＤｂ）によりＦＥＴ（Ｔａ）のゲート―ソース間電圧は一定に保たれるが、 コンデンサＣａが高周波制御信号ＥＡのパルス波形のデューティに影響を及ぼす ことにより、高周波制御信号ＥＡのデューティが制約を受ける課題がある。 特に、高周波制御信号ＥＡがパルス幅制御（ＰＷＭ）の場合の影響が大きくな る。

【００１１】 さらに、図５のチョッパ回路４０は、ＦＥＴ（Ｔ３）がオン状態にコンデンサ ＣＡの両端の電圧はダイオードＤの順方向電圧Ｖｄ（約０．６ボルト）を無視す ると、ほぼ直流電源Ｅとなるため、この電圧Ｅ（例えば１３０Ｖ）がＦＥＴ（Ｔ ２）のゲート―ソース間に印加され、ゲート―ソース電圧の絶対最大定格（通常 ２０Ｖ程度）を超えてＦＥＴ（Ｔ２）を破壊する場合がある。

【００１２】 この考案はこのような課題を解決するためなされたもので、その目的はスイッ チング損失や蓄積時間が少なく、高周波パルス制御信号のデューティに制約がな いとともにスイッチングＦＥＴのゲート―ソース間電圧を適切に保つことにより 、効率がよく、安定なスイッチング電源のチョッパ回路を提供することにある。

【００１３】

【課題を解決するための手段】

前記課題を解決するためこの考案に係るチョッパ回路は、直流電源をオン／オ フするＰチャネルＦＥＴと、定電圧素子と、ＮＰＮトランジスタおよびＰＮＰト ランジスタで構成され、共通ベースおよび共通エミッタを有するプッシュプルド ライブ回路とを備え、このプッシュプルドライブ回路の両方のコレクタ間には定 電圧素子を、この定電圧素子のプラス側にはＰチャネルＦＥＴのソース端子を、 共通エミッタにはＰチャネルＦＥＴのゲート端子をそれぞれ接続するとともに、 共通ベースを高周波のパルス制御信号で駆動することによりＰチャネルＦＥＴの 制御電圧を定電圧素子の電位に設定することを特徴とする。

【００１４】

【作用】

この考案に係るチョッパ回路は、スイッチングＰチャネルＦＥＴと、定電圧素 子と、ＮＰＮトランジスタおよびＰＮＰトランジスタで構成され、共通ベースお よび共通エミッタを有するプッシュプルドライブ回路とを備えたので、高周波の パルス制御信号に対応して直流電源を高周波のパルス電源に変換することができ る。

【００１５】 また、プッシュプルドライブ回路の動作により、ＰチャネルＦＥＴのゲート― ソース間電圧を定電圧素子で決定される所定の電圧に設定するとともに高速スイ ッチングが可能となるので、パルス幅制御の高周波のパルス制御信号に追従した 精度のよいスイッチング動作を実現することができる。

【００１６】

【実施例】

以下この考案の実施例を添付図面に基づいて説明する。 図１はこの考案に係るチョッパ回路を適用したスイッチング電源の回路図であ る。 図１において、チョッパ回路１は、ＰチャネルパワーＭＯＳ・ＦＥＴ（Ｑ１） と、ＮＰＮトランジスタＱ２およびＰＮＰトランジスタＱ３からなるプッシュプ ルドライブ回路と、ＮＰＮトランジスタＱ４と、定電圧素子ＺＤ１と、抵抗Ｒ１ 〜抵抗Ｒ５と、コンデンサＣ１とから構成する。

【００１７】 なお、フライホイールダイオードＤ１、コイルＬ１および平滑コンデンサＣ２ は、直流電源Ｅ１をチョッパ回路１で変換（スイッチング）した高周波パルス電 源を平滑することにより、所定の直流電圧値Ｅｏを発生するスイッチング電源が 構成される。 また、抵抗Ｒ６および抵抗Ｒ７で分割される出力電圧Ｅｏの一部である直流電 圧情報をパルス幅制御回路２に提供し、パルス幅制御回路２は直流電圧情報に対 応し、パルス幅制御を施した高周波パルス制御信号をチョッパ回路１に提供して 安定な直流電圧出力Ｅｏが得られる。

【００１８】 ＭＯＳ・ＦＥＴ（Ｑ１）のソースは直流電源Ｅ１入力端子を構成し、定電圧素 子ＺＤ１（例えばツェナーダイオード）のカソード、トランジスタＱ２のコレク タ、抵抗Ｒ１および抵抗Ｒ５の一端がそれぞれ接続され、ゲートはスイッチング 制御端子を構成し、プッシュプルドライブ回路を構成するトタンジスタＱ２およ びトタンジスタＱ３の共通エミッタ、抵抗Ｒ５の他端がそれぞれ接続される。 またドレインは高周波パルス電源の出力端子を構成し、フライホイールダイオ ードＤ１、コイルＬ１が接続される。

【００１９】 プッシュプルドライブ回路の共通ベースは抵抗Ｒ１の他端が接続されるととも に、抵抗Ｒ２を介してトランジスタＱ４のコレクタに接続され、プッシュプルド ライブ回路のトランジスタＱ３のコレクタは定電圧素子ＺＤ１のアノードに接続 される。 また、トランジスタＱ４のベースはパルス幅制御回路２の出力に接続され、エ ミッタは抵抗Ｒ３を介して接地される。

【００２０】 プッシュプルドライブ回路は、パルス幅制御回路２から出力される高周波パル ス制御信号Ｅ２に基づいてトランジスタＱ４が高速スイッチング動作を行い、高 周波パルス制御信号Ｅ２に対応したパルス電圧が抵抗Ｒ２を介して共通ベースに 提供されると、プッシュプル動作を行ってＭＯＳ・ＦＥＴ（Ｑ１）のゲートを駆 動する。

【００２１】 プッシュプルドライブ回路の共通ベースに提供されるパルス電圧がＨレベルの 場合、トランジスタＱ２がオン、トランジスタＱ３がオフ状態となり、ＭＯＳ・ ＦＥＴ（Ｑ１）のゲート電圧は、トランジスタＱ２の飽和電圧（Ｖｓａｔ）を無 視すれば、ほぼ直流電源Ｅ１と同じ値となり、ゲート―ソース電圧はほぼ０（ボ ルト）に設定されてＭＯＳ・ＦＥＴ（Ｑ１）はオフ駆動される。 一方、プッシュプルドライブ回路の共通ベースに提供されるパルス電圧がＬレ ベルの場合、トランジスタＱ２がオフ、トランジスタＱ３がオン状態となり、Ｍ ＯＳ・ＦＥＴ（Ｑ１）のゲート電圧は、トランジスタＱ３の飽和電圧（Ｖｓａｔ ）を無視すれば、ほぼ直流電源Ｅ１から定電圧素子ＺＤ１の電圧ＶＺを差し引い た値（Ｅ１−ＶＺ）に設定されてＭＯＳ・ＦＥＴ（Ｑ１）はオン駆動される。

【００２２】 図２に高周波パルス制御信号とゲート電圧の時間特性図を示す。 （ａ）図は高周波パルス制御信号（Ｑ４ベース電圧）のパルス波形、（ｂ）図 はＭＯＳ・ＦＥＴ（Ｑ１）のゲート電圧波形である。 高周波パルス制御信号がＨレベル（Ｅ２）に対応してゲート電圧は（Ｅ１−Ｖ Ｚ）でＭＯＳ・ＦＥＴ（Ｑ１）はオン状態となり、高周波パルス制御信号がＬレ ベル（０ボルト）に対応してゲート電圧はＥ１でＭＯＳ・ＦＥＴ（Ｑ１）はオフ 状態となる。 従って、直流電源Ｅ１は、ＭＯＳ・ＦＥＴ（Ｑ１）のオン／オフに対応してＭ ＯＳ・ＦＥＴ（Ｑ１）のドレインからＥ１／０（ボルト）の高周波パルス電源が 出力される。

【００２３】 定電圧素子ＺＤ１はプッシュプルドライブ回路の両端に接続される構成なので 、プッシュプルドライブ回路をＭＯＳ・ＦＥＴ（Ｑ１）のオン／オフに拘らず定 電圧ＶＺに抑え、プッシュプルドライブ回路を高電圧から保護することができる ので、トランジスタＱ２およびトランジスタＱ３は低耐圧のものを採用すること ができる。

【００２４】 また、ＭＯＳ・ＦＥＴ（Ｑ１）のスイッチング制御をプッシュプルドライブ回 路で行うよう構成したので、トランジスタＱ２およびトランジスタＱ３の高速ス イッチング動作により、ＭＯＳ・ＦＥＴ（Ｑ１）のゲート―ソース間またはゲー ト―ドレイン間の入力容量または出力容量に蓄積される電荷を瞬時に放電させる ことができ、高周波パルス制御信号に対応したＭＯＳ・ＦＥＴ（Ｑ１）の高速ス イッチング動作を実現できる。

【００２５】 さらに、直流電源Ｅ１の電圧（Ｅ１）が変動して最低の電圧（Ｅｏ１＜Ｅ１） の場合にもＭＯＳ・ＦＥＴ（Ｑ１）のスイッチング時のトランジスタＱ４がＡ級 動作が可能になるよう抵抗Ｒ１、抵抗Ｒ２および抵抗Ｒ３を設定する。 トランジスタＱ４の飽和電圧をＶｓａｔ、コレクタ電流をＩとすると、Ａ級動 作の条件は、Ｅｏ１−Ｉ×（Ｒ１＋Ｒ２＋Ｒ３）＞Ｖｓａｔが成立する。

【００２６】 このように、トランジスタＱ４をＡ級で動作することにより、直流電源Ｅ１が 変動してもコレクタ電流をＩは変化せず、高周波パルス制御信号のデューティが 変化してもＭＯＳ・ＦＥＴ（Ｑ１）は安定にスイッチング動作を行うことができ る。

【００２７】

【考案の効果】

以上説明したようにこの考案に係るチョッパ回路は、ＰチャネルパワーＭＯＳ ・ＦＥＴ、定電圧素子およびプッシュプルドライブ回路を備えたので、Ｐチャネ ルパワーＭＯＳ・ＦＥＴのゲート―ソース間電圧を定電圧素子で決定される所定 の電圧に設定するとともに高速スイッチングが可能となり、パルス幅制御の高周 波のパルス制御信号に追従した精度のよいスイッチング動作を実現することがで きる。

【００２８】 また、定電圧素子でＰチャネルパワーＭＯＳ・ＦＥＴのゲート―ソース間およ びプッシュプルドライブ回路を保護するよう構成したので、低耐圧の部品を採用 することができる。

【００２９】 よって、高効率で安定性に優れたスイッチング電源用のチョッパ回路を提供す ることができる。

【００３０】 また、チョッパ回路を経済的に実現することができる。

【図面の簡単な説明】

【図１】この考案に係るチョッパ回路を適用したスイッ
チング電源の回路図

【図２】高周波パルス制御信号とゲート電圧の時間特性
図

【図３】スイッチング素子をトランジスタで構成した従
来実施例

【図４】スイッチング素子をＰチャネルパワーＭＯＳ・
ＦＥＴで構成した従来実施例

【図５】スイッチング素子をＮチャネルパワーＭＯＳ・
ＦＥＴで構成した従来実施例

【符号の説明】

１…チョッパ回路、２…パルス幅制御回路、Ｃ１…コン
デンサ、Ｃ２…平滑コンデンサ、Ｄ１…フライホイール
ダイオード、Ｅ１…直流電源、Ｌ１…コイル、Ｑ１…Ｐ
チャネルパワーＭＯＳ・ＦＥＴ、Ｑ２，Ｑ４…ＮＰＮト
ランジスタ、Ｑ３…ＰＮＰトランジスタ、Ｒ１〜Ｒ７…
抵抗、ＺＤ１…定電圧素子。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 高周波のパルス制御信号に基づいて直流
   電源をオン／オフし、パルス制御信号に対応した高周波
   パルス電源に変換するチョッパ回路において、 前記直流電源をオン／オフするＰチャネルＦＥＴ（電界
   効果トランジスタ）と、定電圧素子と、ＮＰＮトランジ
   スタおよびＰＮＰトランジスタで構成され、共通ベース
   および共通エミッタを有するプッシュプルドライブ回路
   とを備え、このプッシュプルドライブ回路の両方のコレ
   クタ間には前記定電圧素子を、この定電圧素子のプラス
   側には前記ＰチャネルＦＥＴのソース端子を、前記共通
   エミッタには前記ＰチャネルＦＥＴのゲート端子をそれ
   ぞれ接続するとともに、前記共通ベースを前記高周波の
   パルス制御信号で駆動することにより前記ＰチャネルＦ
   ＥＴの制御電圧を前記定電圧素子の電位に設定すること
   を特徴とするチョッパ回路。