JPH07169967A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH07169967A JPH07169967A JP31628793A JP31628793A JPH07169967A JP H07169967 A JPH07169967 A JP H07169967A JP 31628793 A JP31628793 A JP 31628793A JP 31628793 A JP31628793 A JP 31628793A JP H07169967 A JPH07169967 A JP H07169967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置のアンダーコート膜はガラス基
板と以降のプロセスで形成されるトランジスタ層との層
間にあって、ガラス基板からトランジスタへの汚染防止
膜として多く一般に用いられている。また、液晶表示装
置のゲート・ソース引出し電極がＡｌあるいはＡｌの合
金膜で直接的に引き出されると、高温高湿試験において
Ａｌが腐食しやすいという問題点があった。 【構成】 ゲート電極およびソース電極が直接外部に引
き出されてなる本発明の液晶表示装置は、ゲート電極と
なる金属膜とソース・ドレイン電極となる金属膜がＴｉ
とＡｌの積層膜で構成され、ゲート電極をガラス基板上
に直接形成する構成とする。
板と以降のプロセスで形成されるトランジスタ層との層
間にあって、ガラス基板からトランジスタへの汚染防止
膜として多く一般に用いられている。また、液晶表示装
置のゲート・ソース引出し電極がＡｌあるいはＡｌの合
金膜で直接的に引き出されると、高温高湿試験において
Ａｌが腐食しやすいという問題点があった。 【構成】 ゲート電極およびソース電極が直接外部に引
き出されてなる本発明の液晶表示装置は、ゲート電極と
なる金属膜とソース・ドレイン電極となる金属膜がＴｉ
とＡｌの積層膜で構成され、ゲート電極をガラス基板上
に直接形成する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置およびそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】従来のＴＦＴアレイ構成について、図６
（ａ）〜（ｄ）を用い以下に説明する。
（ａ）〜（ｄ）を用い以下に説明する。
【０００３】まず第１の工程では絶縁性透明基板として
ガラス基板１上にアンダーコート膜としてＳｉＯ２膜２
を全面形成する。次に第２の工程では前記基板上にゲー
ト電極３となる第１の金属膜として、例えばＡｌ膜もし
くはＡｌ合金膜をパターン形成する。この時信号入力用
引出し電極となる、ゲート側のＴＡＢ実装用電極３ａは
前記ゲート配線の延長端部に引き出され同ゲート材で配
置される（図６（ａ）参照）。
ガラス基板１上にアンダーコート膜としてＳｉＯ２膜２
を全面形成する。次に第２の工程では前記基板上にゲー
ト電極３となる第１の金属膜として、例えばＡｌ膜もし
くはＡｌ合金膜をパターン形成する。この時信号入力用
引出し電極となる、ゲート側のＴＡＢ実装用電極３ａは
前記ゲート配線の延長端部に引き出され同ゲート材で配
置される（図６（ａ）参照）。
【０００４】次に第３の工程では、ゲート絶縁膜４、シ
リコン半導体層５、及びチャネル保護膜６を成膜する。
第４の工程では、ゲ−ト電極３上のチャネル保護膜６を
パタ−ニングする。次に第５の工程では、ｎ＋：シリコ
ン膜（図示せず）を形成し、将来ＴＦＴが形成されるよ
うに該ｎ＋：シリコン膜及びシリコン半導体層５をパタ
ーニングする（図６ｂ参照）。
リコン半導体層５、及びチャネル保護膜６を成膜する。
第４の工程では、ゲ−ト電極３上のチャネル保護膜６を
パタ−ニングする。次に第５の工程では、ｎ＋：シリコ
ン膜（図示せず）を形成し、将来ＴＦＴが形成されるよ
うに該ｎ＋：シリコン膜及びシリコン半導体層５をパタ
ーニングする（図６ｂ参照）。
【０００５】第６の工程では、画素電極７として透明導
電膜ＩＴＯを成膜しパタ−ン形成する（図６（ｃ）参
照）。
電膜ＩＴＯを成膜しパタ−ン形成する（図６（ｃ）参
照）。
【０００６】第７の工程ではソース・ドレイン電極８と
なる第２の金属膜として例えばＴｉ／Ａｌをパターン形
成する。この時信号入力用引出し電極として、ソース側
のＴＡＢ実装用電極は前記ソース配線の延長端部に引き
出され同ソース材で配置される。
なる第２の金属膜として例えばＴｉ／Ａｌをパターン形
成する。この時信号入力用引出し電極として、ソース側
のＴＡＢ実装用電極は前記ソース配線の延長端部に引き
出され同ソース材で配置される。
【０００７】そして第８の工程では絶縁保護膜９となる
ＳｉＮｘ膜を形成することで、前記ゲート側のＴＡＢ実
装用電極上３ａには層間絶縁膜４及び絶縁保護膜９とし
てのＳｉＮｘ膜が載置され、ソース側のＴＡＢ実装用電
極上には絶縁保護膜９としてのＳｉＮｘ膜が載置され
る。
ＳｉＮｘ膜を形成することで、前記ゲート側のＴＡＢ実
装用電極上３ａには層間絶縁膜４及び絶縁保護膜９とし
てのＳｉＮｘ膜が載置され、ソース側のＴＡＢ実装用電
極上には絶縁保護膜９としてのＳｉＮｘ膜が載置され
る。
【０００８】最後に第９の工程として、該絶縁保護膜９
をパターン形成する。この時、前記層間絶縁膜４及び絶
縁保護膜９としてのＳｉＮｘ膜は、例えばＳＦ6ガスに
よるドライエッチングにてエッチ除去されることで個々
の電極材が露出され、ＴＦＴアレイ基板１０が完成する
（図６（ｄ）参照）。
をパターン形成する。この時、前記層間絶縁膜４及び絶
縁保護膜９としてのＳｉＮｘ膜は、例えばＳＦ6ガスに
よるドライエッチングにてエッチ除去されることで個々
の電極材が露出され、ＴＦＴアレイ基板１０が完成する
（図６（ｄ）参照）。
【０００９】そして、ゲートおよびソースの実装電極部
にＴＡＢ実装を施し、信号入力用電極を引き出す。
にＴＡＢ実装を施し、信号入力用電極を引き出す。
【００１０】ＴＡＢ実装構成を図７（ａ）および図７
（ｂ）に示す。ＴＡＢは有機フィルム１１に印刷された
ＴＡＢ電極１２とＴＦＴアレイ基板側の前記実装電極３
ａとを接着性異方膜１３中に含有させた導電粒子１４を
介して電気的接続をするものである。そしてその後、保
護用として例えばシリコン樹脂１５をＴＡＢ実装周囲に
塗布、硬化させて完成する。
（ｂ）に示す。ＴＡＢは有機フィルム１１に印刷された
ＴＡＢ電極１２とＴＦＴアレイ基板側の前記実装電極３
ａとを接着性異方膜１３中に含有させた導電粒子１４を
介して電気的接続をするものである。そしてその後、保
護用として例えばシリコン樹脂１５をＴＡＢ実装周囲に
塗布、硬化させて完成する。
【００１１】
【発明が解決しようとする課題】液晶表示装置のアンダ
ーコート膜はガラス基板と以降のプロセスで形成される
トランジスタ層との層間にあって、ガラス基板からトラ
ンジスタへの汚染防止膜として多く一般に用いられてい
る。また、液晶表示装置のゲート、ソース引出し電極が
ＡｌあるいはＡｌの合金膜で直接的に引き出されると、
湿中環境試験においてＡｌが腐食されやすいという問題
点があった。
ーコート膜はガラス基板と以降のプロセスで形成される
トランジスタ層との層間にあって、ガラス基板からトラ
ンジスタへの汚染防止膜として多く一般に用いられてい
る。また、液晶表示装置のゲート、ソース引出し電極が
ＡｌあるいはＡｌの合金膜で直接的に引き出されると、
湿中環境試験においてＡｌが腐食されやすいという問題
点があった。
【００１２】
【課題を解決するための手段】前記問題点を解決するた
め、ゲート電極およびソース電極が直接外部に引き出さ
れてなる本発明の液晶表示装置は、ゲート電極となる金
属膜とソース・ドレイン電極となる金属膜がＴｉとＡｌ
の積層膜で構成される構成とする。
め、ゲート電極およびソース電極が直接外部に引き出さ
れてなる本発明の液晶表示装置は、ゲート電極となる金
属膜とソース・ドレイン電極となる金属膜がＴｉとＡｌ
の積層膜で構成される構成とする。
【００１３】
【作用】前記本発明の構成によれば、ゲート電極をＴｉ
／Ａｌで構成することで、１層目のＴｉによりＡｌとガ
ラスとの密着性を向上させる。また、ゲート電極のＴｉ
／Ａｌをドライエッチングで加工し、レジストは専用剥
離剤を用いることでゲート電極加工時のガラスのエッチ
ングを回避し、ガラス基板からトランジスタ部への汚染
を防止するバッファ層となり得る。ゲート及びソース・
ドレイン電極のＴＡＢ実装用引出し電極材をＴｉ／Ａｌ
或はＴｉ／Ａｌ合金膜の積層膜で構成することでＴＡＢ
側電極材との電位差を確保してＡｌ腐食を制御でき得る
等の作用を有する。
／Ａｌで構成することで、１層目のＴｉによりＡｌとガ
ラスとの密着性を向上させる。また、ゲート電極のＴｉ
／Ａｌをドライエッチングで加工し、レジストは専用剥
離剤を用いることでゲート電極加工時のガラスのエッチ
ングを回避し、ガラス基板からトランジスタ部への汚染
を防止するバッファ層となり得る。ゲート及びソース・
ドレイン電極のＴＡＢ実装用引出し電極材をＴｉ／Ａｌ
或はＴｉ／Ａｌ合金膜の積層膜で構成することでＴＡＢ
側電極材との電位差を確保してＡｌ腐食を制御でき得る
等の作用を有する。
【００１４】さらには、ゲート電極およびソース電極の
外部引き出しを他の金属膜を介して変換せずに直接外部
へ引き出さすことで、コンタクトウィンドウ形成工程を
不要とし、工程削減を図ることができる。また、ＴＡＢ
実装用電極材をゲート及びソース・ドレイン電極をＴｉ
／Ａｌ或はＴｉ／Ａｌ合金膜の積層膜で成ることにより
ＴＡＢ実装用電極パターンの縮小化、実装抵抗の低減を
図ることができる。
外部引き出しを他の金属膜を介して変換せずに直接外部
へ引き出さすことで、コンタクトウィンドウ形成工程を
不要とし、工程削減を図ることができる。また、ＴＡＢ
実装用電極材をゲート及びソース・ドレイン電極をＴｉ
／Ａｌ或はＴｉ／Ａｌ合金膜の積層膜で成ることにより
ＴＡＢ実装用電極パターンの縮小化、実装抵抗の低減を
図ることができる。
【００１５】
【実施例】本発明の第１の実施例について図１（ａ）〜
（ｄ）を用い、以下に説明する。
（ｄ）を用い、以下に説明する。
【００１６】先ず第１の工程として絶縁性透明基板とし
て例えばガラス基板１上に、ゲート電極３となる第１の
金属膜としてＴｉ／ＡｌやＴｉ／Ａｌ合金膜もしくはＴ
ｉ／Ａｌ／ＴｉやＴｉ／Ａｌ合金膜／Ｔｉの積層膜を製
膜する。この時絶縁性透明基板上にＴｉが既に製膜され
たガラス基板を用いて、ゲート電極としてＡｌもしくは
Ａｌ／Ｔｉを製膜する（図示せず）。
て例えばガラス基板１上に、ゲート電極３となる第１の
金属膜としてＴｉ／ＡｌやＴｉ／Ａｌ合金膜もしくはＴ
ｉ／Ａｌ／ＴｉやＴｉ／Ａｌ合金膜／Ｔｉの積層膜を製
膜する。この時絶縁性透明基板上にＴｉが既に製膜され
たガラス基板を用いて、ゲート電極としてＡｌもしくは
Ａｌ／Ｔｉを製膜する（図示せず）。
【００１７】次にレジストパターンを形成し、二層膜の
場合にはＣｌ2やＢＣｌ3などのガスを用いたドライエッ
チングにてパターン加工し、三層膜の場合にはＳＦ6と
Ｃｌ2またはＢＣｌ3、ＣＨＣｌ3のガスを用いたドライ
エッチングによってパターン加工する。その後、レジス
ト専用剥離剤でレジスト除去する。この時、ゲート側の
ＴＡＢ実装用電極３ａは前記ゲート配線の延長端部に引
き出され同ゲート材で配置される（図１（ａ）参照）。
場合にはＣｌ2やＢＣｌ3などのガスを用いたドライエッ
チングにてパターン加工し、三層膜の場合にはＳＦ6と
Ｃｌ2またはＢＣｌ3、ＣＨＣｌ3のガスを用いたドライ
エッチングによってパターン加工する。その後、レジス
ト専用剥離剤でレジスト除去する。この時、ゲート側の
ＴＡＢ実装用電極３ａは前記ゲート配線の延長端部に引
き出され同ゲート材で配置される（図１（ａ）参照）。
【００１８】次に第２の工程として、前記従来例同様に
ゲート絶縁膜４、シリコン半導体層５、及びチャネル保
護膜６を製膜する。第３の工程として、ゲ−ト電極３上
のチャネル保護膜６をパタ−ニングする。次に第４の工
程として、ｎ＋：シリコン膜６を形成し、将来ＴＦＴが
形成されるようにｎ＋：シリコン膜６及びシリコン半導
体層５をパターニングする（図１（ｂ）参照）。
ゲート絶縁膜４、シリコン半導体層５、及びチャネル保
護膜６を製膜する。第３の工程として、ゲ−ト電極３上
のチャネル保護膜６をパタ−ニングする。次に第４の工
程として、ｎ＋：シリコン膜６を形成し、将来ＴＦＴが
形成されるようにｎ＋：シリコン膜６及びシリコン半導
体層５をパターニングする（図１（ｂ）参照）。
【００１９】第５の工程として、画素電極７として透明
導電膜ＩＴＯを成膜しパタ−ン形成する（図１（ｃ）参
照）。
導電膜ＩＴＯを成膜しパタ−ン形成する（図１（ｃ）参
照）。
【００２０】第６の工程としてソース・ドレイン電極８
となる第２の金属膜としてＴｉ／ＡｌやＴｉ／Ａｌ合金
膜もしくはＴｉ／Ａｌ／ＴｉやＴｉ／Ａｌ合金膜／Ｔｉ
の積層膜を製膜する。次にレジストパターンを形成し、
前記同様二層膜の場合にはＣｌ2やＢＣｌ3などのガス
を、三層膜の場合にはＳＦ6とＣｌ2またはＢＣｌ3、Ｃ
ＨＣｌ3のガスを用いたドライエッチングによってパタ
ーン加工する。この時ソース側のＴＡＢ実装用電極８ａ
は前記ソース配線の延長端部に引き出され同ソース材で
配置される。
となる第２の金属膜としてＴｉ／ＡｌやＴｉ／Ａｌ合金
膜もしくはＴｉ／Ａｌ／ＴｉやＴｉ／Ａｌ合金膜／Ｔｉ
の積層膜を製膜する。次にレジストパターンを形成し、
前記同様二層膜の場合にはＣｌ2やＢＣｌ3などのガス
を、三層膜の場合にはＳＦ6とＣｌ2またはＢＣｌ3、Ｃ
ＨＣｌ3のガスを用いたドライエッチングによってパタ
ーン加工する。この時ソース側のＴＡＢ実装用電極８ａ
は前記ソース配線の延長端部に引き出され同ソース材で
配置される。
【００２１】そして第８の工程として絶縁保護膜９とし
てＳｉＮｘ膜を形成することで、前記ゲート側のＴＡＢ
実装用電極上には層間絶縁膜４及び絶縁保護膜９として
のＳｉＮｘ膜が載置され、ソース側のＴＡＢ実装用電極
上には絶縁保護膜９としてのＳｉＮｘ膜が載置される。
てＳｉＮｘ膜を形成することで、前記ゲート側のＴＡＢ
実装用電極上には層間絶縁膜４及び絶縁保護膜９として
のＳｉＮｘ膜が載置され、ソース側のＴＡＢ実装用電極
上には絶縁保護膜９としてのＳｉＮｘ膜が載置される。
【００２２】最後に第９の工程として、前記絶縁保護膜
９をパターン形成する。この時、前記層間絶縁膜４及び
絶縁保護膜９としてのＳｉＮｘ膜は、例えばＳＦ6ガス
によるドライエッチングにてエッチ除去されることで個
々の電極材が露出され、薄膜トランジスタアレイ基板１
０が完成する（図１（ｄ）参照）。
９をパターン形成する。この時、前記層間絶縁膜４及び
絶縁保護膜９としてのＳｉＮｘ膜は、例えばＳＦ6ガス
によるドライエッチングにてエッチ除去されることで個
々の電極材が露出され、薄膜トランジスタアレイ基板１
０が完成する（図１（ｄ）参照）。
【００２３】このようなＴＦＴアレイのＴＡＢ実装にお
けるＴＡＢ側メタルとアレイ電極メタルとの相関を電気
化学法により評価した。まず、ポテンシオガルバノスタ
ットを用いた評価系を図２に示す。Ａｇ・ＡｇＣｌを参
照電極、対極にＰｔ、電解液にＫＣｌ水溶液やＮａ2Ｓ
Ｏ4水溶液を用いて各種金属膜に電圧を印加し、電極電
位を測定した。ＴＡＢ電極のメッキ材であるＡｕ、Ｓ
ｎ、アレイ電極材であるＡｌ、Ｔｉ／Ａｌそれら金属の
分極曲線を図３、図４に示す。その結果、Ａｕ、Ｓｎは
５０ｍｖ／ｓｅｃでカソード分極すると、ＡｕはＳｎよ
り低電圧印加で還元電流が流れ出す。一方、Ａｌの平衡
電位はＡｇに対して−０．６２ｖ程度である。５０ｍｖ
／ｓｅｃでアノード分極すると、Ａｌの溶出に伴う酸化
電流が流れる。これに対してＴｉ＼Ａｌは、どの電解液
でもＡｌよりさらにアノード側で酸化電流が流れ始め
る。そしてそれは、ＴＡＢメッキ材との相関において電
位差を大きく保持しており、酸化電流値も小さく溶解し
にくい状況にあることが証明された。
けるＴＡＢ側メタルとアレイ電極メタルとの相関を電気
化学法により評価した。まず、ポテンシオガルバノスタ
ットを用いた評価系を図２に示す。Ａｇ・ＡｇＣｌを参
照電極、対極にＰｔ、電解液にＫＣｌ水溶液やＮａ2Ｓ
Ｏ4水溶液を用いて各種金属膜に電圧を印加し、電極電
位を測定した。ＴＡＢ電極のメッキ材であるＡｕ、Ｓ
ｎ、アレイ電極材であるＡｌ、Ｔｉ／Ａｌそれら金属の
分極曲線を図３、図４に示す。その結果、Ａｕ、Ｓｎは
５０ｍｖ／ｓｅｃでカソード分極すると、ＡｕはＳｎよ
り低電圧印加で還元電流が流れ出す。一方、Ａｌの平衡
電位はＡｇに対して−０．６２ｖ程度である。５０ｍｖ
／ｓｅｃでアノード分極すると、Ａｌの溶出に伴う酸化
電流が流れる。これに対してＴｉ＼Ａｌは、どの電解液
でもＡｌよりさらにアノード側で酸化電流が流れ始め
る。そしてそれは、ＴＡＢメッキ材との相関において電
位差を大きく保持しており、酸化電流値も小さく溶解し
にくい状況にあることが証明された。
【００２４】本発明の第２の実施例について図５（ａ）
〜図５（ｄ）を用い、以下に説明する。
〜図５（ｄ）を用い、以下に説明する。
【００２５】前記第１の実施例ではゲート、ソース、ド
レイン電極材料にＴｉ／Ａｌの二層構造を用いたが第２
の実施例ではＴｉ／Ａｌ／Ｔｉの三層構造にし、最終工
程の絶縁保護膜パターン形成において層間絶縁膜６及び
絶縁保護膜９としてのＳｉＮｘ膜とともに、上層Ｔｉ層
を例えばＳＦ6ガスによるドライエッチングにてエッチ
除去する。これによって個々の電極面にＡｌ材が露出さ
れ、薄膜トランジスタアレイ基板１０が完成する（図５
（ｄ）参照）。
レイン電極材料にＴｉ／Ａｌの二層構造を用いたが第２
の実施例ではＴｉ／Ａｌ／Ｔｉの三層構造にし、最終工
程の絶縁保護膜パターン形成において層間絶縁膜６及び
絶縁保護膜９としてのＳｉＮｘ膜とともに、上層Ｔｉ層
を例えばＳＦ6ガスによるドライエッチングにてエッチ
除去する。これによって個々の電極面にＡｌ材が露出さ
れ、薄膜トランジスタアレイ基板１０が完成する（図５
（ｄ）参照）。
【００２６】前記三層構造の上層Ｔｉは、ゲート電極の
場合熱工程によるＡｌヒロック制御膜として、またソー
ス、ドレイン電極場合には透明電極後付け構成すなわち
ＩＴＯ／ソース・ドレイン構成におけるフォトプロセス
での現像液による電食防止膜として有効である。なお、
前記ＴｉとＡｌの積層膜から成る電極構造は、連続製膜
に限らない。
場合熱工程によるＡｌヒロック制御膜として、またソー
ス、ドレイン電極場合には透明電極後付け構成すなわち
ＩＴＯ／ソース・ドレイン構成におけるフォトプロセス
での現像液による電食防止膜として有効である。なお、
前記ＴｉとＡｌの積層膜から成る電極構造は、連続製膜
に限らない。
【００２７】さらに、上記第１、第２の実施例では電極
構造を二層構造と三層構造に区分しているが、必要に応
じてゲート電極とソース、ドレイン電極の構造を選択す
ればよい。
構造を二層構造と三層構造に区分しているが、必要に応
じてゲート電極とソース、ドレイン電極の構造を選択す
ればよい。
【００２８】本実施例ではアンダーコート膜形成工程を
削除しているが、絶縁性透明基板に予めＳｉＯ２膜が形
成されて成るガラス基板を用いても、何等支障のないこ
とは言うまでもない。
削除しているが、絶縁性透明基板に予めＳｉＯ２膜が形
成されて成るガラス基板を用いても、何等支障のないこ
とは言うまでもない。
【００２９】
【発明の効果】本発明の構成によれば、ゲート電極を一
層目をＴｉで構成することで、ＴｉとＡｌとガラスとの
密着性を向上できる。また、ゲート電極のＴｉ・Ａｌの
積層膜をドライエッチングで加工し、レジストは専用剥
離剤を用いることでゲート電極加工時のガラスのエッチ
ングを回避し、前記Ｔｉはガラス基板からトランジスタ
部への汚染を防止するバッファ層となり得る。従って、
従来必須となっていたアンダーコート膜が不要となり工
程削減が図られる。また、ゲート及びソース・ドレイン
電極のＴＡＢ実装用引出し電極材をＴｉ／Ａｌ或はＴｉ
／Ａｌ合金膜もしくはＴｉ／Ａｌ／Ｔｉの積層膜で構成
することで、ＴＡＢ側電極材との電位差を確保してＡｌ
腐食を抑制できる。Ａｌ腐食についてはＡｕメッキされ
たＴＡＢ電極との相関において特に有効であり信頼性の
高い液晶表示装置を得ることができる。
層目をＴｉで構成することで、ＴｉとＡｌとガラスとの
密着性を向上できる。また、ゲート電極のＴｉ・Ａｌの
積層膜をドライエッチングで加工し、レジストは専用剥
離剤を用いることでゲート電極加工時のガラスのエッチ
ングを回避し、前記Ｔｉはガラス基板からトランジスタ
部への汚染を防止するバッファ層となり得る。従って、
従来必須となっていたアンダーコート膜が不要となり工
程削減が図られる。また、ゲート及びソース・ドレイン
電極のＴＡＢ実装用引出し電極材をＴｉ／Ａｌ或はＴｉ
／Ａｌ合金膜もしくはＴｉ／Ａｌ／Ｔｉの積層膜で構成
することで、ＴＡＢ側電極材との電位差を確保してＡｌ
腐食を抑制できる。Ａｌ腐食についてはＡｕメッキされ
たＴＡＢ電極との相関において特に有効であり信頼性の
高い液晶表示装置を得ることができる。
【００３０】さらには、ゲート電極およびソース電極の
外部引き出しを他の金属膜を介して変換せずに直接外部
へ引き出さすことで、コンタクトウィンドウ形成工程を
不要とし、さらなる工程削減を図ることができる。ま
た、ＴＡＢ実装用電極材をゲート及びソース・ドレイン
電極とも同一の金属膜、Ｔｉ／Ａｌ或はＴｉ／Ａｌ合金
膜もしくはＴｉ／Ａｌ／Ｔｉの積層膜で構成することに
より実装抵抗の低減、ＴＡＢ実装用電極パターンの縮小
化ができる。
外部引き出しを他の金属膜を介して変換せずに直接外部
へ引き出さすことで、コンタクトウィンドウ形成工程を
不要とし、さらなる工程削減を図ることができる。ま
た、ＴＡＢ実装用電極材をゲート及びソース・ドレイン
電極とも同一の金属膜、Ｔｉ／Ａｌ或はＴｉ／Ａｌ合金
膜もしくはＴｉ／Ａｌ／Ｔｉの積層膜で構成することに
より実装抵抗の低減、ＴＡＢ実装用電極パターンの縮小
化ができる。
【図１】本発明の実施例第１のアレイ工程断面図
【図２】電気化学評価系
【図３】分極曲線結果
【図４】分極曲線結果
【図５】本発明の実施例第２のアレイ工程断面図
【図６】従来のアレイ工程断面図
【図７】従来アレイのＴＡＢ実装構成断面図
１ ガラス基板 ２ アンダーコート膜 ３ ゲート電極 ４ ゲート絶縁膜 ７ 画素電極 ８ ソース・ドレイン電極 ９ 絶縁保護膜
Claims (5)
- 【請求項１】薄膜トランジスタアレイを形成する液晶表
示装置において、薄膜トランジスタのゲート電極及びソ
ース電極の信号入力用外部引出し電極の構成が直接外部
へ引き出されて成り、前記ゲート電極及びソース電極の
電極構成がＴｉとＡｌの積層膜で構成されて成ることを
特徴とする液晶表示装置。 - 【請求項２】薄膜トランジスタアレイを形成する基板
が、ガラスを主体とする基板にＴｉを主体とする薄膜が
形成されて成ることを特徴とする請求項１記載の液晶表
示装置。 - 【請求項３】絶縁性基板上にゲート電極となる第１の金
属膜を形成する第１の工程と、ゲート絶縁膜、シリコン
半導体層及びチャネル保護絶縁体層を形成する第２の工
程と、そして、ゲ−ト上の該チャネル保護絶縁体層パタ
−ニングする第３の工程と、該基板上にｎ＋:シリコン
膜を形成或はリン元素の不純物を打ち込む第４の工程
と、ソース・ドレイン電極となる第２の金属膜を形成す
る第５の工程と、最後に絶縁保護膜を形成し、前記ゲー
ト及びソース電極の外部引き出し部が他の金属膜を介し
て変換されずに直接外部へ引き出されるように、ゲ−ト
電極及びソ−ス・ドレイン電極上の絶縁体層にＴＡＢ取
り出し用のコンタクトウィンドウを形成する第６の工程
を少なくとも含み、画素電極としての透明導電膜を有す
る薄膜トランジスタアレイを特徴とする液晶表示装置の
製造方法。 - 【請求項４】第１、第２の金属膜がＴｉ／Ａｌもしくは
Ｔｉ／Ａｌ／Ｔｉから成ることを特徴とする請求項３記
載の液晶表示装置の製造方法。 - 【請求項５】前記第１、第２の金属膜を形成する工程に
おいて、Ｔｉ成膜後大気に曝されずＡｌもしくはＡｌ／
Ｔｉを成膜することを特徴とする請求項３または４記載
の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31628793A JP3060806B2 (ja) | 1993-12-16 | 1993-12-16 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31628793A JP3060806B2 (ja) | 1993-12-16 | 1993-12-16 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169967A true JPH07169967A (ja) | 1995-07-04 |
| JP3060806B2 JP3060806B2 (ja) | 2000-07-10 |
Family
ID=18075433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31628793A Expired - Fee Related JP3060806B2 (ja) | 1993-12-16 | 1993-12-16 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060806B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994156A (en) * | 1997-09-12 | 1999-11-30 | Sharp Laboratories Of America, Inc. | Method of making gate and source lines in TFT LCD panels using pure aluminum metal |
| JP2001250958A (ja) * | 1999-12-28 | 2001-09-14 | Nec Corp | アクティブマトリックス基板およびその製造方法 |
| KR100331887B1 (ko) * | 1999-09-14 | 2002-04-09 | 구본준, 론 위라하디락사 | 박막트랜지스터의 게이트패턴 및 그것의 형성방법 |
| US6495857B2 (en) | 1995-07-27 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transister semiconductor devices |
| US6529251B2 (en) | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
| KR100497759B1 (ko) * | 2001-04-26 | 2005-06-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치 및 그 제조방법 |
| JP2005317983A (ja) * | 2005-05-16 | 2005-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7248323B2 (en) | 2003-03-29 | 2007-07-24 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display of horizontal electric field applying type and fabricating method thereof |
| US7323717B2 (en) | 1996-12-30 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2008209931A (ja) * | 2008-03-12 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7733456B2 (en) | 2003-06-20 | 2010-06-08 | Lg Display Co., Ltd. | Liquid crystal display device having contact structure and method of fabricating the same |
| JP2012053467A (ja) * | 2011-09-14 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| EP1237195A3 (en) * | 2001-02-28 | 2012-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2012168567A (ja) * | 2012-06-14 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、パーソナルコンピュータ、ディスプレイ、電子書籍 |
| US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN110649153A (zh) * | 2019-09-26 | 2020-01-03 | 中国电子科技集团公司第二十六研究所 | 一种多层金属薄膜键合层结构及其制备方法 |
-
1993
- 1993-12-16 JP JP31628793A patent/JP3060806B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495857B2 (en) | 1995-07-27 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transister semiconductor devices |
| KR100401654B1 (ko) * | 1995-07-27 | 2004-05-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US7323717B2 (en) | 1996-12-30 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7550325B2 (en) | 1996-12-30 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an active matrix display device |
| USRE43782E1 (en) | 1996-12-30 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having wiring layers which are connected over multiple contact parts |
| US5994156A (en) * | 1997-09-12 | 1999-11-30 | Sharp Laboratories Of America, Inc. | Method of making gate and source lines in TFT LCD panels using pure aluminum metal |
| US6529251B2 (en) | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
| KR100331887B1 (ko) * | 1999-09-14 | 2002-04-09 | 구본준, 론 위라하디락사 | 박막트랜지스터의 게이트패턴 및 그것의 형성방법 |
| JP2001250958A (ja) * | 1999-12-28 | 2001-09-14 | Nec Corp | アクティブマトリックス基板およびその製造方法 |
| US9786687B2 (en) | 2000-03-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9368514B2 (en) | 2000-03-08 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1237195A3 (en) * | 2001-02-28 | 2012-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9330940B2 (en) | 2001-02-28 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100497759B1 (ko) * | 2001-04-26 | 2005-06-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치 및 그 제조방법 |
| US7986380B2 (en) | 2003-03-29 | 2011-07-26 | Lg Display Co., Ltd. | Liquid crystal display of horizontal electric field applying type and fabricating method thereof |
| US7248323B2 (en) | 2003-03-29 | 2007-07-24 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display of horizontal electric field applying type and fabricating method thereof |
| US7733456B2 (en) | 2003-06-20 | 2010-06-08 | Lg Display Co., Ltd. | Liquid crystal display device having contact structure and method of fabricating the same |
| JP2005317983A (ja) * | 2005-05-16 | 2005-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008209931A (ja) * | 2008-03-12 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2012053467A (ja) * | 2011-09-14 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2012168567A (ja) * | 2012-06-14 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、パーソナルコンピュータ、ディスプレイ、電子書籍 |
| CN110649153A (zh) * | 2019-09-26 | 2020-01-03 | 中国电子科技集团公司第二十六研究所 | 一种多层金属薄膜键合层结构及其制备方法 |
| CN110649153B (zh) * | 2019-09-26 | 2022-09-30 | 中电科技集团重庆声光电有限公司 | 一种多层金属薄膜键合层结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3060806B2 (ja) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07169967A (ja) | 液晶表示装置及びその製造方法 | |
| US5334860A (en) | Panel having thin film element formed thereon | |
| JP2786628B2 (ja) | 液晶パネルの電極構造 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JP3318652B2 (ja) | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 | |
| TWI283766B (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR20070053472A (ko) | 표시기판 및 이의 제조 방법 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| JPH07142533A (ja) | 半導体装置 | |
| JPH05323380A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| JP3197942B2 (ja) | 透明導電膜を有する電子装置の製造方法 | |
| JPH10307303A (ja) | 液晶表示基板、その製造方法および液晶表示装置 | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH05152327A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JPH0629206A (ja) | 半導体装置の製造方法およびそのための装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |