JPH0717016Y2 - 絶縁アナログーデジタル変換回路 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案はある電気回路内の電圧をデジタル信号として検
出するための回路に関するものである。

［従来の技術］ ある電気回路、例えばサーボモータ用駆動回路の電圧を
検出すると共に、この検出結果に基づいてサーボモータ
用駆動回路に印加される電圧をフィードバック制御する
ため、従来ではホール素子利用の電流検出回路、あるい
はアイソレーションアンプが用いられている。ホール素
子利用の電流検出回路では電磁石を組み込んで検出対象
回路の電流を磁気に変換し、この磁気をホール素子に作
用させて電流測定が行われる。アイソレーションアンプ
では電流検出のための供給電力が第１のトランスを介し
て行われ、電流検出信号が第２のトランスを介して取り
出されるようになっている。又、これらの検出信号をデ
ジタル信号とするためにはさらにアナログ−デジタル変
換器が必要である。

［考案が解決しようとする課題］ ホール素子利用の電流検出回路ではホール素子の温度ド
リフトが大きく、精度の高い電圧検出を出来ない。この
温度ドリフトはホール素子の個々のばらつきのために補
正できず、検出対象回路におけるフィードバック制御の
性能低下が避けられない。

アイソレーションアンプではホール素子利用の場合のよ
うな問題はないが、一対のトランス使用構造のために回
路が複雑であり、さらにアナログ−デジタル変換器が必
要でコストアップが避けられず、装置の小型化も困難で
ある。

検出対象回路の電圧を周波数に変換すると共に、フォト
カプラを介してこの周波数をカウンタ回路に出力する電
圧検出回路もあるが、電圧−周波数変換器が温度の影響
を受け易く、精度の高い電圧検出ができない。

本考案は検出対象回路におけるフィードバック制御の性
能低下をもたらすことなく、回路の簡素化、コスト低減
及び小型化を達成し得る絶縁アナログ−デジタル変換回
路を提供することを目的とするものである。

［課題を解決するための手段］ そのために本考案では、検出対象回路から取り出される
電圧を基準三角波電圧に基づいてパルス幅変調するため
のコンパレータと、前記基準三角波電圧を生成するため
のデジタル発振器、カウンタ回路及びDA変換器からなる
基準三角波発振回路と、基準三角波発振回路からコンパ
レータへ基準三角波電圧を供給するためのトランスと、
カウンタ回路から出力されるデジタル基準三角波データ
をラッチするラッチ回路と、コンパレータからの出力信
号をラッチ回路に対するラッチ信号として光伝達するフ
ォトカプラとにより電圧検出回路を構成した。

［作用］ カウンタ回路はデジタル発振器からのデジタル数をカウ
ントしてデジタル三角波をDA変換器に出力する。DA変換
器はこれをアナログの基準三角波電圧に変換する。基準
三角波電圧はトランスを介してコンパレータに供給さ
れ、コンパレータはこの基準三角波電圧と検出対象回路
から取り出される電圧とを比較する。取り出し電圧が基
準三角波電圧を上回る場合にはコンパレータは正電圧を
出力し、取り出し電圧が基準三角波電圧を下回る場合に
はコンパレータは負電圧を出力する。これによりフォト
カプラには正負の方形パルスが出力される。フォトカプ
ラはこの方形パルスの負部分で光伝達し、これがラッチ
信号となる。ラッチ回路はこのラッチ信号出力時毎のカ
ウンタ回路データをラッチする。

［実施例］ 以下、本考案を具体化した一実施例を図面に基づいて説
明する。

第１図の回路C₁，C₂、ラッチ回路１、トランス２及びフ
ォトカプラ３は本考案の電圧検出回路を構成する。回路
C₁はデジタル発振器４、カウンタ回路５、DA変換器６か
ら基準三角波発振回路である。回路C₂はコンパレータ７
及び抵抗R₁，R₂からなるパルス幅変調回路である。回路
C₃はコンパレータ７の電源回路である。フォトカプラ３
の発光ダイオード3aはコンパレータ７の出力側に接続さ
れており、フォトカプラ３のフォトトランジスタ3bはラ
ッチ回路１に接続されている。

回路C₀はサーボモータ用駆動回路であり、検出電圧取り
出し端子８には抵抗R₀に流れる電流I₀に比例した電圧V
_inが掛かる。取り出し端子８はコンパレータ７の非反転
入力端子に接続されている。

なお、第１図回路中の記号Δはいずれも電源を表す。

カウンタ回路５はデジタル発振器４からのデジタル信号
をカウントしてデジタル三角波をDA変換器６に出力し、
DA変換器６はデジタル三角波をアナログ三角波に変換し
て出力する。

第２図（ａ）の曲線D₁は基準三角波発振回路C₁から出力
される基準三角波電圧を表し、第２図（ｂ）の曲線D₂は
トランス２を介してコンパレータ７側に供給された基準
三角波電圧V_s、曲線D₃は取り出し電圧V_inを表す。基準
三角波電圧V_sの周波数は駆動回路C₀の取り出し電圧V_in
の周波数よりも高くしてある。

基準三角波電圧V_sはコンパレータ７の反転入力端子に入
力し、コンパレータ７はこの基準三角波電圧V_sに基づい
て取り出し電圧V_inをパルス幅変調する。第２図（ｃ）
の方形パルス状の曲線D₄は変調された電圧をあわらし、
この変調電圧がコンパレータ７から発光ダイオード3aに
出力される。

フォトカプラ３はこの変調電圧の負部分で光伝達し、こ
れがラッチ回路１に対するラッチ信号となる。このラッ
チ信号によりラッチ回路１はカウンタ回路５のカウント
データをラッチし、デジタル出力する。第２図（ｄ）の
曲線D₅はこのデジタル出力データを表し、この曲線D₅は
取り出し電圧V_inに略比例する。従って、フォトカプラ
３を介して駆動回路C₀における電圧をラッチ回路１側で
検出することができ、しかもパルス幅変調回路C₂におけ
る必要電力を単一のトランス２を介して供給することが
できる。

このようなトランス１つのみ使用の構成は２つのトラン
スを必要とするアイソレーションアンプに比して、回路
の簡素性、コスト及びコンパクト性の点で優れる。又、
基準三角波発振回路側及びカウンタ回路側ではアナログ
量が存在せず、ノイズの影響、ドリフトに関する問題は
生じない。従って、ホール素子利用の電圧検出回路に内
在するような検出精度の低信頼性の問題も生じない。

又、駆動回路が複数あるような多チャンネル回路の場合
にもデジタル発振器４、カウンタ回路５、DA変換器６及
びトランス２を共用することができる。

［考案の効果］ 以上詳述したように本考案は、検出対象回路の電圧をパ
ルス幅変調するために基準三角波電圧をトランスを介し
てコンパレータに供給すると共に、検出電圧生成のため
のラッチ回路のラッチ信号となるパルス幅変調信号をフ
ォトカプラを介して取り出すようにしたので、基準三角
波電圧のみから供給電力及び検出電圧信号を共に得るこ
とができ、これにより回路の簡素性、コンパクト性及び
コスト性に優れ、かつ精度の良い電圧検出を達成し得る
という優れた効果を奏する。

【図面の簡単な説明】

図面は本考案を具体化した一実施例を示し、第１図は回
路図、第２図（ａ）は基準三角波発振回路から出力され
る基準三角波電圧を表すグラフ、第２図（ｂ）はトラン
スを介してコンパレート側へ供給された基準三角波電圧
及び取り出し電圧を表すグラフ、第２図（ｃ）はパルス
幅変調された電圧を表すグラフ、第２図（ｄ）はラッチ
回路から出力された検出電圧のグラフである。 ラッチ回路１、トランス２、フォトカプラ３、コンパレ
ータ７、基準三角波発振回路C₁。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】検出対象回路（C₀）から取り出される電圧
   を基準三角波電圧に基づいてパルス幅変調するためのコ
   ンパレータ（７）と、 前記基準三角波電圧を生成するためのデジタル発振器
   （４）、カウンタ回路（５）及びDA変換器（６）からな
   る基準三角波発振回路（C₁）と、 基準三角波発振回路（C₁）からコンパレータ（７）へ基
   準三角波電圧を供給するためのトランス（２）と、 カウンタ回路（５）から出力されるデジタル基準三角波
   データをラッチするラッチ回路（４）と、 コンパレータ（７）からの出力信号をラッチ回路（４）
   に対するラッチ信号として光伝達するフォトカプラ
   （３）とにより構成したことを特徴とする絶縁アナログ
   −デジタル変換回路。