JPH07174795A - ３相電流の最大値検出回路 - Google Patents
３相電流の最大値検出回路Info
- Publication number
- JPH07174795A JPH07174795A JP34448593A JP34448593A JPH07174795A JP H07174795 A JPH07174795 A JP H07174795A JP 34448593 A JP34448593 A JP 34448593A JP 34448593 A JP34448593 A JP 34448593A JP H07174795 A JPH07174795 A JP H07174795A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- output
- current
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 16
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 ３相交流電流の最大値を精度高く検出する。
【構成】 Ｕ相、Ｖ相の電流センサの出力をオペアンプ
ＯＰ1 、ＯＰ2 で構成される半波整流回路で半波整流す
る。さらに、各整流回路の正側、負側の出力をオペアン
プＯＰ3 で構成される加算整流回路で加算整流し、Ｗ相
の電流検出出力対応する出力を半波整流する。これら半
波整流出力をオペアンプＯＰ4 で構成される加算器で加
算し、３相電流の正側をそれぞれ半波整流した値を加算
した出力Ｖ0 を得る。この出力は３相電流の最大値を表
す。オペアンプを使用するから、各回路の定数を適切な
値に決めることによって回路の内部素子による電圧降下
がないように設定できるので、正確に３相電流の最大値
を検出できる。
ＯＰ1 、ＯＰ2 で構成される半波整流回路で半波整流す
る。さらに、各整流回路の正側、負側の出力をオペアン
プＯＰ3 で構成される加算整流回路で加算整流し、Ｗ相
の電流検出出力対応する出力を半波整流する。これら半
波整流出力をオペアンプＯＰ4 で構成される加算器で加
算し、３相電流の正側をそれぞれ半波整流した値を加算
した出力Ｖ0 を得る。この出力は３相電流の最大値を表
す。オペアンプを使用するから、各回路の定数を適切な
値に決めることによって回路の内部素子による電圧降下
がないように設定できるので、正確に３相電流の最大値
を検出できる。
Description
【０００１】
【産業上の利用分野】本発明は、３相交流電流のの最大
値を検出する回路に関するもので、３相交流電流を使用
する各種装置において、該装置を構成する各種電気素子
を過大電流等から保護するために３相交流電流の最大値
を検出する回路に関する。
値を検出する回路に関するもので、３相交流電流を使用
する各種装置において、該装置を構成する各種電気素子
を過大電流等から保護するために３相交流電流の最大値
を検出する回路に関する。
【０００２】
【従来の技術】３相交流電流を使用する装置において、
例えば、直流電源から３相交流を得るインバータにおい
て、該インバータのスイッチング素子を保護するために
３相交流間を流れる電流の最大値を検出したい場合があ
る。このような場合、従来、図２に示すように、電流セ
ンサの出力をダイオードで整流し、その電流の最大値を
検出するようにしている。
例えば、直流電源から３相交流を得るインバータにおい
て、該インバータのスイッチング素子を保護するために
３相交流間を流れる電流の最大値を検出したい場合があ
る。このような場合、従来、図２に示すように、電流セ
ンサの出力をダイオードで整流し、その電流の最大値を
検出するようにしている。
【０００３】図２において、Ｕ，Ｖ，Ｗ相の３相におけ
るＵ相，Ｖ相に流れる電流をそれぞれ電流センサで検出
し、このＵ、Ｖ相の電流センサ出力をオペアンプ（演算
増幅器）ＯＰ5 と３つの抵抗Ｒで構成される加算器で加
算してＷ相の電流を求める。そしてＵ、Ｖ相の電流セン
サ及び前記加算器の出力をダイオードＤで構成される３
相ブリッジ回路に入力し全波整流し、整流された正側の
電圧はダイオードＤのアノードに入力され、又、負側の
電圧はオペアンプＯＰ6 と２つの抵抗Ｒで構成される反
転回路でその符号を正に変換されて別のダイオードＤの
アノードに入力される。３相ブリッジ回路の正側出力、
及び前記反転回路の出力がそれぞれ接続されるダイオー
ドのカソードは抵抗Ｒ2 を介して接地されている。そし
て、ダイオードのカソード接続点から出力Ｖ0 が取り出
される。この出力Ｖ0 は２つのダイオードを介して出力
される電圧の内、大きいほうの電圧が出力されることに
なるから、結局３相電流の最大値を検出できるものであ
る。
るＵ相，Ｖ相に流れる電流をそれぞれ電流センサで検出
し、このＵ、Ｖ相の電流センサ出力をオペアンプ（演算
増幅器）ＯＰ5 と３つの抵抗Ｒで構成される加算器で加
算してＷ相の電流を求める。そしてＵ、Ｖ相の電流セン
サ及び前記加算器の出力をダイオードＤで構成される３
相ブリッジ回路に入力し全波整流し、整流された正側の
電圧はダイオードＤのアノードに入力され、又、負側の
電圧はオペアンプＯＰ6 と２つの抵抗Ｒで構成される反
転回路でその符号を正に変換されて別のダイオードＤの
アノードに入力される。３相ブリッジ回路の正側出力、
及び前記反転回路の出力がそれぞれ接続されるダイオー
ドのカソードは抵抗Ｒ2 を介して接地されている。そし
て、ダイオードのカソード接続点から出力Ｖ0 が取り出
される。この出力Ｖ0 は２つのダイオードを介して出力
される電圧の内、大きいほうの電圧が出力されることに
なるから、結局３相電流の最大値を検出できるものであ
る。
【０００４】
【発明が解決しようとする課題】上述した、３相電流の
最大値を検出する回路及び方法は、電流センサの出力を
ダイオードで整流している。この場合、ダイオードによ
る電圧降下のため、レベル計算が難しくなり、３相電流
の最大値を精度高く検出することが難しい。２相交流に
ついては、前記ダイオードの電圧降下をキャンセルする
ためにオペアンプを使用した最大値検出回路が使用され
ているが、３相交流に対してはこのようなものはない。
そこで、本発明の目的は、３相交流電流の最大値を精度
高く検出できる３相電流の最大値検出回路を提供するこ
とにある。
最大値を検出する回路及び方法は、電流センサの出力を
ダイオードで整流している。この場合、ダイオードによ
る電圧降下のため、レベル計算が難しくなり、３相電流
の最大値を精度高く検出することが難しい。２相交流に
ついては、前記ダイオードの電圧降下をキャンセルする
ためにオペアンプを使用した最大値検出回路が使用され
ているが、３相交流に対してはこのようなものはない。
そこで、本発明の目的は、３相交流電流の最大値を精度
高く検出できる３相電流の最大値検出回路を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明は、３相交流電源
の各相電流を電流センサで検出し、その出力をオペアン
プを使用した半波整流回路で半波整流し、各半波整流回
路の出力をオペアンプを使用するアナログ加算回路で加
算して、該アナログ加算回路の出力によって３相電流の
最大値を検出する。
の各相電流を電流センサで検出し、その出力をオペアン
プを使用した半波整流回路で半波整流し、各半波整流回
路の出力をオペアンプを使用するアナログ加算回路で加
算して、該アナログ加算回路の出力によって３相電流の
最大値を検出する。
【０００６】２つの相の電流をそれぞれ検出する電流セ
ンサの出力をオペアンプを使用するアナログ加算器で加
算し他の１相の電流を求めるようにして、電流センサを
２つにして各相の電流を検出するようにしてもよい。さ
らには、２つの相の電流をそれぞれ検出する２つの電流
センサの出力の正負をそれぞれオペアンプで構成された
半波整流回路で整流し、各半波整流回路の正負の半波整
流出力をオペアンプで構成された加算整流回路で加算す
ると共に半波整流し、他の相の半波整流を求める。そし
て各相の正もしくは負側の整流出力をオペアンプを使用
するアナログ加算回路で加算しこの出力によって３相電
流の最大値を検出する。
ンサの出力をオペアンプを使用するアナログ加算器で加
算し他の１相の電流を求めるようにして、電流センサを
２つにして各相の電流を検出するようにしてもよい。さ
らには、２つの相の電流をそれぞれ検出する２つの電流
センサの出力の正負をそれぞれオペアンプで構成された
半波整流回路で整流し、各半波整流回路の正負の半波整
流出力をオペアンプで構成された加算整流回路で加算す
ると共に半波整流し、他の相の半波整流を求める。そし
て各相の正もしくは負側の整流出力をオペアンプを使用
するアナログ加算回路で加算しこの出力によって３相電
流の最大値を検出する。
【０００７】
【作用】３相電流の各相電流を加算すれば「０」とな
る。そのため、各相の電流を検出する電流センサの出力
（２つの相の電流センサの出力を加算し他の相の電流を
求める加算器の出力）の正もしくは負側を半波整流し加
算すれば、その加算値は常にその時の３相電流の最大値
を表すことになる。しかも、各半波整流回路やアナログ
加算回路をオペアンプを使用する構成としているから、
これら回路の内部で電圧降下をしないように各定数を決
めておけば、最大値検出回路における電圧降下はなく、
精度高く３相交流電流の最大値を検出できる。
る。そのため、各相の電流を検出する電流センサの出力
（２つの相の電流センサの出力を加算し他の相の電流を
求める加算器の出力）の正もしくは負側を半波整流し加
算すれば、その加算値は常にその時の３相電流の最大値
を表すことになる。しかも、各半波整流回路やアナログ
加算回路をオペアンプを使用する構成としているから、
これら回路の内部で電圧降下をしないように各定数を決
めておけば、最大値検出回路における電圧降下はなく、
精度高く３相交流電流の最大値を検出できる。
【０００８】
【実施例】図１は本発明の１実施例の回路図である。３
相電流のＵ相電流を検出する電流センサの出力は端子Ｕ
に入力され、Ｖ相電流を検出する電流センサの出力は端
子Ｖに入力されている。オペアンプＯＰ1 と３つの抵抗
Ｒ及びダイオードＤ1 、Ｄ2 で構成される回路は半波整
流回路で、この半波整流回路のゲインを決め、Ｕ相電流
センサの出力を半波整流して出力するようにしたもので
ある。オペアンプＯＰ1 の出力をダイオードＤ1 、抵抗
Ｒを介してフィードバックすると共に、ダイオードＤ1
とは逆方向に接続されたダイオードＤ2 と抵抗Ｒを介し
てオペアンプＯＰ1 の出力をフィードバックするように
構成されている。
相電流のＵ相電流を検出する電流センサの出力は端子Ｕ
に入力され、Ｖ相電流を検出する電流センサの出力は端
子Ｖに入力されている。オペアンプＯＰ1 と３つの抵抗
Ｒ及びダイオードＤ1 、Ｄ2 で構成される回路は半波整
流回路で、この半波整流回路のゲインを決め、Ｕ相電流
センサの出力を半波整流して出力するようにしたもので
ある。オペアンプＯＰ1 の出力をダイオードＤ1 、抵抗
Ｒを介してフィードバックすると共に、ダイオードＤ1
とは逆方向に接続されたダイオードＤ2 と抵抗Ｒを介し
てオペアンプＯＰ1 の出力をフィードバックするように
構成されている。
【０００９】Ｕ相電流センサ出力が正の場合には、ダイ
オードＤ1 のカソード側は０Ｖであり、ダイオードＤ2
のアノード側は反転した出力（又はそのゲイン倍出
力）、即ちＵ相電流センサ出力を反転した負の出力（又
はそのゲイン倍出力）が得られ、この出力が後述する加
算整流回路、アナログ加算回路に入力される。又、Ｕ相
電流センサ出力が負の場合には、ダイオードＤ2 のアノ
ード側は０Ｖとなり、ダイオードＤ1 のカソード側はＵ
相電流センサ出力を反転した正の出力が出される。そし
て、この出力（又はそのゲイン倍出力）は後述する加算
整流回路に入力されている。
オードＤ1 のカソード側は０Ｖであり、ダイオードＤ2
のアノード側は反転した出力（又はそのゲイン倍出
力）、即ちＵ相電流センサ出力を反転した負の出力（又
はそのゲイン倍出力）が得られ、この出力が後述する加
算整流回路、アナログ加算回路に入力される。又、Ｕ相
電流センサ出力が負の場合には、ダイオードＤ2 のアノ
ード側は０Ｖとなり、ダイオードＤ1 のカソード側はＵ
相電流センサ出力を反転した正の出力が出される。そし
て、この出力（又はそのゲイン倍出力）は後述する加算
整流回路に入力されている。
【００１０】オペアンプＯＰ2 と３つの抵抗Ｒ、ダイオ
ードＤ3 、Ｄ4 で構成される回路は上述したオペアンプ
ＯＰ1 で構成される半波整流回路と同一構成であり、こ
のオペアンプＯＰ2 で構成される回路はＶ相電流センサ
出力を半波整流する半波整流回路である。そして、Ｖ相
電流センサの出力が正のとき、その出力を反転した負の
出力（又はそのゲイン倍出力）を出すダイオードＤ4 の
アノード側は後述する加算整流回路、アナログ加算回路
に入力され、他方のＶ相電流センサ出力が負のとき反転
した出力（又はそのゲイン倍出力）を出すダイオードＤ
3 のカソード側は加算整流回路に入力されている。
ードＤ3 、Ｄ4 で構成される回路は上述したオペアンプ
ＯＰ1 で構成される半波整流回路と同一構成であり、こ
のオペアンプＯＰ2 で構成される回路はＶ相電流センサ
出力を半波整流する半波整流回路である。そして、Ｖ相
電流センサの出力が正のとき、その出力を反転した負の
出力（又はそのゲイン倍出力）を出すダイオードＤ4 の
アノード側は後述する加算整流回路、アナログ加算回路
に入力され、他方のＶ相電流センサ出力が負のとき反転
した出力（又はそのゲイン倍出力）を出すダイオードＤ
3 のカソード側は加算整流回路に入力されている。
【００１１】オペアンプＯＰ3 及び５つの抵抗及びダイ
オードＤ5 、Ｄ6 で構成される回路は加算整流回路で、
Ｕ、Ｖ相の電流センサの出力をそれぞれ半波整流回路で
反転した出力を加算し、３相電流のもう１つの相である
Ｗ相の電流を求め、半波整流するものである。即ち、
Ｕ、Ｖ相の半波整流回路の出力がそれぞれ抵抗Ｒを介し
てオペアンプＯＰ3 の負側端子に入力され、又、オペア
ンプＯＰ3 の出力はカソード側がオペアンプＯＰ3 の出
力側に接続されたダイオードＤ６、抵抗Ｒを介しフード
バックされると共に、オペアンプＯＰ3 の出力は、該出
力側にアノードを接続したダイオードＤ５を介してフィ
ードバックされる構成になっている。
オードＤ5 、Ｄ6 で構成される回路は加算整流回路で、
Ｕ、Ｖ相の電流センサの出力をそれぞれ半波整流回路で
反転した出力を加算し、３相電流のもう１つの相である
Ｗ相の電流を求め、半波整流するものである。即ち、
Ｕ、Ｖ相の半波整流回路の出力がそれぞれ抵抗Ｒを介し
てオペアンプＯＰ3 の負側端子に入力され、又、オペア
ンプＯＰ3 の出力はカソード側がオペアンプＯＰ3 の出
力側に接続されたダイオードＤ６、抵抗Ｒを介しフード
バックされると共に、オペアンプＯＰ3 の出力は、該出
力側にアノードを接続したダイオードＤ５を介してフィ
ードバックされる構成になっている。
【００１２】その結果、Ｕ、Ｖ相の半波整流回路の正負
の出力を加算した値が正の場合には、ダイオードＤ6 、
抵抗Ｒのフィードバック回路によりアナログ加算回路と
等しい回路となり、ダイオードＤ6 のアノード側は加算
した値の反転した値（又はそのゲイン倍した値）を示す
ことになる。又、加算した値が負の場合にはこのダイオ
ードＤ6 のアノード側は０Ｖとなる。即ち、Ｕ、Ｖ相の
半波整流回路の正負の出力を加算することによってＷ相
の電流に対応する出力を求め、このＷ相の電流に対応す
る出力が正のときの半波整流出力を後述するアナログ加
算回路に出力する。
の出力を加算した値が正の場合には、ダイオードＤ6 、
抵抗Ｒのフィードバック回路によりアナログ加算回路と
等しい回路となり、ダイオードＤ6 のアノード側は加算
した値の反転した値（又はそのゲイン倍した値）を示す
ことになる。又、加算した値が負の場合にはこのダイオ
ードＤ6 のアノード側は０Ｖとなる。即ち、Ｕ、Ｖ相の
半波整流回路の正負の出力を加算することによってＷ相
の電流に対応する出力を求め、このＷ相の電流に対応す
る出力が正のときの半波整流出力を後述するアナログ加
算回路に出力する。
【００１３】オペアンプＯＰ4 と３つの抵抗で構成され
る回路はアナログ加算回路であり、入力側にはＵ、Ｖ相
の半波整流回路、加算整流回路の出力であるＵ、Ｖ、Ｗ
相の検出電流が正のときを反転した負の出力が入力さ
れ、加算されるようになっている。その結果、出力Ｖ0
はＵ、Ｖ、Ｗ相の電流検出出力の正側を半波整流し加算
した値の電圧を出力することになる。Ｕ、Ｖ、Ｗ相の各
電流を合計すると「０」であるから、Ｕ、Ｖ、Ｗ相の電
流検出出力の正側を半波整流し加算したとき、２つの相
が正のときには２つの相の電流を加算した値が出力Ｖ0
となるが、この加算した値Ｖ0 の極性を反転した値がも
う１つの相の電流値であるから、３相電流の最大値を検
出することになる。また、３相電流の内１つの相の電流
の検出出力のみが正の場合には、この値が出力Ｖ0 とな
り（残りの２相の電流検出出力を加算した値の符号を変
換したものがＶ0 ）、３相電流の最大値を検出すること
になる。
る回路はアナログ加算回路であり、入力側にはＵ、Ｖ相
の半波整流回路、加算整流回路の出力であるＵ、Ｖ、Ｗ
相の検出電流が正のときを反転した負の出力が入力さ
れ、加算されるようになっている。その結果、出力Ｖ0
はＵ、Ｖ、Ｗ相の電流検出出力の正側を半波整流し加算
した値の電圧を出力することになる。Ｕ、Ｖ、Ｗ相の各
電流を合計すると「０」であるから、Ｕ、Ｖ、Ｗ相の電
流検出出力の正側を半波整流し加算したとき、２つの相
が正のときには２つの相の電流を加算した値が出力Ｖ0
となるが、この加算した値Ｖ0 の極性を反転した値がも
う１つの相の電流値であるから、３相電流の最大値を検
出することになる。また、３相電流の内１つの相の電流
の検出出力のみが正の場合には、この値が出力Ｖ0 とな
り（残りの２相の電流検出出力を加算した値の符号を変
換したものがＶ0 ）、３相電流の最大値を検出すること
になる。
【００１４】以上のようにして、３相電流の最大値を検
出するが、この検出回路を構成する半波整流回路、加算
整流回路、アナログ加算回路は全てオペアンプで構成さ
れているため、内部素子による電圧降下をなくすことが
でき精度高く、正確に３相電流の最大値を検出できるよ
うにした。なお、上記実施例では、各相の電流検出出力
の正側を半波整流して加算したが、負側を半波整流して
加算し、３相電流の最大値を検出するようにしてもよ
い。
出するが、この検出回路を構成する半波整流回路、加算
整流回路、アナログ加算回路は全てオペアンプで構成さ
れているため、内部素子による電圧降下をなくすことが
でき精度高く、正確に３相電流の最大値を検出できるよ
うにした。なお、上記実施例では、各相の電流検出出力
の正側を半波整流して加算したが、負側を半波整流して
加算し、３相電流の最大値を検出するようにしてもよ
い。
【００１５】また、上記実施例において、オペアンプＯ
Ｐ3 で構成される加算整流回路に変えてアナログ加算器
と半波整流回路で構成してもよい。即ち、アナログ加算
器は図２で示すオペアンプＯＰ5 で構成されるアナログ
加算器を使用し、半波整流回路はオペアンプＯＰ1 で構
成されるような半波整流回路を使用すればよい。さらに
は、各相毎に電流センサを設け、各電流センサの出力を
それぞれ半波整流し前記実施例のように加算して３相電
流の最大値を検出するようにしてもよい。
Ｐ3 で構成される加算整流回路に変えてアナログ加算器
と半波整流回路で構成してもよい。即ち、アナログ加算
器は図２で示すオペアンプＯＰ5 で構成されるアナログ
加算器を使用し、半波整流回路はオペアンプＯＰ1 で構
成されるような半波整流回路を使用すればよい。さらに
は、各相毎に電流センサを設け、各電流センサの出力を
それぞれ半波整流し前記実施例のように加算して３相電
流の最大値を検出するようにしてもよい。
【００１６】
【発明の効果】本発明は、オペアンプを使用した波整流
回路等の各回路を用いて、回路内の電圧降下をなくし３
相電流の最大値を検出するから、精度高く正確な３相電
流の最大値を検出できる。
回路等の各回路を用いて、回路内の電圧降下をなくし３
相電流の最大値を検出するから、精度高く正確な３相電
流の最大値を検出できる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】従来から使用されている３相電流の最大値検出
回路図である。
回路図である。
【符号の説明】 ＯＰ1 〜ＯＰ6 オペアンプ Ｒ 抵抗 Ｄ，Ｄ1 〜Ｄ6 ダイオード
Claims (3)
- 【請求項１】 ３相交流電源の各相電流を検出する電流
センサの出力をオペアンプを使用して半波整流する半波
整流回路と、各半波整流回路の出力を加算するオペアン
プで構成されたアナログ加算回路を備え、前記アナログ
加算回路の出力によって３相電流の最大値を検出する３
相電流の最大値検出回路。 - 【請求項２】 ３相交流電源の各相電流の内２つの相の
電流をそれぞれ検出する２つの電流センサと、該２つの
電流センサの出力を加算し他の１相の電流値を求めるオ
ペアンプで構成されたアナログ加算器と、前記２つの電
流センサ及び加算器の出力を半波整流するオペアンプを
使用した半波整流回路と、各半波整流回路の出力を加算
するオペアンプで構成されたアナログ加算回路を備え、
該アナログ加算回路の出力によって３相電流の最大値を
検出する３相電流の最大値検出回路。 - 【請求項３】 ３相交流電源の各相電流の内２つの相の
電流をそれぞれ検出する２つの電流センサと、各電流セ
ンサの出力の正負をオペアンプを使用してそれぞれ整流
する半波整流回路と、各半波整流回路の正負の半波整流
出力を加算すると共に半波整流し他の相の半波整流を求
めるオペアンプを使用した加算整流回路と、各半波整流
回路及び加算整流回路の正もしくは負側の出力を加算す
るオペアンプで構成されたアナログ加算回路を備え、該
アナログ加算回路の出力によって３相電流の最大値を検
出する３相電流の最大値検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34448593A JPH07174795A (ja) | 1993-12-20 | 1993-12-20 | ３相電流の最大値検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34448593A JPH07174795A (ja) | 1993-12-20 | 1993-12-20 | ３相電流の最大値検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07174795A true JPH07174795A (ja) | 1995-07-14 |
Family
ID=18369632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34448593A Withdrawn JPH07174795A (ja) | 1993-12-20 | 1993-12-20 | ３相電流の最大値検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07174795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021128017A (ja) * | 2020-02-12 | 2021-09-02 | 富士電機株式会社 | 三相電流検出器 |
-
1993
- 1993-12-20 JP JP34448593A patent/JPH07174795A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021128017A (ja) * | 2020-02-12 | 2021-09-02 | 富士電機株式会社 | 三相電流検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0175154B1 (en) | Method of controlling inverter-driven induction motor | |
| US8199534B2 (en) | Load current detection in electrical power converters | |
| US6556458B2 (en) | Inverter device with improved current detector | |
| JPH0440670B2 (ja) | ||
| JPH0772740B2 (ja) | 電力検出器 | |
| US6442051B1 (en) | Full thyristor bridge circuit with free wheeling diode for de-excitation control and stability sensing | |
| JPS5826523A (ja) | 交流発電機の接地検出装置 | |
| JPH0777516B2 (ja) | 多相インバータの出力直流分防止装置 | |
| CN112366956B (zh) | 确定变频器的整流器级输出电流和/或电网侧电流的方法 | |
| JP2003348849A (ja) | 整流回路の電流検出装置 | |
| JP2003333855A (ja) | 電流検出回路 | |
| JPH0682137B2 (ja) | 電力検知回路 | |
| JP5309500B2 (ja) | 電源装置及びその欠相判定方法 | |
| JP3043929B2 (ja) | 共振形インバータ装置 | |
| JPS595867B2 (ja) | 交流量検出装置 | |
| JP3819889B2 (ja) | 並列インバータ装置 | |
| US5276605A (en) | Negative half-wave summing rectifier apparatus for a three phase AC voltage | |
| KR930004807Y1 (ko) | 인버터의 출력전류 제로크로싱 검출회로 | |
| JPH0464071A (ja) | 不平衡検出回路 | |
| JPH09140164A (ja) | 偏磁抑制制御装置及びそれを用いた電力変換システム | |
| JPH0624775Y2 (ja) | 位相角・力率信号変換装置 | |
| JPH08340679A (ja) | 高周波変圧器の偏磁防止回路 | |
| JP2007171105A (ja) | 電流検出回路 | |
| JP2662566B2 (ja) | 回路しや断器 | |
| JPH09163782A (ja) | 速度センサレス制御インバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |