JPH07183375A - 層間絶縁膜の形成方法 - Google Patents
層間絶縁膜の形成方法Info
- Publication number
- JPH07183375A JPH07183375A JP5325386A JP32538693A JPH07183375A JP H07183375 A JPH07183375 A JP H07183375A JP 5325386 A JP5325386 A JP 5325386A JP 32538693 A JP32538693 A JP 32538693A JP H07183375 A JPH07183375 A JP H07183375A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sog
- wiring
- wafer
- organic sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 多層配線構造のＬＳＩにおいて、ＢＰＳＧ膜
上に塗布する有機ＳＯＧの塗布むらを防ぎ、平坦化を図
り上層配線の信頼性を高める。 【構成】 ＢＰＳＧ膜上への無機ＳＯＧの塗布、または
膜表面の洗浄、または膜表面のプラズマ処理を行った
後、有機ＳＯＧを塗布する。
上に塗布する有機ＳＯＧの塗布むらを防ぎ、平坦化を図
り上層配線の信頼性を高める。 【構成】 ＢＰＳＧ膜上への無機ＳＯＧの塗布、または
膜表面の洗浄、または膜表面のプラズマ処理を行った
後、有機ＳＯＧを塗布する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体の製造方法に関
するものであり、特に平坦化された層間絶縁膜の形成方
法に関する。
するものであり、特に平坦化された層間絶縁膜の形成方
法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化に伴い、微細な
多層配線構造が一般に用いられており、層間絶縁膜の平
坦化にはＳＯＧが用いられている。従来、ＳＯＧによる
平坦化にはシラノール：Si(OH)4 を主成分とする無機Ｓ
ＯＧが通常用いられてきた。しかし、配線構造の微細化
に伴い、より配線間隔が狭くアスペクト比の高い下地に
対する平坦化が要求されるようになり、そのため無機Ｓ
ＯＧと比較して厚膜化が可能な、一般式：Ｒx Si(OH)
4-x （Ｒ：アルキル基）で表される有機シリケート化合
物を主成分とする有機ＳＯＧの使用が一般的となってき
ている。
多層配線構造が一般に用いられており、層間絶縁膜の平
坦化にはＳＯＧが用いられている。従来、ＳＯＧによる
平坦化にはシラノール：Si(OH)4 を主成分とする無機Ｓ
ＯＧが通常用いられてきた。しかし、配線構造の微細化
に伴い、より配線間隔が狭くアスペクト比の高い下地に
対する平坦化が要求されるようになり、そのため無機Ｓ
ＯＧと比較して厚膜化が可能な、一般式：Ｒx Si(OH)
4-x （Ｒ：アルキル基）で表される有機シリケート化合
物を主成分とする有機ＳＯＧの使用が一般的となってき
ている。
【０００３】ところが、ＢＰＳＧ膜等のＢやＰを含有す
るＣＶＤ−SiO2膜上に有機ＳＯＧを塗布すると、使用す
る有機ＳＯＧの濃度、溶媒の種類によってパターンのエ
ッジ部分に塗布むらを生じ平坦性を著しく損なう場合が
ある。この塗布むらは塗布条件によっては約3000Å程度
の段差を局所的に形成することになり、後に平坦化のた
めに行うエッチバック工程でより強調され、上層配線の
信頼性を劣化させる原因となる。そのため有機ＳＯＧを
用いる場合、下層膜の種類および有機ＳＯＧの濃度、溶
媒の種類が限定されるという問題が生じている。
るＣＶＤ−SiO2膜上に有機ＳＯＧを塗布すると、使用す
る有機ＳＯＧの濃度、溶媒の種類によってパターンのエ
ッジ部分に塗布むらを生じ平坦性を著しく損なう場合が
ある。この塗布むらは塗布条件によっては約3000Å程度
の段差を局所的に形成することになり、後に平坦化のた
めに行うエッチバック工程でより強調され、上層配線の
信頼性を劣化させる原因となる。そのため有機ＳＯＧを
用いる場合、下層膜の種類および有機ＳＯＧの濃度、溶
媒の種類が限定されるという問題が生じている。
【０００４】
【発明が解決しようとする課題】本発明は、前記問題点
を解決し、Ｂおよび／またはＰを含有するＣＶＤ−SiO2
膜上に塗布むらのない有機ＳＯＧ膜を形成して平坦化す
ることにより、配線の信頼性を向上させることを目的と
する。
を解決し、Ｂおよび／またはＰを含有するＣＶＤ−SiO2
膜上に塗布むらのない有機ＳＯＧ膜を形成して平坦化す
ることにより、配線の信頼性を向上させることを目的と
する。
【０００５】
【課題を解決するための手段】本発明は、半導体装置
でＳＯＧによる平坦化工程を有する層間絶縁膜の形成方
法において、Ｂおよび／またはＰを含有するＣＶＤ−Si
O2膜を成膜し、その膜上に無機ＳＯＧを塗布した後、そ
の上に有機ＳＯＧを塗布することを特徴とする層間絶縁
膜の形成方法、半導体でＳＯＧによる平坦化工程を有
する層間絶縁膜の形成方法において、Ｂおよび／または
Ｐを含有するＣＶＤ−SiO2膜を成膜し、その膜表面を洗
浄した後、その上に有機ＳＯＧを塗布することを特徴と
する層間絶縁膜の形成方法、半導体装置でＳＯＧによ
る平坦化工程を有する層間絶縁膜の形成方法において、
Ｂおよび／またはＰを含有するＣＶＤ−SiO2膜を成膜
し、その膜表面をプラズマによる表面処理を行った後、
その上に有機ＳＯＧを塗布することを特徴とする層間絶
縁膜の形成方法である。
でＳＯＧによる平坦化工程を有する層間絶縁膜の形成方
法において、Ｂおよび／またはＰを含有するＣＶＤ−Si
O2膜を成膜し、その膜上に無機ＳＯＧを塗布した後、そ
の上に有機ＳＯＧを塗布することを特徴とする層間絶縁
膜の形成方法、半導体でＳＯＧによる平坦化工程を有
する層間絶縁膜の形成方法において、Ｂおよび／または
Ｐを含有するＣＶＤ−SiO2膜を成膜し、その膜表面を洗
浄した後、その上に有機ＳＯＧを塗布することを特徴と
する層間絶縁膜の形成方法、半導体装置でＳＯＧによ
る平坦化工程を有する層間絶縁膜の形成方法において、
Ｂおよび／またはＰを含有するＣＶＤ−SiO2膜を成膜
し、その膜表面をプラズマによる表面処理を行った後、
その上に有機ＳＯＧを塗布することを特徴とする層間絶
縁膜の形成方法である。
【０００６】
【作用】本発明によれば、Ｂおよび／またはＰを含有
するＣＶＤ−SiO2膜上に無機ＳＯＧを塗布した後に有機
ＳＯＧを塗布すること、または、Ｂおよび／またはＰ
を含有するＣＶＤ−SiO2膜を成膜し洗浄した後、有機Ｓ
ＯＧを塗布すること、または、Ｂおよび／またはＰを
含有するＣＶＤ−SiO2膜を成膜しプラズマによる表面処
理を行った後、有機ＳＯＧを塗布することにより、下層
膜の膜質、表面状態および有機ＳＯＧの濃度、溶媒種に
拘らず塗布むらのない有機ＳＯＧ膜を形成できるように
なる。また、塗布むらを生じないので、後の平坦化工程
であるエッチバックによって、よりいっそう平坦化され
良好な形状が得られる。
するＣＶＤ−SiO2膜上に無機ＳＯＧを塗布した後に有機
ＳＯＧを塗布すること、または、Ｂおよび／またはＰ
を含有するＣＶＤ−SiO2膜を成膜し洗浄した後、有機Ｓ
ＯＧを塗布すること、または、Ｂおよび／またはＰを
含有するＣＶＤ−SiO2膜を成膜しプラズマによる表面処
理を行った後、有機ＳＯＧを塗布することにより、下層
膜の膜質、表面状態および有機ＳＯＧの濃度、溶媒種に
拘らず塗布むらのない有機ＳＯＧ膜を形成できるように
なる。また、塗布むらを生じないので、後の平坦化工程
であるエッチバックによって、よりいっそう平坦化され
良好な形状が得られる。
【０００７】良好に平坦化された表面上に形成される配
線は断線せず、配線層の信頼性を損なうという問題は発
生しない。
線は断線せず、配線層の信頼性を損なうという問題は発
生しない。
【０００８】
【実施例】ｎ型半導体Siウエハ１表面にLOCOS ２を形成
した後、ゲート電極ポリーシリコン４を形成し、第一層
間膜としてＢおよび／またはＰを含有するＣＶＤ− SiO
x膜３（ＢＰＳＧ膜）を10000 Å成膜、900 ℃でアニー
ルした状態を図１（ａ）に示した。これを、以下の実施
例、比較例の原試料として用いる。
した後、ゲート電極ポリーシリコン４を形成し、第一層
間膜としてＢおよび／またはＰを含有するＣＶＤ− SiO
x膜３（ＢＰＳＧ膜）を10000 Å成膜、900 ℃でアニー
ルした状態を図１（ａ）に示した。これを、以下の実施
例、比較例の原試料として用いる。
【０００９】（実施例１）ＢＰＳＧ膜３表面の段差部を
埋め込むため、市販の無機ＳＯＧ５（例えば東京応化工
業（株）製 OCD−Type2 ）塗布液をウエハ中央部に滴下
しウエハ１を所定の回転数で回転してスピンコートしプ
リベークした後、市販の有機ＳＯＧ（例えば東京応化工
業（株）製 OCD−Type7 ）塗布液を同様にスピンコート
する｛図１（ｂ’）参照｝。プリベーク後、窒素雰囲気
中で 400℃、30分ポストベークし、ＳＯＧ膜５および６
を形成する｛図１（ｂ’）参照｝。次にエッチバックを
行いＳＯＧ膜の表面を平坦化し｛図１（ｄ）参照｝、そ
の上に所定パターンのAl配線７を形成し｛図１（ｅ）参
照｝、最後にこのAl配線上に配線保護のためのパッシベ
ーション膜８を形成し、実施例１の半導体装置を製造す
る｛図１（ｆ）参照｝。
埋め込むため、市販の無機ＳＯＧ５（例えば東京応化工
業（株）製 OCD−Type2 ）塗布液をウエハ中央部に滴下
しウエハ１を所定の回転数で回転してスピンコートしプ
リベークした後、市販の有機ＳＯＧ（例えば東京応化工
業（株）製 OCD−Type7 ）塗布液を同様にスピンコート
する｛図１（ｂ’）参照｝。プリベーク後、窒素雰囲気
中で 400℃、30分ポストベークし、ＳＯＧ膜５および６
を形成する｛図１（ｂ’）参照｝。次にエッチバックを
行いＳＯＧ膜の表面を平坦化し｛図１（ｄ）参照｝、そ
の上に所定パターンのAl配線７を形成し｛図１（ｅ）参
照｝、最後にこのAl配線上に配線保護のためのパッシベ
ーション膜８を形成し、実施例１の半導体装置を製造す
る｛図１（ｆ）参照｝。
【００１０】（実施例２）前述の半導体Siウエハ１をア
ップフロー状態で５分間以上水洗した後｛図１（ｂ”）
参照｝、ＢＰＳＧ膜３表面の段差部を埋め込むため、有
機ＳＯＧ（例えば東京応化工業（株）製 OCD−Type7 ）
塗布液をスピンコートする。プリベーク後、窒素雰囲気
中で 400℃、30分ポストべークし、有機ＳＯＧ膜６を形
成する｛図１（ｃ）参照｝。その後（実施例１）と同様
にエッチバックし、その上にAl配線７を形成しパッシベ
ーション膜を形成し半導体装置を製造する。
ップフロー状態で５分間以上水洗した後｛図１（ｂ”）
参照｝、ＢＰＳＧ膜３表面の段差部を埋め込むため、有
機ＳＯＧ（例えば東京応化工業（株）製 OCD−Type7 ）
塗布液をスピンコートする。プリベーク後、窒素雰囲気
中で 400℃、30分ポストべークし、有機ＳＯＧ膜６を形
成する｛図１（ｃ）参照｝。その後（実施例１）と同様
にエッチバックし、その上にAl配線７を形成しパッシベ
ーション膜を形成し半導体装置を製造する。
【００１１】（実施例３）前述の半導体Siウエハ１表面
を各種ガスを用いてプラズマ処理（処理条件：表１参
照）した後｛図１（ｂ”）参照｝、段差部を埋め込むた
め、市販の有機ＳＯＧ（例えば東京応化工業（株）製 O
CD−Type7 ）塗布液をスピンコートする。プリベーク
後、窒素雰囲気中で 400℃、30分ポストベークし、有機
ＳＯＧ膜６を形成する｛図１（ｃ）参照｝。その後（実
施例１）と同様にエッチバックし、その上にAl配線７を
形成し半導体装置を製造する。
を各種ガスを用いてプラズマ処理（処理条件：表１参
照）した後｛図１（ｂ”）参照｝、段差部を埋め込むた
め、市販の有機ＳＯＧ（例えば東京応化工業（株）製 O
CD−Type7 ）塗布液をスピンコートする。プリベーク
後、窒素雰囲気中で 400℃、30分ポストベークし、有機
ＳＯＧ膜６を形成する｛図１（ｃ）参照｝。その後（実
施例１）と同様にエッチバックし、その上にAl配線７を
形成し半導体装置を製造する。
【００１２】
【表１】
【００１３】（比較例）実施例１、２、３と同様にｎ型
半導体Siウエハ表面に図１（ａ）のようにＢＰＳＧ膜３
を形成した後、直ちに市販の有機ＳＯＧ（例えば東京応
化工業（株）製OCD −Type7 ）塗布液をスピンコートす
る。プリベーク後、窒素雰囲気中で 400℃、30分ポスト
ベークし、有機ＳＯＧ膜６を形成する｛図１（ｃ）参
照｝。その後（実施例１）と同様にエッチバックし、そ
の上にAl配線７を形成し半導体装置を製造する。
半導体Siウエハ表面に図１（ａ）のようにＢＰＳＧ膜３
を形成した後、直ちに市販の有機ＳＯＧ（例えば東京応
化工業（株）製OCD −Type7 ）塗布液をスピンコートす
る。プリベーク後、窒素雰囲気中で 400℃、30分ポスト
ベークし、有機ＳＯＧ膜６を形成する｛図１（ｃ）参
照｝。その後（実施例１）と同様にエッチバックし、そ
の上にAl配線７を形成し半導体装置を製造する。
【００１４】実施例１〜３、および比較例の方法で形成
した半導体装置をパッケージし、配線の信頼性試験とし
て行った累積故障率の測定結果を図２〜４に示す。図２
は、実施例１と比較例、図３は水洗時間10分のときの実
施例２と比較例、図４は、ガス種が酸素、プラズマ処理
時間15sec の実施例３と比較例をそれぞれ示している。
した半導体装置をパッケージし、配線の信頼性試験とし
て行った累積故障率の測定結果を図２〜４に示す。図２
は、実施例１と比較例、図３は水洗時間10分のときの実
施例２と比較例、図４は、ガス種が酸素、プラズマ処理
時間15sec の実施例３と比較例をそれぞれ示している。
【００１５】図２〜４から配線下の層間膜が良好に平坦
化された結果、本発明による半導体装置の配線寿命が従
来方法による半導体装置の約５倍に伸びていることが明
らかである。本実施例では、配線下の第一層間膜として
ＢＰＳＧ膜を採用したが、本発明は第一層間膜がＢＳＧ
膜、ＰＳＧ膜の場合にも同様に効果がある。また第一層
間膜中の不純物濃度、およびアニール条件の相違により
表面状態が変化しても本発明の効果は変わらない。さら
に本発明では、この第一層間膜の形成方法としては常圧
ＣＶＤ、減圧ＣＶＤ、ＰＥ−ＣＶＤのいずれの方法でも
適用でき、原料としてはSiH4系、Si(OC2H5)4（略称TEO
S）系のいずれを用いてもよい。
化された結果、本発明による半導体装置の配線寿命が従
来方法による半導体装置の約５倍に伸びていることが明
らかである。本実施例では、配線下の第一層間膜として
ＢＰＳＧ膜を採用したが、本発明は第一層間膜がＢＳＧ
膜、ＰＳＧ膜の場合にも同様に効果がある。また第一層
間膜中の不純物濃度、およびアニール条件の相違により
表面状態が変化しても本発明の効果は変わらない。さら
に本発明では、この第一層間膜の形成方法としては常圧
ＣＶＤ、減圧ＣＶＤ、ＰＥ−ＣＶＤのいずれの方法でも
適用でき、原料としてはSiH4系、Si(OC2H5)4（略称TEO
S）系のいずれを用いてもよい。
【００１６】また、実施例１で使用する無機および有機
ＳＯＧ塗布液の濃度、溶媒種は本発明の効果に影響しな
いことを確認した。図３には、実施例２の水洗時間10分
間の例を示したが、本発明では水洗時間は５分間以上で
あれば同様の効果が得られる。図４には実施例３のガス
種が酸素、処理時間15sec のプラズマ処理の例を示した
が、表１に示したその他の窒素、アンモニアなどのガス
種およびこれらの混合ガスによるプラズマ処理によって
も同様の効果が得られる。さらにプラズマ処理に加え
て、アルゴン又はヘリウムによるスパッタエッチングを
第１層間膜表面に行っても同様の効果が得られる。
ＳＯＧ塗布液の濃度、溶媒種は本発明の効果に影響しな
いことを確認した。図３には、実施例２の水洗時間10分
間の例を示したが、本発明では水洗時間は５分間以上で
あれば同様の効果が得られる。図４には実施例３のガス
種が酸素、処理時間15sec のプラズマ処理の例を示した
が、表１に示したその他の窒素、アンモニアなどのガス
種およびこれらの混合ガスによるプラズマ処理によって
も同様の効果が得られる。さらにプラズマ処理に加え
て、アルゴン又はヘリウムによるスパッタエッチングを
第１層間膜表面に行っても同様の効果が得られる。
【００１７】これらの表面処理を行ったＢＰＳＧ膜をＸ
ＰＳ分析した結果、膜表面にＰ−OHおよびＢ−OH結合の
存在が認められた。このことから、本発明の方法により
ＢＰＳＧ膜表面にＰ−OH及びＢ−OH結合を形成すること
によって、有機ＳＯＧ塗布液の濡れ性を改善することが
でき、良好な平坦性を得ることができるようになったも
のと考えられる。
ＰＳ分析した結果、膜表面にＰ−OHおよびＢ−OH結合の
存在が認められた。このことから、本発明の方法により
ＢＰＳＧ膜表面にＰ−OH及びＢ−OH結合を形成すること
によって、有機ＳＯＧ塗布液の濡れ性を改善することが
でき、良好な平坦性を得ることができるようになったも
のと考えられる。
【００１８】
【発明の効果】本発明では、Ｂおよび／またはＰを含有
するＣＶＤ− SiOx 膜上への無機ＳＯＧ塗布、または膜
の洗浄、またはプラズマ表面処理の後に、有機ＳＯＧを
塗布することにより、下層膜の膜質、表面状態および有
機ＳＯＧの濃度、溶媒種に拘らず塗布むらのない有機Ｓ
ＯＧ膜を形成できる。また、塗布むらを生じないので、
後の平坦化工程であるエッチバックによって、より一層
平坦化された良好な形状が得られる。したがって、本発
明の方法によれば、上層配線層の信頼性を損なうという
問題は発生しない。
するＣＶＤ− SiOx 膜上への無機ＳＯＧ塗布、または膜
の洗浄、またはプラズマ表面処理の後に、有機ＳＯＧを
塗布することにより、下層膜の膜質、表面状態および有
機ＳＯＧの濃度、溶媒種に拘らず塗布むらのない有機Ｓ
ＯＧ膜を形成できる。また、塗布むらを生じないので、
後の平坦化工程であるエッチバックによって、より一層
平坦化された良好な形状が得られる。したがって、本発
明の方法によれば、上層配線層の信頼性を損なうという
問題は発生しない。
【図１】本発明法の工程を表す半導体装置の断面図であ
る。(a) はウエハ表面にＢＰＳＧ膜を成膜した断面図。
(b')は図１(a) のウエハに無機ＳＯＧ、有機ＳＯＧを塗
布したウエハ断面図、(b")は、図１(a) のウエハに水
洗、プラズマ処理したウエハ断面図。(c) はウエハに有
機ＳＯＧ膜を形成したウエハ断面図。(d) はウエハをエ
ッチバックしたウエハ断面図。(e) はウエハにAl配線を
形成したウエハ断面図。(f) はウエハにパッシベーショ
ン膜を形成したウエハ断面図。
る。(a) はウエハ表面にＢＰＳＧ膜を成膜した断面図。
(b')は図１(a) のウエハに無機ＳＯＧ、有機ＳＯＧを塗
布したウエハ断面図、(b")は、図１(a) のウエハに水
洗、プラズマ処理したウエハ断面図。(c) はウエハに有
機ＳＯＧ膜を形成したウエハ断面図。(d) はウエハをエ
ッチバックしたウエハ断面図。(e) はウエハにAl配線を
形成したウエハ断面図。(f) はウエハにパッシベーショ
ン膜を形成したウエハ断面図。
【図２】実施例１と比較例の半導体装置での断線時間と
累積故障率との関係を示した図。
累積故障率との関係を示した図。
【図３】実施例２と比較例の半導体装置での断線時間と
累積故障率との関係を示した図。
累積故障率との関係を示した図。
【図４】実施例３と比較例の半導体装置での断線時間と
累積故障率との関係を示した図。
累積故障率との関係を示した図。
１ Siウエハ ２ LOCOS ３ ＢＰＳＧ膜 ４ ゲート電極ポリシリコン ５ 無機ＳＯＧ膜 ６ 有機ＳＯＧ膜 ７ Al配線 ８ パッシベーション膜
【手続補正書】
【提出日】平成６年６月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】（実施例１）ＢＰＳＧ膜３表面の段差部を
埋め込むため、市販の無機ＳＯＧ５（例えば東京応化工
業（株）製 OCD−Type2 ）塗布液をウエハ中央部に滴下
しウエハ１を所定の回転数で回転してスピンコートしプ
リベークした後、市販の有機ＳＯＧ（例えば東京応化工
業（株）製 OCD−Type7 ）塗布液を同様にスピンコート
する｛図１（ｂ1 ）参照｝。プリベーク後、窒素雰囲気
中で 400℃、30分ポストベークし、ＳＯＧ膜５および６
を形成する｛図１（ｂ1 ）参照｝。次にエッチバックを
行いＳＯＧ膜の表面を平坦化し｛図１（ｄ）参照｝、そ
の上に所定パターンのAl配線７を形成し｛図１（ｅ）参
照｝、最後にこのAl配線上に配線保護のためのパッシベ
ーション膜８を形成し、実施例１の半導体装置を製造す
る｛図１（ｆ）参照｝。
埋め込むため、市販の無機ＳＯＧ５（例えば東京応化工
業（株）製 OCD−Type2 ）塗布液をウエハ中央部に滴下
しウエハ１を所定の回転数で回転してスピンコートしプ
リベークした後、市販の有機ＳＯＧ（例えば東京応化工
業（株）製 OCD−Type7 ）塗布液を同様にスピンコート
する｛図１（ｂ1 ）参照｝。プリベーク後、窒素雰囲気
中で 400℃、30分ポストベークし、ＳＯＧ膜５および６
を形成する｛図１（ｂ1 ）参照｝。次にエッチバックを
行いＳＯＧ膜の表面を平坦化し｛図１（ｄ）参照｝、そ
の上に所定パターンのAl配線７を形成し｛図１（ｅ）参
照｝、最後にこのAl配線上に配線保護のためのパッシベ
ーション膜８を形成し、実施例１の半導体装置を製造す
る｛図１（ｆ）参照｝。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】（実施例２）前述の半導体Siウエハ１をア
ップフロー状態で５分間以上水洗した後｛図１（ｂ2 ）
参照｝、ＢＰＳＧ膜３表面の段差部を埋め込むため、有
機ＳＯＧ（例えば東京応化工業（株）製 OCD−Type7 ）
塗布液をスピンコートする。プリベーク後、窒素雰囲気
中で 400℃、30分ポストべークし、有機ＳＯＧ膜６を形
成する｛図１（ｃ）参照｝。その後（実施例１）と同様
にエッチバックし、その上にAl配線７を形成しパッシベ
ーション膜を形成し半導体装置を製造する。
ップフロー状態で５分間以上水洗した後｛図１（ｂ2 ）
参照｝、ＢＰＳＧ膜３表面の段差部を埋め込むため、有
機ＳＯＧ（例えば東京応化工業（株）製 OCD−Type7 ）
塗布液をスピンコートする。プリベーク後、窒素雰囲気
中で 400℃、30分ポストべークし、有機ＳＯＧ膜６を形
成する｛図１（ｃ）参照｝。その後（実施例１）と同様
にエッチバックし、その上にAl配線７を形成しパッシベ
ーション膜を形成し半導体装置を製造する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】（実施例３）前述の半導体Siウエハ１表面
を各種ガスを用いてプラズマ処理（処理条件：表１参
照）した後｛図１（ｂ2 ）参照｝、段差部を埋め込むた
め、市販の有機ＳＯＧ（例えば東京応化工業（株）製 O
CD−Type7 ）塗布液をスピンコートする。プリベーク
後、窒素雰囲気中で 400℃、30分ポストベークし、有機
ＳＯＧ膜６を形成する｛図１（ｃ）参照｝。その後（実
施例１）と同様にエッチバックし、その上にAl配線７を
形成し半導体装置を製造する。
を各種ガスを用いてプラズマ処理（処理条件：表１参
照）した後｛図１（ｂ2 ）参照｝、段差部を埋め込むた
め、市販の有機ＳＯＧ（例えば東京応化工業（株）製 O
CD−Type7 ）塗布液をスピンコートする。プリベーク
後、窒素雰囲気中で 400℃、30分ポストベークし、有機
ＳＯＧ膜６を形成する｛図１（ｃ）参照｝。その後（実
施例１）と同様にエッチバックし、その上にAl配線７を
形成し半導体装置を製造する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明法の工程を表す半導体装置の断面図であ
る。(a) はウエハ表面にＢＰＳＧ膜を成膜した断面図。
(b1)は図１(a) のウエハに無機ＳＯＧ、有機ＳＯＧを塗
布したウエハ断面図、(b 2)は、図１(a) のウエハに水
洗、プラズマ処理したウエハ断面図。(c) はウエハに有
機ＳＯＧ膜を形成したウエハ断面図。(d) はウエハをエ
ッチバックしたウエハ断面図。(e) はウエハにAl配線を
形成したウエハ断面図。(f) はウエハにパッシベーショ
ン膜を形成したウエハ断面図。
る。(a) はウエハ表面にＢＰＳＧ膜を成膜した断面図。
(b1)は図１(a) のウエハに無機ＳＯＧ、有機ＳＯＧを塗
布したウエハ断面図、(b 2)は、図１(a) のウエハに水
洗、プラズマ処理したウエハ断面図。(c) はウエハに有
機ＳＯＧ膜を形成したウエハ断面図。(d) はウエハをエ
ッチバックしたウエハ断面図。(e) はウエハにAl配線を
形成したウエハ断面図。(f) はウエハにパッシベーショ
ン膜を形成したウエハ断面図。
【図２】実施例１と比較例の半導体装置での断線時間と
累積故障率との関係を示した図。
累積故障率との関係を示した図。
【図３】実施例２と比較例の半導体装置での断線時間と
累積故障率との関係を示した図。
累積故障率との関係を示した図。
【図４】実施例３と比較例の半導体装置での断線時間と
累積故障率との関係を示した図。
累積故障率との関係を示した図。
【符号の説明】 １ Siウエハ ２ LOCOS ３ ＢＰＳＧ膜 ４ ゲート電極ポリシリコン ５ 無機ＳＯＧ膜 ６ 有機ＳＯＧ膜 ７ Al配線 ８ パッシベーション膜
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 7352−4Ｍ Ｈ０１Ｌ 21/30 ５７１ 9274−4Ｍ 21/94 Ａ
Claims (3)
- 【請求項１】 半導体装置でＳＯＧ(Spin on Glass、以
下ＳＯＧと記載する）による平坦化工程を有する層間絶
縁膜の形成方法において、 Ｂおよび／またはＰを含有するＣＶＤ−SiO2膜を成膜
し、その膜上に無機ＳＯＧを塗布した後、その上に有機
ＳＯＧを塗布することを特徴とする層間絶縁膜の形成方
法。 - 【請求項２】 半導体でＳＯＧによる平坦化工程を有す
る層間絶縁膜の形成方法において、 Ｂおよび／またはＰを含有するＣＶＤ−SiO2膜を成膜
し、その膜表面を洗浄した後、その上に有機ＳＯＧを塗
布することを特徴とする層間絶縁膜の形成方法。 - 【請求項３】 半導体装置でＳＯＧによる平坦化工程を
有する層間絶縁膜の形成方法において、 Ｂおよび／またはＰを含有するＣＶＤ−SiO2膜を成膜
し、その膜表面をプラズマによる表面処理を行った後、
その上に有機ＳＯＧを塗布することを特徴とする層間絶
縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325386A JPH07183375A (ja) | 1993-12-22 | 1993-12-22 | 層間絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325386A JPH07183375A (ja) | 1993-12-22 | 1993-12-22 | 層間絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183375A true JPH07183375A (ja) | 1995-07-21 |
Family
ID=18176257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325386A Pending JPH07183375A (ja) | 1993-12-22 | 1993-12-22 | 層間絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174269A (ja) * | 1997-08-27 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| CN1122301C (zh) * | 1997-03-31 | 2003-09-24 | 日本电气株式会社 | 利用平面化技术制造半导体器件的方法 |
-
1993
- 1993-12-22 JP JP5325386A patent/JPH07183375A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1122301C (zh) * | 1997-03-31 | 2003-09-24 | 日本电气株式会社 | 利用平面化技术制造半导体器件的方法 |
| JPH1174269A (ja) * | 1997-08-27 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747381A (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| JP3323055B2 (ja) | 半導体装置およびその製造方法 | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US6165694A (en) | Method for preventing the formation of recesses in borophosphosilicate glass | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| US6812140B2 (en) | Method for contact profile improvement | |
| CN1146033C (zh) | 使用隔离间隔层改进自对准接触工艺流程的方法 | |
| JP3159253B2 (ja) | 半導体装置の製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
| JP3172307B2 (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH11150179A (ja) | 溝分離型半導体装置の製造方法 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JPH07153840A (ja) | 半導体装置およびその製造方法 | |
| JPH0786284A (ja) | 半導体装置及びその製造方法 | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| KR100571415B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR950000854B1 (ko) | 반도체 장치의 층간 절연막 형성방법 |