JPH07183447A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07183447A
JPH07183447A JP5324971A JP32497193A JPH07183447A JP H07183447 A JPH07183447 A JP H07183447A JP 5324971 A JP5324971 A JP 5324971A JP 32497193 A JP32497193 A JP 32497193A JP H07183447 A JPH07183447 A JP H07183447A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
semiconductor device
bonding pad
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5324971A
Other languages
English (en)
Inventor
Naoyuki Murai
直幸 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP5324971A priority Critical patent/JPH07183447A/ja
Publication of JPH07183447A publication Critical patent/JPH07183447A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体チップ,アイランド,Auワイヤおよび
封止樹脂で構成される半導体装置を信頼性を損ねること
なく薄型化する。 【構成】アイランド吊り部4にプレス加工を行い、アイ
ランド2が周囲のリード3よりも上方に位置するように
折りまげ、アイランド2の下面にボンディングパッド6
の面が上面となるようにして半導体チップ1を接着す
る。この際、アイランド2の寸法は半導体チップ1の寸
法より小さくし、かつ、アイランド2周囲からボンディ
ングパッド6が露出するようにする。この後、ボンディ
ングパッド6とリード3をAuワイヤ5で電気的に接続
し、封止樹脂8にて封止を行ってパッケージを完了す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
薄型樹脂パッケージ構造の半導体装置に関する。
【0002】
【従来の技術】従来、図3(a),(b)に示すよう
に、アイランド2上に金属ペースト9で固着した半導体
チップ1をワイヤボンディング技術にてボンディングワ
イヤ(以下、Auワイヤと記す)5をリードフレームの
リード3に電気的に接続して封止樹脂8にて封止しパッ
ケージを形成する際に、封止樹脂8の厚みを薄くしても
リードフレームにおけるアイランド吊り部4のディプレ
ス量(曲げ量)のばらつきに左右されることなく封止樹
脂8にて封止する方法として、半導体チップ1の下面と
封止樹脂8の下面との間隔又は半導体チップ1の上面と
封止樹脂8の上面との間隔を一定に保つために、半導体
チップ1または半導体チップ1を固定するアイランド2
の一部を上方または下方の少なくとも一方の金型に設け
た突起に対して押さえつけるようにして樹脂封止する半
導体装置のモールド方法がある(例えば、特開平4−1
96141号公報参照)。
【0003】
【発明が解決しようとする課題】この従来の半導体装置
のモールド方法では、パッケージの内部構造が高位にあ
るものから順にAuワイヤ,半導体チップ,アイランド
の構成になっているためにパッケージの厚みはAuワイ
ヤの高さ,半導体チップの厚み,アイランドの厚み、そ
れに封止樹脂の厚み分を足し合わせたものとなってお
り、それらの各構成部位をそれぞれ薄くしたくとも半導
体装置の製造上の制約があって、パッケージをさらに薄
くすることが困難であった。また薄くしたとしても樹脂
封止後に半導体チップまたはアイランドの一部が露出し
てしまう構造であるため、外部からの水分の侵入によっ
てパッケージの信頼性が低下するという問題点があっ
た。
【0004】本発明の目的は、パッケージの薄型化が可
能で信頼性の高い半導体装置を提供することにある。
【0005】
【課題を解決するための手段】本発明は、半導体チップ
と、この半導体チップを固定するアイランドと、このア
イランドに接続しこのアイランドを支持するアイランド
吊り部と、前記アイランドの周囲に間隔をおいて配置さ
れた複数のリードと、前記半導体チップのボンディング
パッドと前記リードの先端とを接続するボンディングワ
イヤと、このボンディングワイヤと前記半導体チップと
前記リードの一部と前記アイランド吊り部の一部を封止
する封止樹脂とを有する半導体装置において、前記アイ
ランドは前記半導体チップの面積よりも小さく、かつ、
前記半導体チップの固定面側に突出した凸状に形成され
ており、前記半導体チップは前記ボンディングパッドが
前記固定面側で露出するように固定されている。
【0006】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0007】図1(a),(b)は本発明の一実施例の
封止前の平面図及び断面図である。本発明の一実施例
は、図1(a),(b)に示すように、半導体チップ1
の面積よりも小さく、かつ、半導体チップ1が固定され
る面側に凸状に突出したアイランド2と、このアイラン
ド2を4つのコーナで支持するアイランド吊り部4と、
アイランド2の周辺に対向して間隔をおいて配置された
多数のリード3と、ボンディングパッド6が固定面側に
露出するように固定された半導体チップ1と、この半導
体チップ1をアイランド2の凹面側に固定する両面接着
テープ7と、半導体チップ1のボンディングパッド6と
リード3の先端とを接続するAuワイヤ5と、半導体チ
ップ1とアイランド2とリード3の一部とアイランド吊
り部4の一部とAuワイヤ5とを封止しパッケージを形
成する封止樹脂8とによって構成される。
【0008】図2(a)〜(d)は図1の半導体装置の
製造方法の一実施例を説明する工程順に示した断面図で
ある。本発明の半導体装置の製造方法の一実施例は、ま
ず、図2(a)に示すように、図1(a),(b)のア
イランド2とリード3とアイランド吊り部4とを有する
リードフレームのアイランド吊り部4をプレス加工によ
りアイランド2が周囲のリード3より突出するように折
り曲げた後、アイランド2の凹面に両面接着テープ7を
貼付し半導体チップ1を固着できるようにする。このと
き、アイランド2の寸法を半導体チップ1の寸法よりも
一辺あたり1.5mm程度小さくなるように設計し、半
導体チップ1の接着後にボンディングパッド6がアイラ
ンド2周辺から露出するように形成する。
【0009】次に、図2(b)に示すように、両面接着
テープ7のもう一方の面に半導体チップ1を接着し半導
体チップ1をアイランド2の凹面に固着した後、図2
(c)に示すように、半導体チップ1に露出しているボ
ンディングパッド6とリード3をAuワイヤ5にて接続
する。このとき、半導体チップ1上にあるAuワイヤ5
の高さは、同じく半導体チップ1上にある両面接着テー
プ7の厚み約25μmとアイランド2の厚み約125μ
mの和約150μmとほぼ同等におさえることが可能で
ある。その後、図2(d)に示すように、Auワイヤ5
が埋設するように封止樹脂8にて半導体チップ1を封止
し薄型の半導体パッケージを形成する。最後に、リード
3の成形その他の所定の工程を完了し本実施例による薄
型化を実現した半導体装置を得る。
【0010】
【発明の効果】以上説明したように本発明は、アイラン
ドを半導体チップの面積よりも小さくし、かつ、半導体
チップの固定面側に突出する凸状に形成し、半導体チッ
プをボンディングパッドが固定面側で露出するように固
定することにより、薄型のパッケージで信頼性の高い半
導体装置が得られるという効果がある。
【図面の簡単な説明】
【図1】(a),(b)は本発明の一実施例の封止前の
平面図及び断面図である。
【図2】(a)〜(d)は図1の半導体装置の製造方法
の一実施例を説明する工程順に示した断面図である。
【図3】(a),(b)は従来の半導体装置の一例の封
止前の平面図及び断面図である。
【符号の説明】
1 半導体チップ 2 アイランド 3 リード 4 アイランド吊り部 5 Auワイヤ 6 ボンディングパッド 7 両面接着テープ 8 封止樹脂 9 金属ペースト

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、この半導体チップを固
    定するアイランドと、このアイランドに接続しこのアイ
    ランドを支持するアイランド吊り部と、前記アイランド
    の周囲に間隔をおいて配置された複数のリードと、前記
    半導体チップのボンディングパッドと前記リードの先端
    とを接続するボンディングワイヤと、このボンディング
    ワイヤと前記半導体チップと前記リードの一部と前記ア
    イランド吊り部の一部を封止する封止樹脂とを有する半
    導体装置において、前記アイランドは前記半導体チップ
    の面積よりも小さく、かつ、前記半導体チップの固定面
    側に突出した凸状に形成されており、前記半導体チップ
    は前記ボンディングパッドが前記固定面側で露出するよ
    うに固定されていることを特徴とする半導体装置。
JP5324971A 1993-12-22 1993-12-22 半導体装置 Pending JPH07183447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5324971A JPH07183447A (ja) 1993-12-22 1993-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5324971A JPH07183447A (ja) 1993-12-22 1993-12-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH07183447A true JPH07183447A (ja) 1995-07-21

Family

ID=18171677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5324971A Pending JPH07183447A (ja) 1993-12-22 1993-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH07183447A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697353A (ja) * 1992-09-17 1994-04-08 Sharp Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697353A (ja) * 1992-09-17 1994-04-08 Sharp Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
JPH08116016A (ja) リードフレーム及び半導体装置
JPH0722454A (ja) 半導体集積回路装置
EP0712159A2 (en) Structure of resin molded type semiconductor
JPH11126865A (ja) 半導体素子および製造方法
JPH07183447A (ja) 半導体装置
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
KR100373891B1 (ko) 반도체장치
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2954109B2 (ja) 半導体装置及びその製造方法
JP3382097B2 (ja) Ic封止パッケージ
JP2758677B2 (ja) 半導体装置及びその製造方法
JPH0992757A (ja) 半導体装置
JPH0437050A (ja) 樹脂封止型半導体装置
JPH11307483A (ja) 半導体装置の製法および半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH11135539A (ja) 半導体装置及びその製造方法
JP2968769B2 (ja) 樹脂封止型半導体装置
JPH05211268A (ja) 半導体装置
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JPH0969600A (ja) 樹脂封止型半導体装置の構造および製造方法
JPH11162998A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980106