JPH07183736A - 電子回路 - Google Patents
電子回路Info
- Publication number
- JPH07183736A JPH07183736A JP32523293A JP32523293A JPH07183736A JP H07183736 A JPH07183736 A JP H07183736A JP 32523293 A JP32523293 A JP 32523293A JP 32523293 A JP32523293 A JP 32523293A JP H07183736 A JPH07183736 A JP H07183736A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- source
- level shift
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】出力電圧範囲が広く取れ、また、少ないチップ
面積の増加で出力インピーダンスの大きいカスコード回
路を含む電子回路を提供することを目的とする。 【構成】第１のトランジスタと、前記第１のトランジス
タのソースの電圧を所定の電圧だけシフトするレベルシ
フト回路と、前記レベルシフト回路の出力を入力とする
ソース接地型反転増幅回路とで構成され、前記ソース接
地反転増幅回路の出力により前記第１のトランジスタの
ゲートを制御することを特徴とする電子回路。
面積の増加で出力インピーダンスの大きいカスコード回
路を含む電子回路を提供することを目的とする。 【構成】第１のトランジスタと、前記第１のトランジス
タのソースの電圧を所定の電圧だけシフトするレベルシ
フト回路と、前記レベルシフト回路の出力を入力とする
ソース接地型反転増幅回路とで構成され、前記ソース接
地反転増幅回路の出力により前記第１のトランジスタの
ゲートを制御することを特徴とする電子回路。
Description
【０００１】
【産業上の利用分野】本発明は電子回路に係り、特にカ
スコード回路を含む電子回路において、出力電圧範囲を
広くする技術に関する。
スコード回路を含む電子回路において、出力電圧範囲を
広くする技術に関する。
【０００２】
【従来の技術】従来カスコード回路を含む電子回路にお
いては、その出力インピーダンスを大きくするために、
Eduard Sackinger et al.,"A High-Swing,High-Impeden
ce MOSCascode Circuit," IEEE Journal of Solid-Stat
e Circuits, vol.25, No.1, Feb., 1990 のFig.1 に示
されているように、カスコード用のトランジスタＴ２の
ソース電圧をトランジスタＴ３と電流源Ｉ１で構成され
るソース接地型反転増幅回路にて反転増幅してトランジ
スタＴ２のゲートを制御することで出力インピーダンス
を大きくしていた（従来例１）。
いては、その出力インピーダンスを大きくするために、
Eduard Sackinger et al.,"A High-Swing,High-Impeden
ce MOSCascode Circuit," IEEE Journal of Solid-Stat
e Circuits, vol.25, No.1, Feb., 1990 のFig.1 に示
されているように、カスコード用のトランジスタＴ２の
ソース電圧をトランジスタＴ３と電流源Ｉ１で構成され
るソース接地型反転増幅回路にて反転増幅してトランジ
スタＴ２のゲートを制御することで出力インピーダンス
を大きくしていた（従来例１）。
【０００３】しかしながら、このような方法では、反転
増幅回路を構成しているトランジスタＴ３を正常に動作
させるためには、トランジスタＴ３のゲート電位でもあ
るトランジスタＴ２のソース電位をトランジスタＴ３の
スレッショルド電圧Ｖth以下に下げることはできない。
また、トランジスタＴ２が正常に動作するためのドレイ
ン・ソース電圧Ｖds(SAT) が必要である。よって、この
カスコード回路の出力電圧は、Ｖth＋Ｖds(SAT) 以下に
下げることがでず、出力電圧範囲を制限していた。
増幅回路を構成しているトランジスタＴ３を正常に動作
させるためには、トランジスタＴ３のゲート電位でもあ
るトランジスタＴ２のソース電位をトランジスタＴ３の
スレッショルド電圧Ｖth以下に下げることはできない。
また、トランジスタＴ２が正常に動作するためのドレイ
ン・ソース電圧Ｖds(SAT) が必要である。よって、この
カスコード回路の出力電圧は、Ｖth＋Ｖds(SAT) 以下に
下げることがでず、出力電圧範囲を制限していた。
【０００４】また、同じアイデアでKlaas Bult et a
l.," The CMOS Gain-Boosting Technique," Analog Int
egrated Circuits and Signal Processing 1, Kluwer A
cademicPublishers, 1991 のFig.2 で示されているよう
に、反転増幅回路を従来のＯＰ−Ａｍｐで構成すること
により、トランジスタＴ２のソース電位を下げることが
できる（従来例２）。しかるに、この方法では、カスコ
ード回路を構成するのにＯＰ−Ａｍｐが必要となるた
め、素子数が増加してチップ面積が大きくなるという欠
点があった。
l.," The CMOS Gain-Boosting Technique," Analog Int
egrated Circuits and Signal Processing 1, Kluwer A
cademicPublishers, 1991 のFig.2 で示されているよう
に、反転増幅回路を従来のＯＰ−Ａｍｐで構成すること
により、トランジスタＴ２のソース電位を下げることが
できる（従来例２）。しかるに、この方法では、カスコ
ード回路を構成するのにＯＰ−Ａｍｐが必要となるた
め、素子数が増加してチップ面積が大きくなるという欠
点があった。
【０００５】
【発明が解決しようとする課題】このように出力インピ
ーダンスをより大きくする従来のカスコード回路を含む
電子回路では、出力電圧範囲が制限されていたり、チッ
プ面積が大きくなるなどの問題点があった。
ーダンスをより大きくする従来のカスコード回路を含む
電子回路では、出力電圧範囲が制限されていたり、チッ
プ面積が大きくなるなどの問題点があった。
【０００６】この発明は、このような従来の課題を解決
するためになされたもので、その目的とするところは、
出力電圧範囲が広く取れ、また、少ないチップ面積の増
加で出力インピーダンスの大きいカスコード回路を含む
電子回路を提供することである。
するためになされたもので、その目的とするところは、
出力電圧範囲が広く取れ、また、少ないチップ面積の増
加で出力インピーダンスの大きいカスコード回路を含む
電子回路を提供することである。
【０００７】
【課題を解決するための手段】上記の問題点に鑑み、本
発明においては、ＭＯＳトランジスタのソース電極に生
ずる電圧を所定の電圧だけシフトするレベルシフト手段
と、前記レベルシフト手段の出力信号を入力とし、前記
ＭＯＳトランジスタの制御信号を出力するソース接地型
反転増幅回路とからなる電子回路を提供する。
発明においては、ＭＯＳトランジスタのソース電極に生
ずる電圧を所定の電圧だけシフトするレベルシフト手段
と、前記レベルシフト手段の出力信号を入力とし、前記
ＭＯＳトランジスタの制御信号を出力するソース接地型
反転増幅回路とからなる電子回路を提供する。
【０００８】また、本発明の別の局面においては、第１
のトランジスタと、前記第１のトランジスタのソースの
電圧を所定の電圧だけシフトするレベルシフト回路と、
前記レベルシフト回路の出力を入力とするソース接地型
反転増幅回路とで構成され、前記ソース接地反転増幅回
路の出力により前記第１のトランジスタのゲートを制御
していることを特徴とするカスコード回路を含む電子回
路を提供する。
のトランジスタと、前記第１のトランジスタのソースの
電圧を所定の電圧だけシフトするレベルシフト回路と、
前記レベルシフト回路の出力を入力とするソース接地型
反転増幅回路とで構成され、前記ソース接地反転増幅回
路の出力により前記第１のトランジスタのゲートを制御
していることを特徴とするカスコード回路を含む電子回
路を提供する。
【０００９】
【作用】上述の如く構成すれば、第１のトランジスタの
ソース電位を所定の電圧ＶLSだけレベルシフトしてソー
ス接地型反転増幅回路に印加しているので、ソース接地
型反転増幅回路に必要な入力バイアス電位より、レベル
シフトした電圧ＶLSだけ前記第１のトランジスタのソー
ス電位を下げることができる。レベルシフト回路では所
定の電圧ＶLSだけレベルシフトするだけで、レベルシフ
ト回路の入力である第１のトランジスタのソース電位の
変化分はそのまま伝達するので、出力インピーダンスを
大きくする作用には影響はない。
ソース電位を所定の電圧ＶLSだけレベルシフトしてソー
ス接地型反転増幅回路に印加しているので、ソース接地
型反転増幅回路に必要な入力バイアス電位より、レベル
シフトした電圧ＶLSだけ前記第１のトランジスタのソー
ス電位を下げることができる。レベルシフト回路では所
定の電圧ＶLSだけレベルシフトするだけで、レベルシフ
ト回路の入力である第１のトランジスタのソース電位の
変化分はそのまま伝達するので、出力インピーダンスを
大きくする作用には影響はない。
【００１０】よって、従来の出力インピーダンスを大き
くするカスコード回路に比べ、出力インピーダンスを大
きくする作用に影響を与えることなく出力電圧範囲を電
圧ＶLS広げることができる。この構成では、反転増幅回
路にＯＰ−Ａｍｐを用いていないので、素子数が大幅に
増加することもなく、よって、チップ面積の増加も少な
い。
くするカスコード回路に比べ、出力インピーダンスを大
きくする作用に影響を与えることなく出力電圧範囲を電
圧ＶLS広げることができる。この構成では、反転増幅回
路にＯＰ−Ａｍｐを用いていないので、素子数が大幅に
増加することもなく、よって、チップ面積の増加も少な
い。
【００１１】
【実施例】以下、本発明の実施例の図面に基づいて説明
する。図１は本発明が適用されたカスコード回路を含む
電子回路の第１実施例を示す構成図である。図示のよう
に、トランジスタＴ２のソースには電圧を所定の電圧Ｖ
LSだけシフトするレベルシフト回路ＬＳ１が接続され、
このレベルシフト回路ＬＳ１の出力をソース接地型反転
増幅回路Ａ１で反転増幅してトランジスタＴ２のゲート
を制御するように構成される。このように構成すれば、
レベルシフト回路では所定の電圧ＶLSだけレベルシフト
するだけで、レベルシフト回路の入力であるトランジス
タＴ２のソース電位の変化分はそのまま伝達するので、
出力インピーダンスを大きくする作用には影響はない。
また、トランジスタＴ２のソース電位を電圧ＶLSだけレ
ベルシフトしているので、ソース接地型反転増幅回路に
必要な入力バイアス電位Ｖｂより電圧ＶLSだけトランジ
スタＴ２のソース電位を下げることができる。よって、
従来の出力インピーダンスを大きくするカスコード回路
に比べ、出力インピーダンスを大きくする作用に影響を
与えることなく第１実施例のカスコード回路においては
出力の最低電位をＶLSだけ下げることができる、つま
り、出力電圧範囲をＶLSだけ広げることができる。
する。図１は本発明が適用されたカスコード回路を含む
電子回路の第１実施例を示す構成図である。図示のよう
に、トランジスタＴ２のソースには電圧を所定の電圧Ｖ
LSだけシフトするレベルシフト回路ＬＳ１が接続され、
このレベルシフト回路ＬＳ１の出力をソース接地型反転
増幅回路Ａ１で反転増幅してトランジスタＴ２のゲート
を制御するように構成される。このように構成すれば、
レベルシフト回路では所定の電圧ＶLSだけレベルシフト
するだけで、レベルシフト回路の入力であるトランジス
タＴ２のソース電位の変化分はそのまま伝達するので、
出力インピーダンスを大きくする作用には影響はない。
また、トランジスタＴ２のソース電位を電圧ＶLSだけレ
ベルシフトしているので、ソース接地型反転増幅回路に
必要な入力バイアス電位Ｖｂより電圧ＶLSだけトランジ
スタＴ２のソース電位を下げることができる。よって、
従来の出力インピーダンスを大きくするカスコード回路
に比べ、出力インピーダンスを大きくする作用に影響を
与えることなく第１実施例のカスコード回路においては
出力の最低電位をＶLSだけ下げることができる、つま
り、出力電圧範囲をＶLSだけ広げることができる。
【００１２】図２は、前記第１実施例のレベルシフト回
路ＬＳ１と反転増幅回路Ａ１を具体的に示した例を示す
図である。ここで反転増幅回路Ａ１は、ソース接地型反
転増幅回路でトランジスタＴ３と電流源Ｉ１で構成され
ている。またレベルシフト回路ＬＳ１は、電流源Ｉ２と
トランジスタＴ４、Ｔ５により構成されている。
路ＬＳ１と反転増幅回路Ａ１を具体的に示した例を示す
図である。ここで反転増幅回路Ａ１は、ソース接地型反
転増幅回路でトランジスタＴ３と電流源Ｉ１で構成され
ている。またレベルシフト回路ＬＳ１は、電流源Ｉ２と
トランジスタＴ４、Ｔ５により構成されている。
【００１３】ここでトランジスタＴ５のドレインはトラ
ンジスタＴ４のソースと接続され、また、トランジスタ
Ｔ５のゲートはトランジスタＴ４のゲートと共通接続さ
れている。このため、トランジスタＴ５は直線領域で動
作する。つまり、抵抗ＲＴ５として動作するので、トラ
ンジスタＴ５のドレイン−ソース間には、ＶLS＝Ｉ２×
ＲＴ５の電圧が発生し、トランジスタＴ５のドレイン電
位はトランジスタＴ２のソース電位より電圧ＶLSだけ高
くレベルシフトされていることになる。よって、ソース
電位の変化分はレベルシフト回路を通してそのまま伝達
する。このソース電位の変化分がトランジスタＴ３と電
流源Ｉ１で構成された反転増幅回路を介してトランジス
タＴ２のゲートに印加されるので、出力インピーダンス
を大きくする作用には影響はない。この時、反転増幅回
路用トランジスタＴ３のゲートバイアス電圧Ｖｇｓはほ
ぼトランジスタのスレッショルド電圧に等しいが、トラ
ンジスタＴ２のソース電位はＶｇｓ−ＶLSとなり、従来
のレベルシフトのないカスコード回路に比べ、電圧ＶLS
下げることができる。よって、このカスコード回路の出
力の最低電位を電圧ＶLS下げることができ、この分だけ
出力電圧を広げることができる。
ンジスタＴ４のソースと接続され、また、トランジスタ
Ｔ５のゲートはトランジスタＴ４のゲートと共通接続さ
れている。このため、トランジスタＴ５は直線領域で動
作する。つまり、抵抗ＲＴ５として動作するので、トラ
ンジスタＴ５のドレイン−ソース間には、ＶLS＝Ｉ２×
ＲＴ５の電圧が発生し、トランジスタＴ５のドレイン電
位はトランジスタＴ２のソース電位より電圧ＶLSだけ高
くレベルシフトされていることになる。よって、ソース
電位の変化分はレベルシフト回路を通してそのまま伝達
する。このソース電位の変化分がトランジスタＴ３と電
流源Ｉ１で構成された反転増幅回路を介してトランジス
タＴ２のゲートに印加されるので、出力インピーダンス
を大きくする作用には影響はない。この時、反転増幅回
路用トランジスタＴ３のゲートバイアス電圧Ｖｇｓはほ
ぼトランジスタのスレッショルド電圧に等しいが、トラ
ンジスタＴ２のソース電位はＶｇｓ−ＶLSとなり、従来
のレベルシフトのないカスコード回路に比べ、電圧ＶLS
下げることができる。よって、このカスコード回路の出
力の最低電位を電圧ＶLS下げることができ、この分だけ
出力電圧を広げることができる。
【００１４】図２の実施例においては、レベルシフト回
路で抵抗として動作するトランジスタＴ５とトランジス
タＴ３のゲート容量によりトランジスタＴ２のソース電
位の変化分の高周波成分が減少するので、図３の点線で
接続を示したように容量ＣＦをトランジスタＴ５のドレ
イン−ソース間に接続して、トランジスタＴ２のソース
電位の変化分の高周波成分の減少を低減することができ
る。またレベルシフト回路に用いた電流源Ｉ２による電
流オフセットを避けるため、図３の点線で接続を示した
ように電流源Ｉ３をトランジスタＴ５のソースに接続し
ても良い。
路で抵抗として動作するトランジスタＴ５とトランジス
タＴ３のゲート容量によりトランジスタＴ２のソース電
位の変化分の高周波成分が減少するので、図３の点線で
接続を示したように容量ＣＦをトランジスタＴ５のドレ
イン−ソース間に接続して、トランジスタＴ２のソース
電位の変化分の高周波成分の減少を低減することができ
る。またレベルシフト回路に用いた電流源Ｉ２による電
流オフセットを避けるため、図３の点線で接続を示した
ように電流源Ｉ３をトランジスタＴ５のソースに接続し
ても良い。
【００１５】図２においてカスコード回路において電圧
入力の場合と電流入力の場合について、各々図４の
（ａ）と（ｂ）に示した。図５に第１実施例のカスコー
ド回路をＯＰ−Ａｍｐ（演算増幅器）に適用した第１の
例を示す。
入力の場合と電流入力の場合について、各々図４の
（ａ）と（ｂ）に示した。図５に第１実施例のカスコー
ド回路をＯＰ−Ａｍｐ（演算増幅器）に適用した第１の
例を示す。
【００１６】図５において、トランジスタＭＮ１、ＭＮ
２及び電流源ＩＡ１は差動入力段を構成し、その差動出
力電流はトランジスタＭＰ１とＭＰ３、及びＭＰ２とＭ
Ｐ４、及びＭＮ３とＭＮ４によるカレントミラーで折り
返され、図４（ａ）で示した本発明のカスコード回路Ｃ
Ｓ１及びＣＳ２を介して出力される。この構成により、
従来例１のカスコード回路を適用した時に比べ、各々抵
抗として働くトランジスタＭＰ６、ＭＮ６と電流源ＩＡ
５、ＩＡ３によるレベルシフト量分だけ、出力電圧範囲
を広げることができる。
２及び電流源ＩＡ１は差動入力段を構成し、その差動出
力電流はトランジスタＭＰ１とＭＰ３、及びＭＰ２とＭ
Ｐ４、及びＭＮ３とＭＮ４によるカレントミラーで折り
返され、図４（ａ）で示した本発明のカスコード回路Ｃ
Ｓ１及びＣＳ２を介して出力される。この構成により、
従来例１のカスコード回路を適用した時に比べ、各々抵
抗として働くトランジスタＭＰ６、ＭＮ６と電流源ＩＡ
５、ＩＡ３によるレベルシフト量分だけ、出力電圧範囲
を広げることができる。
【００１７】また、トランジスタＭＰ３とＭＰ４のドレ
イン電圧の違いにより生ずる電流オフセットを低減する
ため、図６に示すようにカスコード回路ＣＳ３をトラン
ジスタＭＰ３のドレイン側に設けてトランジスタＭＰ３
とＭＰ４のドレイン電圧を近づけることもできる。
イン電圧の違いにより生ずる電流オフセットを低減する
ため、図６に示すようにカスコード回路ＣＳ３をトラン
ジスタＭＰ３のドレイン側に設けてトランジスタＭＰ３
とＭＰ４のドレイン電圧を近づけることもできる。
【００１８】図７に第１実施例のカスコード回路をフォ
ールディッド・カスコード型の演算増幅装置に適用した
第２の例を示す。図７において、トランジスタＭＮ１、
ＭＮ２及び電流源ＩＡ１は差動入力段を構成し、その差
動出力電流は図４（ｂ）で示した本発明のカスコード回
路ＣＳ２及びＣＳ３で折り返される。カスコード回路Ｃ
Ｓ３の出力は、図４（ａ）で示した本発明のカスコード
回路ＣＳ１を出力に持つ、トランジスタＭＮ３とＭＮ４
で構成されるカレントミラーで折り返され、カスコード
回路ＣＳ２の出力と加算され出力される。この構成によ
り、従来例１のカスコード回路を適用した時に比べ、各
々抵抗として働くトランジスタＭＰ６、ＭＮ６と電流源
ＩＡ５、ＩＡ３によるレベルシフト量分出力電圧範囲を
広げることができる。
ールディッド・カスコード型の演算増幅装置に適用した
第２の例を示す。図７において、トランジスタＭＮ１、
ＭＮ２及び電流源ＩＡ１は差動入力段を構成し、その差
動出力電流は図４（ｂ）で示した本発明のカスコード回
路ＣＳ２及びＣＳ３で折り返される。カスコード回路Ｃ
Ｓ３の出力は、図４（ａ）で示した本発明のカスコード
回路ＣＳ１を出力に持つ、トランジスタＭＮ３とＭＮ４
で構成されるカレントミラーで折り返され、カスコード
回路ＣＳ２の出力と加算され出力される。この構成によ
り、従来例１のカスコード回路を適用した時に比べ、各
々抵抗として働くトランジスタＭＰ６、ＭＮ６と電流源
ＩＡ５、ＩＡ３によるレベルシフト量分出力電圧範囲を
広げることができる。
【００１９】なお、これまでの説明においては、ＭＯＳ
トランジスタを用いたカスコード回路を含む電子回路の
構成について説明したが、バイポーラトランジスタを用
いて同様の電子回路を構成することが可能である。その
ような回路の構成例を図８に示す。ここでは電流源Ｉ２
の電流値と抵抗素子Ｒの抵抗値によりレベルシフト量を
制御して、レベルシフトを構成することができる。また
図２に示す構成と同様に、抵抗素子Ｒの両端に容量ＣＦ
を接続することにより、高周波特性を改善することも可
能である。
トランジスタを用いたカスコード回路を含む電子回路の
構成について説明したが、バイポーラトランジスタを用
いて同様の電子回路を構成することが可能である。その
ような回路の構成例を図８に示す。ここでは電流源Ｉ２
の電流値と抵抗素子Ｒの抵抗値によりレベルシフト量を
制御して、レベルシフトを構成することができる。また
図２に示す構成と同様に、抵抗素子Ｒの両端に容量ＣＦ
を接続することにより、高周波特性を改善することも可
能である。
【００２０】
【発明の効果】以上説明したように、従来の出力インピ
ーダンスを大きくするカスコード回路を含む電子回路に
比べ、出力インピーダンスを大きくする作用に影響を与
えることなく出力電圧範囲をレベルシフト回路における
レベルシフト電圧分広げることができる。この構成で
は、反転増幅回路に演算増幅装置を用いていないので、
素子数が大幅に増加することもなく、よって、チップ面
積の増加も少ない。
ーダンスを大きくするカスコード回路を含む電子回路に
比べ、出力インピーダンスを大きくする作用に影響を与
えることなく出力電圧範囲をレベルシフト回路における
レベルシフト電圧分広げることができる。この構成で
は、反転増幅回路に演算増幅装置を用いていないので、
素子数が大幅に増加することもなく、よって、チップ面
積の増加も少ない。
【図１】 本発明の電子回路の第１実施例の構成図。
【図２】 第１実施例のレベルシフト回路と反転増幅回
路の具体的構成図。
路の具体的構成図。
【図３】 図２の変形的構成図。
【図４】 図２の構成の電子回路において電圧入力また
は電流入力の時の構成図。
は電流入力の時の構成図。
【図５】 第１実施例の電子回路を演算増幅装置を適用
した第１の構成図。
した第１の構成図。
【図６】 第１実施例の電子回路を演算増幅装置を適用
した第２の構成図。
した第２の構成図。
【図７】 第１実施例の電子回路を演算増幅装置に適用
した第３の構成図。
した第３の構成図。
【図８】 本発明の電子回路の別の実施例の構成図。
Ｔ１〜Ｔ５：トランジスタ。 ＣＳ１〜ＣＳ３：カスコード回路。 ＭＮ１〜ＭＮ８：Ｎチャネル・トランジスタ ＭＰ１〜ＭＰ１２：Ｐチャネル・トランジスタ ＬＳ１：レベルシフト回路 Ａ１：ソース接地反転増幅回路 Ｉ１〜Ｉ３：電流源 ＩＡ１〜ＩＡ８：電流源 ＣＦ：容量
Claims (5)
- 【請求項１】ＭＯＳトランジスタのソース電極に生ずる
電圧を所定の電圧だけシフトするレベルシフト手段と、
前記レベルシフト手段の出力信号を入力とし、前記ＭＯ
Ｓトランジスタの制御信号を出力するソース接地型反転
増幅回路とからなる電子回路。 - 【請求項２】第１のトランジスタと、前記第１のトラン
ジスタのソースの電圧を所定の電圧だけシフトするレベ
ルシフト回路と、前記レベルシフト回路の出力を入力と
するソース接地型反転増幅回路とで構成され、前記ソー
ス接地反転増幅回路の出力により前記第１のトランジス
タのゲートを制御していることを特徴とするカスコード
回路を含む電子回路。 - 【請求項３】前記レベルシフト回路は、第１のトランジ
スタと同じ導電型でゲートとドレインが接続されている
第２のトランジスタと、前記第２のトランジスタのドレ
インに電流を供給している第１の電流源と、ゲートが前
記第２のトランジスタのゲートに接続され、また、ドレ
インが前記第２のソースに接続されている第３のトラン
ジスタより構成され、前記第３のトランジスタのソース
がレベルシフト回路の入力となり前記第１のトランジス
タのソースに接続され、前記第３のトランジスタのドレ
インがレベルシフト回路の出力となっていることを特徴
とする請求項２記載のカスコード回路を含む電子回路。 - 【請求項４】前記第３のトランジスタのドレイン・ソー
ス間に容量が接続されていることを特徴とする請求項３
記載のカスコード回路を含む電子回路。 - 【請求項５】前記第３のトランジスタのソースに所定の
電流を供給する第２の電流源を有することを特徴とする
請求項３記載のカスコード回路を含む電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32523293A JPH07183736A (ja) | 1993-12-22 | 1993-12-22 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32523293A JPH07183736A (ja) | 1993-12-22 | 1993-12-22 | 電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183736A true JPH07183736A (ja) | 1995-07-21 |
Family
ID=18174507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32523293A Pending JPH07183736A (ja) | 1993-12-22 | 1993-12-22 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183736A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008123624A1 (ja) * | 2007-04-02 | 2008-10-16 | Niigata Seimitsu Co., Ltd. | 低雑音増幅器 |
| JP2017108355A (ja) * | 2015-12-11 | 2017-06-15 | エスアイアイ・セミコンダクタ株式会社 | 増幅回路及びボルテージレギュレータ |
-
1993
- 1993-12-22 JP JP32523293A patent/JPH07183736A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008123624A1 (ja) * | 2007-04-02 | 2008-10-16 | Niigata Seimitsu Co., Ltd. | 低雑音増幅器 |
| JP2017108355A (ja) * | 2015-12-11 | 2017-06-15 | エスアイアイ・セミコンダクタ株式会社 | 増幅回路及びボルテージレギュレータ |
| KR20170069923A (ko) | 2015-12-11 | 2017-06-21 | 에스아이아이 세미컨덕터 가부시키가이샤 | 증폭 회로 및 볼티지 레귤레이터 |
| US9800156B2 (en) | 2015-12-11 | 2017-10-24 | Sii Semiconductor Corporation | Amplifier circuit and voltage regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187235B2 (en) | Class AB rail-to-rail operational amplifier | |
| US7397309B2 (en) | Bias circuit for a wideband amplifier driven with low voltage | |
| EP0259879A2 (en) | Operational amplifier circuit having wide operating range | |
| JP2885120B2 (ja) | 演算増幅器 | |
| US8350622B2 (en) | Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| JP4070533B2 (ja) | 半導体集積回路装置 | |
| KR20060056419A (ko) | Ａｍ 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
| JPH0993055A (ja) | 演算増幅器 | |
| JPH06216666A (ja) | 差動増幅器 | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| US4749955A (en) | Low voltage comparator circuit | |
| US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
| JPH07183736A (ja) | 電子回路 | |
| JPH0438003A (ja) | Ｍｏｓ演算増幅回路 | |
| JP3618189B2 (ja) | 安定化カレントミラー回路 | |
| KR102584838B1 (ko) | 증폭기 회로 | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH08307224A (ja) | 演算増幅回路 | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| EP1601100A1 (en) | Transistor amplifying stage | |
| JP2809932B2 (ja) | 入力バッファ回路 | |
| JPH09130166A (ja) | Ｃｍｏｓ差動増幅回路 | |
| US6028481A (en) | Rail to rail output stage of an amplifier |