JPH07183784A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH07183784A JPH07183784A JP5324755A JP32475593A JPH07183784A JP H07183784 A JPH07183784 A JP H07183784A JP 5324755 A JP5324755 A JP 5324755A JP 32475593 A JP32475593 A JP 32475593A JP H07183784 A JPH07183784 A JP H07183784A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current source
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【構成】 電流源需要回路群１へ電源電流Ｉout を供給
する電流源本体回路２の制御回路３を設ける。この制御
回路３は電源電圧Ｖccの変動に対しＩout が相反的に変
動するように本体回路２を制御する。このとき制御回路
３は、電流源需要回路群１での消費電力を変化させない
程度に本体回路２を制御するものが望ましい。また、制
御回路３はバイポーラトランジスタを含むものとして構
成するのが望ましい。 【効果】 Ｖccが高いほど消費電流が減少されることか
ら、消費電力の低減を図れるため、Ｖccの高電圧側での
発熱問題も回避／緩和可能となる。更に、設計の際にそ
のバイポーラトランジスタのエミッタ面積の設定だけで
容易に温度補償を行うことができ、消費電力低減効果を
可及的最大限に生かせることとなる。
する電流源本体回路２の制御回路３を設ける。この制御
回路３は電源電圧Ｖccの変動に対しＩout が相反的に変
動するように本体回路２を制御する。このとき制御回路
３は、電流源需要回路群１での消費電力を変化させない
程度に本体回路２を制御するものが望ましい。また、制
御回路３はバイポーラトランジスタを含むものとして構
成するのが望ましい。 【効果】 Ｖccが高いほど消費電流が減少されることか
ら、消費電力の低減を図れるため、Ｖccの高電圧側での
発熱問題も回避／緩和可能となる。更に、設計の際にそ
のバイポーラトランジスタのエミッタ面積の設定だけで
容易に温度補償を行うことができ、消費電力低減効果を
可及的最大限に生かせることとなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
するもので、特にその消費電力の低減技術に係わる。
するもので、特にその消費電力の低減技術に係わる。
【０００２】
【従来の技術】近年、集積回路の大規模化や高速化に伴
い消費電力が増大する傾向にある。特に動作速度に関し
ては電源電圧が変動しても安定した動作を可能とすべく
電源電圧の低い側で十分なマージンを確保するように電
流を決定しているため、消費電力の増大は否めなかっ
た。また、消費電力の増大には、特に電源電圧が高い領
域において発熱の問題が指摘されており、昨今ではその
放熱対策への負担も増えてきている。
い消費電力が増大する傾向にある。特に動作速度に関し
ては電源電圧が変動しても安定した動作を可能とすべく
電源電圧の低い側で十分なマージンを確保するように電
流を決定しているため、消費電力の増大は否めなかっ
た。また、消費電力の増大には、特に電源電圧が高い領
域において発熱の問題が指摘されており、昨今ではその
放熱対策への負担も増えてきている。
【０００３】
【発明が解決しようとする課題】本発明は、上記従来技
術の有する問題点に鑑みてなされたもので、その目的と
するところは、消費電流の低減を図った半導体集積回路
装置を提供することにある。
術の有する問題点に鑑みてなされたもので、その目的と
するところは、消費電流の低減を図った半導体集積回路
装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
装置は、電流源需要回路群と、該電流源需要回路群へ電
源電流を供給する電流源本体回路と、電源電圧の変動に
対し前記電源電流が相反的に変動するように前記電流源
回路を制御する電流源制御回路とを備えていることを特
徴とする。
装置は、電流源需要回路群と、該電流源需要回路群へ電
源電流を供給する電流源本体回路と、電源電圧の変動に
対し前記電源電流が相反的に変動するように前記電流源
回路を制御する電流源制御回路とを備えていることを特
徴とする。
【０００５】電流源制御回路は、電流源需要回路群での
消費電力を変化させない程度に前記電流源本体回路を制
御する機能を有することを特徴としている。
消費電力を変化させない程度に前記電流源本体回路を制
御する機能を有することを特徴としている。
【０００６】電流源制御回路は、電源電圧の変動に対し
不変の基準電圧を生成する基準電圧生成回路と、前記基
準電圧生成回路の出力端にそのベースが接続された第１
のバイポーラトランジスタと、該第１のバイポーラトラ
ンジスタのエミッタに接続された第１の抵抗素子と、前
記電源電圧を検出し、その検出信号を該電源電圧が大き
いほど増加する電流信号として生成し、その電流を前記
第１の抵抗素子に供給する電源電圧検出回路と、前記第
１の抵抗素子の低電位側端子にそのベースが接続された
第２のバイポーラトランジスタと、該第２のバイポーラ
トランジスタのエミッタに接続された第２の抵抗素子と
を備えていることを特徴としている。
不変の基準電圧を生成する基準電圧生成回路と、前記基
準電圧生成回路の出力端にそのベースが接続された第１
のバイポーラトランジスタと、該第１のバイポーラトラ
ンジスタのエミッタに接続された第１の抵抗素子と、前
記電源電圧を検出し、その検出信号を該電源電圧が大き
いほど増加する電流信号として生成し、その電流を前記
第１の抵抗素子に供給する電源電圧検出回路と、前記第
１の抵抗素子の低電位側端子にそのベースが接続された
第２のバイポーラトランジスタと、該第２のバイポーラ
トランジスタのエミッタに接続された第２の抵抗素子と
を備えていることを特徴としている。
【０００７】
【作用】本発明によれば、電源電圧が高いほど消費電流
が減少されることから、消費電力の低減を図ることがで
きる。特に、高電源電圧側で必要以上に速度マージンが
大きくなることはなく、その分、無意味な電流の消費を
防止することができるため、高電源電圧側になるほど消
費電力の低減効果は大きい。また、高電源電圧側での発
熱の問題も回避ないしは緩和することができるため、放
熱対策への負担も低減することができることとなる。
が減少されることから、消費電力の低減を図ることがで
きる。特に、高電源電圧側で必要以上に速度マージンが
大きくなることはなく、その分、無意味な電流の消費を
防止することができるため、高電源電圧側になるほど消
費電力の低減効果は大きい。また、高電源電圧側での発
熱の問題も回避ないしは緩和することができるため、放
熱対策への負担も低減することができることとなる。
【０００８】さらに、基準電流生成回路においてバイポ
ーラトランジスタを用いているため、それらの特性、つ
まり温度上昇に伴って電流値が増加する特性及びその温
度変化分に対する電流増加レートがエミッタ面積の関数
となっていることを利用すれば、設計の際にそのバイポ
ーラトランジスタのエミッタ面積を適切に設定するだけ
で容易に温度補償を行うことができることとなり、消費
電力低減効果を可及的最大限に生かせることとなる。
ーラトランジスタを用いているため、それらの特性、つ
まり温度上昇に伴って電流値が増加する特性及びその温
度変化分に対する電流増加レートがエミッタ面積の関数
となっていることを利用すれば、設計の際にそのバイポ
ーラトランジスタのエミッタ面積を適切に設定するだけ
で容易に温度補償を行うことができることとなり、消費
電力低減効果を可及的最大限に生かせることとなる。
【０００９】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。図１は本発明の一実施例に係る半導体集
積回路装置の構成を示すものである。この図において、
１は電流源需要回路群、２は電流源本体回路、３は電流
源制御回路であり、電流源需要回路群１は電流源本体回
路２の出力電流を元にして作られる電流と電流源として
動作する回路であり、その電流源本体回路２は、電流源
制御回路３により電源電圧の変動に対し、出力電流が相
反的に変動するように電流源本体回路２を制御するもの
である。
つつ説明する。図１は本発明の一実施例に係る半導体集
積回路装置の構成を示すものである。この図において、
１は電流源需要回路群、２は電流源本体回路、３は電流
源制御回路であり、電流源需要回路群１は電流源本体回
路２の出力電流を元にして作られる電流と電流源として
動作する回路であり、その電流源本体回路２は、電流源
制御回路３により電源電圧の変動に対し、出力電流が相
反的に変動するように電流源本体回路２を制御するもの
である。
【００１０】以下に各回路の構成について具体的に説明
するが、ここでは説明の便宜上、各回路要素のパラメー
タはその要素に用いた符号と同一の文字を使用する。す
なわち、電流源Ｉ1 についてはその電流値もＩ1 を、抵
抗素子Ｒ0 〜Ｒ3 についてはその抵抗値もＲ0 〜Ｒ3
を、電源電位Ｖccについてはその電圧もＶccをそれぞれ
使用する。
するが、ここでは説明の便宜上、各回路要素のパラメー
タはその要素に用いた符号と同一の文字を使用する。す
なわち、電流源Ｉ1 についてはその電流値もＩ1 を、抵
抗素子Ｒ0 〜Ｒ3 についてはその抵抗値もＲ0 〜Ｒ3
を、電源電位Ｖccについてはその電圧もＶccをそれぞれ
使用する。
【００１１】まず、電流源需要回路群１はＮＰＮ型トラ
ンジスタＱ1 〜Ｑ4 とＮＭＯＳトランジスタＭ1 ，Ｍ2
とＰＭＯＳトランジスタＭ3 ，Ｍ4 とを備えている。ト
ランジスタＱ1 ，Ｑ2 は差動対を形成し、それらのエミ
ッタに電流源本体回路２の出力電流をＮＭＯＳトランジ
スタＭ81〜Ｍ84のゲート電圧を介して電流変換されて供
給される。トランジスタＱ3 ，Ｑ4 はエミッタフォロワ
であり、前者Ｑ3 のベースはトランジスタＱ1 のコレク
タに接続され、後者Ｑ4 のベースはトランジスタＱ2 の
コレクタに接続されており、それらのエミッタに電流源
本体回路２から生成された出力電流が供給されている。
ＮＭＯＳトランジスタＭ1 ，Ｍ2 は前者Ｍ1 を入力素
子、後者Ｍ2 を出力素子とするカレントミラー回路を形
成し、それらのソースにバイアス電流として電流源本体
回路２から生成された出力電流が供給されている。ＰＭ
ＯＳトランジスタＭ3 のソース／ドレインは電源電位Ｖ
ccとトランジスタＭ1 のドレインとの間に挿入されてお
り、ＰＭＯＳトランジスタＭ4 のソース／ドレインは電
源電位ＶccとトランジスタＭ2 のドレインとの間に挿入
されている。
ンジスタＱ1 〜Ｑ4 とＮＭＯＳトランジスタＭ1 ，Ｍ2
とＰＭＯＳトランジスタＭ3 ，Ｍ4 とを備えている。ト
ランジスタＱ1 ，Ｑ2 は差動対を形成し、それらのエミ
ッタに電流源本体回路２の出力電流をＮＭＯＳトランジ
スタＭ81〜Ｍ84のゲート電圧を介して電流変換されて供
給される。トランジスタＱ3 ，Ｑ4 はエミッタフォロワ
であり、前者Ｑ3 のベースはトランジスタＱ1 のコレク
タに接続され、後者Ｑ4 のベースはトランジスタＱ2 の
コレクタに接続されており、それらのエミッタに電流源
本体回路２から生成された出力電流が供給されている。
ＮＭＯＳトランジスタＭ1 ，Ｍ2 は前者Ｍ1 を入力素
子、後者Ｍ2 を出力素子とするカレントミラー回路を形
成し、それらのソースにバイアス電流として電流源本体
回路２から生成された出力電流が供給されている。ＰＭ
ＯＳトランジスタＭ3 のソース／ドレインは電源電位Ｖ
ccとトランジスタＭ1 のドレインとの間に挿入されてお
り、ＰＭＯＳトランジスタＭ4 のソース／ドレインは電
源電位ＶccとトランジスタＭ2 のドレインとの間に挿入
されている。
【００１２】電流源本体回路３はＰＭＯＳトランジスタ
Ｍ5 ，Ｍ6 とＮＭＯＳトランジスタＭ7 ，Ｍ8 とを備え
ており、トランジスタＭ5 ，Ｍ6 は前者Ｍ5 を入力素
子、後者Ｍ6 を出力素子とするカレントミラー回路を形
成し、トランジスタＭ7 ，Ｍ8は前者Ｍ7 を入力素子、
後者Ｍ8 を出力素子とするカレントミラー回路を形成し
ている。トランジスタＭ6 ，Ｍ7 のドレイン同士は共通
に接続され、電流源制御回路３の出力基準電流はトラン
ジスタＭ5 に入力され、トランジスタＭ6 →Ｍ7→Ｍ8
の順に伝送され、このトランジスタＭ8 からの電流の和
が電源電流Ｉoutとして出力されるようになっている。
Ｍ5 ，Ｍ6 とＮＭＯＳトランジスタＭ7 ，Ｍ8 とを備え
ており、トランジスタＭ5 ，Ｍ6 は前者Ｍ5 を入力素
子、後者Ｍ6 を出力素子とするカレントミラー回路を形
成し、トランジスタＭ7 ，Ｍ8は前者Ｍ7 を入力素子、
後者Ｍ8 を出力素子とするカレントミラー回路を形成し
ている。トランジスタＭ6 ，Ｍ7 のドレイン同士は共通
に接続され、電流源制御回路３の出力基準電流はトラン
ジスタＭ5 に入力され、トランジスタＭ6 →Ｍ7→Ｍ8
の順に伝送され、このトランジスタＭ8 からの電流の和
が電源電流Ｉoutとして出力されるようになっている。
【００１３】電流源制御回路３はＢＧＲ（Band Gap Ref
erence）回路４と基準電流生成回路５とから構成されて
いる。ＢＧＲ回路４は電源電圧Ｖcc及び温度の変動に対
し不変の基準電圧Ｖref を生成するもので、ＮＰＮ型ト
ランジスタＱ5 〜Ｑ9 と抵抗素子Ｒ0 とを備えている。
トランジスタＱ5 ，Ｑ6 は前者Ｑ5 を入力素子、後者Ｑ
6 を出力素子とするカレントミラー回路を形成してお
り、電源電位ＶccとトランジスタＱ5 のコレクタとの間
にはトランジスタＱ7 が挿入され、電源電位Ｖccとトラ
ンジスタＱ6 のコレクタとの間にはトランジスタＱ8 が
挿入されている。抵抗素子Ｒ0 は電源電位Ｖccとこれら
のトランジスタＱ7 ，Ｑ8 のベースとの間に挿入され、
トランジスタＱ7 ，Ｑ8 のベースはこの抵抗素子Ｒ0 に
よりバイアスされている。トランジスタＱ7 のコレクタ
／エミッタは電源電位ＶccとトランジスタＱ5 のコレク
タとの間に挿入され、トランジスタＱ8 のコレクタ／エ
ミッタは電源電位ＶccとトランジスタＱ6 のコレクタと
の間に挿入されており、このトランジスタＱ8 のエミッ
タが基準電圧Ｖref の出力端子とされている。トランジ
スタＱ9 のベースはトランジスタＱ6 のコレクタに接続
されており、コレクタ／エミッタ間は抵抗素子Ｒ0 と接
地電位ＧＮＤとの間に接続されている。
erence）回路４と基準電流生成回路５とから構成されて
いる。ＢＧＲ回路４は電源電圧Ｖcc及び温度の変動に対
し不変の基準電圧Ｖref を生成するもので、ＮＰＮ型ト
ランジスタＱ5 〜Ｑ9 と抵抗素子Ｒ0 とを備えている。
トランジスタＱ5 ，Ｑ6 は前者Ｑ5 を入力素子、後者Ｑ
6 を出力素子とするカレントミラー回路を形成してお
り、電源電位ＶccとトランジスタＱ5 のコレクタとの間
にはトランジスタＱ7 が挿入され、電源電位Ｖccとトラ
ンジスタＱ6 のコレクタとの間にはトランジスタＱ8 が
挿入されている。抵抗素子Ｒ0 は電源電位Ｖccとこれら
のトランジスタＱ7 ，Ｑ8 のベースとの間に挿入され、
トランジスタＱ7 ，Ｑ8 のベースはこの抵抗素子Ｒ0 に
よりバイアスされている。トランジスタＱ7 のコレクタ
／エミッタは電源電位ＶccとトランジスタＱ5 のコレク
タとの間に挿入され、トランジスタＱ8 のコレクタ／エ
ミッタは電源電位ＶccとトランジスタＱ6 のコレクタと
の間に挿入されており、このトランジスタＱ8 のエミッ
タが基準電圧Ｖref の出力端子とされている。トランジ
スタＱ9 のベースはトランジスタＱ6 のコレクタに接続
されており、コレクタ／エミッタ間は抵抗素子Ｒ0 と接
地電位ＧＮＤとの間に接続されている。
【００１４】以上がＢＧＲ回路の構成であり、その動作
について簡単に触れると次のようになる。電源電圧Ｖcc
が上昇すると、トランジスタＱ7 ，Ｑ8 のベース電位
が、まず上昇する方向に動作する。すると、カレントミ
ラー回路を成すトランジスタＱ5 ，Ｑ6 の出力電流が増
加し、その電流が電圧Ｖref を上昇させるように見え
る。
について簡単に触れると次のようになる。電源電圧Ｖcc
が上昇すると、トランジスタＱ7 ，Ｑ8 のベース電位
が、まず上昇する方向に動作する。すると、カレントミ
ラー回路を成すトランジスタＱ5 ，Ｑ6 の出力電流が増
加し、その電流が電圧Ｖref を上昇させるように見え
る。
【００１５】しかし、このときトランジスタＱ6 のエミ
ッタに接続されている抵抗Ｒ4 のために、トランジスタ
Ｑ5 に流れる電流の増加よりもトランジスタＱ6 に流れ
る電料の増加の方が少ない。このことからトランジスタ
Ｑ5 ，Ｑ6 のコレクタ電位がそれぞれトランジスタＱ7
，Ｑ8 のエミッタ電位から抵抗による電圧降下により
決ることに注意すると、トランジスタＱ6 のコレクタ電
位はＱ7 ，Ｑ8 のベース電位の上昇に伴って増加するこ
とが分る。トランジスタＱ6 のコレクタ電位の上昇は、
トランジスタＱ9 の電流増加を生じさせ、電流Ｉ1 の増
加を引き起す。このことを利用するトランジスタＱ7 ，
Ｑ8 のベース電位は、抵抗Ｒによる電位降下加と電源電
圧Ｖccの上昇を相殺させて一度に保つことができ、これ
は、基準電圧Ｖref が一定であることを意味する。
ッタに接続されている抵抗Ｒ4 のために、トランジスタ
Ｑ5 に流れる電流の増加よりもトランジスタＱ6 に流れ
る電料の増加の方が少ない。このことからトランジスタ
Ｑ5 ，Ｑ6 のコレクタ電位がそれぞれトランジスタＱ7
，Ｑ8 のエミッタ電位から抵抗による電圧降下により
決ることに注意すると、トランジスタＱ6 のコレクタ電
位はＱ7 ，Ｑ8 のベース電位の上昇に伴って増加するこ
とが分る。トランジスタＱ6 のコレクタ電位の上昇は、
トランジスタＱ9 の電流増加を生じさせ、電流Ｉ1 の増
加を引き起す。このことを利用するトランジスタＱ7 ，
Ｑ8 のベース電位は、抵抗Ｒによる電位降下加と電源電
圧Ｖccの上昇を相殺させて一度に保つことができ、これ
は、基準電圧Ｖref が一定であることを意味する。
【００１６】次に、基準電流生成回路５はＮＭＯＳトラ
ンジスタＭ9 ，Ｍ10とＮＰＮ型トランジスタＱ10，Ｑ11
と抵抗素子Ｒ1 〜Ｒ3 とを備えている。トランジスタＱ
10のベースはトランジスタＱ8 のエミッタに接続され、
ＢＧＲ回路４の出力である基準電圧Ｖref が印加される
ようになっており、第１のバイポーラトランジスタとし
て機能するようになっている。抵抗素子Ｒ2 は第１の抵
抗素子としてトランジスタＱ10のエミッタに接続されて
いる。トランジスタＭ9 ，Ｍ10は前者Ｍ9 を入力素子、
後者Ｍ10を出力素子とするカレントミラー回路を構成し
ており、抵抗素子Ｒ1 は電源電位ＶccとトランジスタＭ
9 のドレインとの間に挿入されており、電源電圧Ｖccに
応じて増加する電流Ｉ0 が抵抗素子Ｒ1 を通じてトラン
ジスタＭ9 のドレインに流れ、トランジスタＭ10のドレ
インから出力され、トランジスタＱ10のエミッタ抵抗素
子Ｒ2 に入力されるようになっている。つまり、トラン
ジスタＭ9 ，Ｍ10と抵抗素子Ｒ1 とは電源電圧Ｖccを検
出し、その検出信号を電流信号として生成し、出力する
電源電圧検出回路を構成している。トランジスタＱ11の
ベースは抵抗素子Ｒ2 の低電位端にそのベースが接続さ
れており、抵抗素子Ｒ3 は第２の抵抗素子としてトラン
ジスタＱ11のエミッタに接続されている。
ンジスタＭ9 ，Ｍ10とＮＰＮ型トランジスタＱ10，Ｑ11
と抵抗素子Ｒ1 〜Ｒ3 とを備えている。トランジスタＱ
10のベースはトランジスタＱ8 のエミッタに接続され、
ＢＧＲ回路４の出力である基準電圧Ｖref が印加される
ようになっており、第１のバイポーラトランジスタとし
て機能するようになっている。抵抗素子Ｒ2 は第１の抵
抗素子としてトランジスタＱ10のエミッタに接続されて
いる。トランジスタＭ9 ，Ｍ10は前者Ｍ9 を入力素子、
後者Ｍ10を出力素子とするカレントミラー回路を構成し
ており、抵抗素子Ｒ1 は電源電位ＶccとトランジスタＭ
9 のドレインとの間に挿入されており、電源電圧Ｖccに
応じて増加する電流Ｉ0 が抵抗素子Ｒ1 を通じてトラン
ジスタＭ9 のドレインに流れ、トランジスタＭ10のドレ
インから出力され、トランジスタＱ10のエミッタ抵抗素
子Ｒ2 に入力されるようになっている。つまり、トラン
ジスタＭ9 ，Ｍ10と抵抗素子Ｒ1 とは電源電圧Ｖccを検
出し、その検出信号を電流信号として生成し、出力する
電源電圧検出回路を構成している。トランジスタＱ11の
ベースは抵抗素子Ｒ2 の低電位端にそのベースが接続さ
れており、抵抗素子Ｒ3 は第２の抵抗素子としてトラン
ジスタＱ11のエミッタに接続されている。
【００１７】この基準電流生成回路５は次のように動作
する。前述したようにトランジスタＱ10のベースには一
定の基準電圧Ｖref が印加され、そのエミッタに接続さ
れた抵抗素子Ｒ2 には電源電圧Ｖccに応じた電流Ｔ0 が
流れるため、電源電圧Ｖccが上昇するとトランジスタＱ
10のベース／エミッタ間電圧Ｖf1が大きくなり（換言す
れば、トランジスタＱ10のエミッタ電位からの抵抗素子
Ｒ2 による電圧降下分が大きくなることを意味す
る。）、トランジスタＱ11のベース電位が低下し、トラ
ンジスタＱ11のベース／エミッタ間電圧Ｖf2が小さくな
り、トランジスタＱ11のコレクタ電流Ｉref は減少する
こととなる。
する。前述したようにトランジスタＱ10のベースには一
定の基準電圧Ｖref が印加され、そのエミッタに接続さ
れた抵抗素子Ｒ2 には電源電圧Ｖccに応じた電流Ｔ0 が
流れるため、電源電圧Ｖccが上昇するとトランジスタＱ
10のベース／エミッタ間電圧Ｖf1が大きくなり（換言す
れば、トランジスタＱ10のエミッタ電位からの抵抗素子
Ｒ2 による電圧降下分が大きくなることを意味す
る。）、トランジスタＱ11のベース電位が低下し、トラ
ンジスタＱ11のベース／エミッタ間電圧Ｖf2が小さくな
り、トランジスタＱ11のコレクタ電流Ｉref は減少する
こととなる。
【００１８】したがって、電源電圧Ｖccの上昇に伴って
減少する電流Ｉref が電流源本体回路２に与えられるこ
とで、電流源需要回路群１に供給される電流Ｉout も電
源電圧Ｖccの上昇に伴って減少し、電源電圧Ｖccの変化
分に対する電流Ｉref の変化分のレートの設定次第で、
電流源需要回路群１での消費電力は電源電圧Ｖccの変動
によらず一定に維持させることができる。よって、特
に、高電源電圧側で必要以上に速度マージンが大きくな
ることはなく、その分、無意味な電流の消費を防止する
ことができるため、高電源電圧側になるほど消費電力の
低減効果は大きい。また、高電源電圧側での発熱の問題
も回避ないしは緩和することができるため、放熱対策へ
の負担も低減することができることとなる。
減少する電流Ｉref が電流源本体回路２に与えられるこ
とで、電流源需要回路群１に供給される電流Ｉout も電
源電圧Ｖccの上昇に伴って減少し、電源電圧Ｖccの変化
分に対する電流Ｉref の変化分のレートの設定次第で、
電流源需要回路群１での消費電力は電源電圧Ｖccの変動
によらず一定に維持させることができる。よって、特
に、高電源電圧側で必要以上に速度マージンが大きくな
ることはなく、その分、無意味な電流の消費を防止する
ことができるため、高電源電圧側になるほど消費電力の
低減効果は大きい。また、高電源電圧側での発熱の問題
も回避ないしは緩和することができるため、放熱対策へ
の負担も低減することができることとなる。
【００１９】さらに、環境温度が上昇すると回路抵抗が
上昇し、回路の電流が減少する。つまり、温度条件次第
では回路の電流が、正常動作を阻害する程度にまで減少
する恐れがある。そのために、最悪の温度条件に合わせ
て回路の電流を設定しなければならなくなり、消費電流
の低減効果を余り期待することはできない。したがっ
て、回路には適切な温度補償を行う必要がある。
上昇し、回路の電流が減少する。つまり、温度条件次第
では回路の電流が、正常動作を阻害する程度にまで減少
する恐れがある。そのために、最悪の温度条件に合わせ
て回路の電流を設定しなければならなくなり、消費電流
の低減効果を余り期待することはできない。したがっ
て、回路には適切な温度補償を行う必要がある。
【００２０】この点に関し、本実施例によれば、基準電
流生成回路５においてバイポーラトランジスタＱ10，Ｑ
11を用いているため、それらの特性、つまり温度上昇に
伴って電流値が増加する特性及びその温度変化分に対す
る電流増加レートがエミッタ面積の関数となっているこ
とを利用すれば、設計の際にそれらのバイポーラトラン
ジスタＱ10，Ｑ11のうちいずれか一方のエミッタ面積を
適切に設定するだけで容易に温度補償を行うことができ
ることとなる。よって、本実施例の回路は本発明の消費
電力低減効果をいかんなく発揮する構成のものとなって
いる。
流生成回路５においてバイポーラトランジスタＱ10，Ｑ
11を用いているため、それらの特性、つまり温度上昇に
伴って電流値が増加する特性及びその温度変化分に対す
る電流増加レートがエミッタ面積の関数となっているこ
とを利用すれば、設計の際にそれらのバイポーラトラン
ジスタＱ10，Ｑ11のうちいずれか一方のエミッタ面積を
適切に設定するだけで容易に温度補償を行うことができ
ることとなる。よって、本実施例の回路は本発明の消費
電力低減効果をいかんなく発揮する構成のものとなって
いる。
【００２１】
【発明の効果】以上説明したように本発明によれば、電
源電圧が高いほど消費電流が減少されることから、消費
電力の低減を図ることができる。特に、高電源電圧側で
必要以上に速度マージンが大きくなることはなく、その
分、無意味な電流の消費を防止することができるため、
高電源電圧側になるほど消費電力の低減効果は大きい。
また、高電源電圧側での発熱の問題も回避ないしは緩和
することができるため、放熱対策への負担も低減するこ
とができることとなる。
源電圧が高いほど消費電流が減少されることから、消費
電力の低減を図ることができる。特に、高電源電圧側で
必要以上に速度マージンが大きくなることはなく、その
分、無意味な電流の消費を防止することができるため、
高電源電圧側になるほど消費電力の低減効果は大きい。
また、高電源電圧側での発熱の問題も回避ないしは緩和
することができるため、放熱対策への負担も低減するこ
とができることとなる。
【００２２】さらに、基準電流生成回路においてバイポ
ーラトランジスタを用いているため、それらの特性、つ
まり温度上昇に伴って電流値が増加する特性及びその温
度変化分に対する電流増加レートがエミッタ面積の関数
となっていることを利用すれば、設計の際にそのバイポ
ーラトランジスタのエミッタ面積を適切に設定するだけ
で容易に温度補償を行うことができることとなり、消費
電力低減効果を可及的最大限に生かせることとなる。
ーラトランジスタを用いているため、それらの特性、つ
まり温度上昇に伴って電流値が増加する特性及びその温
度変化分に対する電流増加レートがエミッタ面積の関数
となっていることを利用すれば、設計の際にそのバイポ
ーラトランジスタのエミッタ面積を適切に設定するだけ
で容易に温度補償を行うことができることとなり、消費
電力低減効果を可及的最大限に生かせることとなる。
【図１】本発明の一実施例に係る半導体集積回路装置の
構成を示す回路図。
構成を示す回路図。
１ 電流源需要回路群 ２ 電流源本体回路 ３ 電流源制御回路 ４ ＢＧＲ回路 ５ 基準電流生成回路 Ｉref 基準電流 Ｍ9 ，Ｍ10 電源電圧検出回路の一部を構成するＮＭＯ
Ｓトランジスタ Ｑ10 ＮＰＮ型トランジスタ（第１のバイポーラトラン
ジスタ） Ｑ11 ＮＰＮ型トランジスタ（第２のバイポーラトラン
ジスタ） Ｒ1 電源電圧検出回路の一部を構成する抵抗素子 Ｒ2 第１の抵抗素子 Ｒ3 第２の抵抗素子
Ｓトランジスタ Ｑ10 ＮＰＮ型トランジスタ（第１のバイポーラトラン
ジスタ） Ｑ11 ＮＰＮ型トランジスタ（第２のバイポーラトラン
ジスタ） Ｒ1 電源電圧検出回路の一部を構成する抵抗素子 Ｒ2 第１の抵抗素子 Ｒ3 第２の抵抗素子
Claims (3)
- 【請求項１】電流源需要回路群と、 該電流源需要回路群へ電源電流を供給する電流源本体回
路と、 電源電圧の変動に対し前記電源電流が相反的に変動する
ように前記電流源本体回路を制御する電流源制御回路と
を備えている半導体集積回路装置。 - 【請求項２】電流源制御回路は、 電流源需要回路群での消費電力を変化させない程度に前
記電流源本体回路を制御する機能を有することを特徴と
する請求項１記載の半導体集積回路装置。 - 【請求項３】電流源制御回路は、 電源電圧の変動に対し不変の基準電圧を生成する基準電
圧生成回路と、 前記基準電圧生成回路の出力端にそのベースが接続され
た第１のバイポーラトランジスタと、 該第１のバイポーラトランジスタのエミッタに接続され
た第１の抵抗素子と、 前記電源電圧を検出し、その検出信号を該電源電圧が大
きいほど増加する電流信号として生成し、その電流を前
記第１の抵抗素子に供給する電源電圧検出回路と、 前記第１の抵抗素子の低電位側端子にそのベースが接続
された第２のバイポーラトランジスタと、 該第２のバイポーラトランジスタのエミッタに接続され
た第２の抵抗素子とを備えていることを特徴とする請求
項１、２のうちいずれか１項記載の半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324755A JPH07183784A (ja) | 1993-12-22 | 1993-12-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324755A JPH07183784A (ja) | 1993-12-22 | 1993-12-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183784A true JPH07183784A (ja) | 1995-07-21 |
Family
ID=18169320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5324755A Pending JPH07183784A (ja) | 1993-12-22 | 1993-12-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183784A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349598A (ja) * | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 高周波重畳回路および集積回路 |
-
1993
- 1993-12-22 JP JP5324755A patent/JPH07183784A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349598A (ja) * | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 高周波重畳回路および集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394026A (en) | Substrate bias generating circuit | |
| JP3190943B2 (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| JPH06224648A (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| JPH02183126A (ja) | 温度閾値検知回路 | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| JP2912660B2 (ja) | ＢｉＣＭＯＳ基準回路 | |
| US4945260A (en) | Temperature and supply compensated ECL bandgap reference voltage generator | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
| KR100410633B1 (ko) | 정전류 발생회로 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH05235662A (ja) | 定電流発生回路 | |
| US20240411330A1 (en) | Ground referenced bandgap circuit in a negatively biased substrate cmos integrated circuit | |
| CN115185329B (zh) | 一种带隙基准结构 | |
| KR100399962B1 (ko) | 전류원 회로 | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JP4163861B2 (ja) | 半導体装置 | |
| JP3310033B2 (ja) | 定電圧回路 | |
| JPS60250417A (ja) | 基準電圧回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPS616715A (ja) | 定電流回路 | |
| JPS5834493Y2 (ja) | 直流定電圧電源回路 |