JPH07183804A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH07183804A JPH07183804A JP5325606A JP32560693A JPH07183804A JP H07183804 A JPH07183804 A JP H07183804A JP 5325606 A JP5325606 A JP 5325606A JP 32560693 A JP32560693 A JP 32560693A JP H07183804 A JPH07183804 A JP H07183804A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- mixer
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】簡単な操作で任意の周波数信号を発生すること
ができ、しかも簡単な構成で位相雑音の劣化を低減した
高精度な周波数信号が得られる周波数シンセサイザを提
供することにある。 【構成】クロック信号ＣＫによって駆動され、指定され
る数値ＤＡＴＡに応じて発振出力周波数ｆREF を可変す
る数値制御発振器１１と、この数値制御発振器１１の出
力信号と帰還信号とを混合するミキサ１２と、このミキ
サ１２の出力信号から帯域外成分を除去して電圧制御信
号を生成するローパスフィルタ１３と、このフィルタ１
３から出力される電圧制御信号に応じて発振出力周波数
ｆOUT を可変する電圧制御発振器１４とを具備し、前記
電圧制御発振器１４の出力信号を帰還信号として前記ミ
キサ１２に与えるようにした。
ができ、しかも簡単な構成で位相雑音の劣化を低減した
高精度な周波数信号が得られる周波数シンセサイザを提
供することにある。 【構成】クロック信号ＣＫによって駆動され、指定され
る数値ＤＡＴＡに応じて発振出力周波数ｆREF を可変す
る数値制御発振器１１と、この数値制御発振器１１の出
力信号と帰還信号とを混合するミキサ１２と、このミキ
サ１２の出力信号から帯域外成分を除去して電圧制御信
号を生成するローパスフィルタ１３と、このフィルタ１
３から出力される電圧制御信号に応じて発振出力周波数
ｆOUT を可変する電圧制御発振器１４とを具備し、前記
電圧制御発振器１４の出力信号を帰還信号として前記ミ
キサ１２に与えるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、衛星放送や衛星通信の
送受信機の周波数コンバータに用いられる周波数シンセ
サイザに関する。
送受信機の周波数コンバータに用いられる周波数シンセ
サイザに関する。
【０００２】
【従来の技術】従来の衛星放送や衛星通信の送受信機の
周波数コンバータにあっては、所望の周波数信号を得る
ために、アナログＰＬＬ（位相同期ループ）回路やＮＣ
Ｏ（数値制御発振器）によるダイレクト・シンセサイザ
を利用している。
周波数コンバータにあっては、所望の周波数信号を得る
ために、アナログＰＬＬ（位相同期ループ）回路やＮＣ
Ｏ（数値制御発振器）によるダイレクト・シンセサイザ
を利用している。
【０００３】上記アナログＰＬＬ回路は、基本的に図７
に示すように、電圧制御発振器（ＶＣＯ）１の出力を１
／Ｎ分周器２で１／Ｎ（Ｎは自然数）に分周し、位相比
較器（φＤＥＴ）３にて周波数ｆREF の基準信号と位相
比較を行って位相誤差を抽出する。そして、ローパスフ
ィルタ（ＬＰＦ）４でその抽出信号から帯域外成分を除
去し、電圧制御信号として上記電圧制御発振器１に入力
する。これによって出力信号の周波数ｆOUT はＮ・ｆRE
F となり、分周値Ｎを変えることにより段階的に所望の
周波数を得ることができる。
に示すように、電圧制御発振器（ＶＣＯ）１の出力を１
／Ｎ分周器２で１／Ｎ（Ｎは自然数）に分周し、位相比
較器（φＤＥＴ）３にて周波数ｆREF の基準信号と位相
比較を行って位相誤差を抽出する。そして、ローパスフ
ィルタ（ＬＰＦ）４でその抽出信号から帯域外成分を除
去し、電圧制御信号として上記電圧制御発振器１に入力
する。これによって出力信号の周波数ｆOUT はＮ・ｆRE
F となり、分周値Ｎを変えることにより段階的に所望の
周波数を得ることができる。
【０００４】ここで、基準周波数、被比較周波数が高い
場合には、図８に示すように、周波数ｆREF の基準信号
を１／Ｍ分周器５で１／Ｍ（Ｍは自然数）に分周する一
方、電圧制御発振器１の出力を１／Ｐプリスケーラ６で
１／Ｐ（Ｐは自然数）に分周した後、さらに１／Ｎ分周
器２で１／Ｎに分周して位相比較器３に入力し、両者の
位相比較を行って位相誤差を抽出する。そして、ローパ
スフィルタ３でその抽出信号から帯域外成分を除去し、
電圧制御信号として上記電圧制御発振器１に入力する。
この場合、電圧制御発振器１から出力される信号の周波
数ｆOUT は（Ｐ／Ｍ）・Ｎ・ｆREF となるが、通常はＰ
＝Ｍに選ばれ、出力周波数は分周値Ｎで制御される。
場合には、図８に示すように、周波数ｆREF の基準信号
を１／Ｍ分周器５で１／Ｍ（Ｍは自然数）に分周する一
方、電圧制御発振器１の出力を１／Ｐプリスケーラ６で
１／Ｐ（Ｐは自然数）に分周した後、さらに１／Ｎ分周
器２で１／Ｎに分周して位相比較器３に入力し、両者の
位相比較を行って位相誤差を抽出する。そして、ローパ
スフィルタ３でその抽出信号から帯域外成分を除去し、
電圧制御信号として上記電圧制御発振器１に入力する。
この場合、電圧制御発振器１から出力される信号の周波
数ｆOUT は（Ｐ／Ｍ）・Ｎ・ｆREF となるが、通常はＰ
＝Ｍに選ばれ、出力周波数は分周値Ｎで制御される。
【０００５】また、上記ＮＣＯによるダイレクト・シン
セサイザは、図９に示すように、クロック信号ＣＫによ
り駆動され、与えられた数値ＤＡＴＡに対応する周波数
信号を発生するＮＣＯ７単体で構成したもので、数値Ｄ
ＡＴＡを任意に与えることで、出力信号を所望の周波数
ｆOUT に設定することができる。
セサイザは、図９に示すように、クロック信号ＣＫによ
り駆動され、与えられた数値ＤＡＴＡに対応する周波数
信号を発生するＮＣＯ７単体で構成したもので、数値Ｄ
ＡＴＡを任意に与えることで、出力信号を所望の周波数
ｆOUT に設定することができる。
【０００６】しかしながら、上記アナログＰＬＬ回路で
は、分周器の動作速度や分周を行うことによる位相雑音
の劣化が生じるため純粋な信号が得にくい。特に基準周
波数、被比較周波数が高い場合には、位相比較器の動作
周波数に限界があるため、各周波数信号を分周して位相
比較器に入力しなければならず、その分回路規模が大き
くなってしまう。また、上記ダイレクト・シンセサイザ
では、与えられる数値によって基本波の２倍、３倍…の
高次スプリアスが発生するため、実際には高精度なバン
ドパスフィルタを用いて帯域外スプリアスを除去しなけ
ればならない。
は、分周器の動作速度や分周を行うことによる位相雑音
の劣化が生じるため純粋な信号が得にくい。特に基準周
波数、被比較周波数が高い場合には、位相比較器の動作
周波数に限界があるため、各周波数信号を分周して位相
比較器に入力しなければならず、その分回路規模が大き
くなってしまう。また、上記ダイレクト・シンセサイザ
では、与えられる数値によって基本波の２倍、３倍…の
高次スプリアスが発生するため、実際には高精度なバン
ドパスフィルタを用いて帯域外スプリアスを除去しなけ
ればならない。
【０００７】
【発明が解決しようとする課題】以上述べたように、従
来の周波数シンセサイザにおいて、アナログＰＬＬ回路
では位相雑音の劣化が生じるため純粋な信号が得にく
く、特に基準周波数、被比較周波数が高い場合には各周
波数信号を分周した後に位相比較しなければならず、そ
の分回路規模が大きくなってしまう。また、上記ダイレ
クト・シンセサイザでは、高次の高調波を除去するため
に高精度なバンドパスフィルタを用いなくてはならず、
コスト的な制約を受けることになる。
来の周波数シンセサイザにおいて、アナログＰＬＬ回路
では位相雑音の劣化が生じるため純粋な信号が得にく
く、特に基準周波数、被比較周波数が高い場合には各周
波数信号を分周した後に位相比較しなければならず、そ
の分回路規模が大きくなってしまう。また、上記ダイレ
クト・シンセサイザでは、高次の高調波を除去するため
に高精度なバンドパスフィルタを用いなくてはならず、
コスト的な制約を受けることになる。
【０００８】本発明は上記の課題を解決するためになれ
さたもので、簡単な操作で任意の周波数信号を発生する
ことができ、しかも簡単な構成で位相雑音の劣化を低減
した高精度な周波数信号が得られる周波数シンセサイザ
を提供することを目的とする。
さたもので、簡単な操作で任意の周波数信号を発生する
ことができ、しかも簡単な構成で位相雑音の劣化を低減
した高精度な周波数信号が得られる周波数シンセサイザ
を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係る第１の周波数シンセサイザは、クロッ
ク信号によって駆動され、指定される数値に応じて発振
出力周波数を可変する数値制御発振器と、この数値制御
発振器の出力信号と帰還信号とを混合するミキサと、こ
のミキサの出力信号から帯域外成分を除去して電圧制御
信号を生成するローパスフィルタと、このフィルタから
出力される電圧制御信号に応じて発振出力周波数を可変
する電圧制御発振器とを具備し、前記電圧制御発振器の
出力信号を帰還信号として前記ミキサに与えるようにし
たことを特徴とする。
にこの発明に係る第１の周波数シンセサイザは、クロッ
ク信号によって駆動され、指定される数値に応じて発振
出力周波数を可変する数値制御発振器と、この数値制御
発振器の出力信号と帰還信号とを混合するミキサと、こ
のミキサの出力信号から帯域外成分を除去して電圧制御
信号を生成するローパスフィルタと、このフィルタから
出力される電圧制御信号に応じて発振出力周波数を可変
する電圧制御発振器とを具備し、前記電圧制御発振器の
出力信号を帰還信号として前記ミキサに与えるようにし
たことを特徴とする。
【００１０】また、第２の周波数シンセサイザは、クロ
ック信号によって駆動され、指定される数値に応じて発
振出力周波数を可変する数値制御発振器と、この数値制
御発振器の出力信号と帰還信号とを混合する第１のミキ
サと、このミキサの出力信号から帯域外成分を除去して
電圧制御信号を生成するローパスフィルタと、このフィ
ルタから出力される電圧制御信号に応じて発振出力周波
数を可変する電圧制御発振器と、この電圧制御発振器の
出力信号と局部発振信号とを混合する第２のミキサとを
具備し、前記第２のミキサの出力信号を帰還信号として
前記第１のミキサに与えるようにしたことを特徴とす
る。
ック信号によって駆動され、指定される数値に応じて発
振出力周波数を可変する数値制御発振器と、この数値制
御発振器の出力信号と帰還信号とを混合する第１のミキ
サと、このミキサの出力信号から帯域外成分を除去して
電圧制御信号を生成するローパスフィルタと、このフィ
ルタから出力される電圧制御信号に応じて発振出力周波
数を可変する電圧制御発振器と、この電圧制御発振器の
出力信号と局部発振信号とを混合する第２のミキサとを
具備し、前記第２のミキサの出力信号を帰還信号として
前記第１のミキサに与えるようにしたことを特徴とす
る。
【００１１】
【作用】上記第１の周波数シンセサイザでは、数値制御
発振器の後段にＰＬＬ回路を付加したもので、自由に出
力周波数を設定できる数値制御発振器から出力される基
準信号と電圧制御発振器から出力される信号との位相誤
差を求め、これを直流電圧に変換して電圧制御発振器の
電圧制御信号とすることで、電圧制御発振器の出力周波
数を基準信号の周波数に一致させると共に、ＰＬＬ回路
内のローパスフィルタにより帯域外雑音を除去して、数
値制御発振器の出力に乗じている高次高調波を抑圧する
ようにしている。
発振器の後段にＰＬＬ回路を付加したもので、自由に出
力周波数を設定できる数値制御発振器から出力される基
準信号と電圧制御発振器から出力される信号との位相誤
差を求め、これを直流電圧に変換して電圧制御発振器の
電圧制御信号とすることで、電圧制御発振器の出力周波
数を基準信号の周波数に一致させると共に、ＰＬＬ回路
内のローパスフィルタにより帯域外雑音を除去して、数
値制御発振器の出力に乗じている高次高調波を抑圧する
ようにしている。
【００１２】第２の周波数シンセサイザでは、第２のミ
キサで帰還信号に局部発振信号を混合することで帰還信
号を低い周波数に変換し、変換後の帰還信号を第１のミ
キサに送って数値制御発振器の出力信号との位相誤差を
求め、その誤差信号をローパスフィルタに通して電圧制
御発振器への電圧制御信号を生成することで、数値演算
発振器の発生周波数を低く設定することができるように
し、これによって位相比較のために基準周波数、被比較
周波数を分周する必要をなくすようにしている。
キサで帰還信号に局部発振信号を混合することで帰還信
号を低い周波数に変換し、変換後の帰還信号を第１のミ
キサに送って数値制御発振器の出力信号との位相誤差を
求め、その誤差信号をローパスフィルタに通して電圧制
御発振器への電圧制御信号を生成することで、数値演算
発振器の発生周波数を低く設定することができるように
し、これによって位相比較のために基準周波数、被比較
周波数を分周する必要をなくすようにしている。
【００１３】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。図１は本発明に係る周波数シンセサイザの基
本構成を示すもので、１１はクロック信号ＣＫによって
駆動され、指定される数値ＤＡＴＡに応じて発振出力周
波数を可変する数値制御発振器（ＮＣＯ）である。
説明する。図１は本発明に係る周波数シンセサイザの基
本構成を示すもので、１１はクロック信号ＣＫによって
駆動され、指定される数値ＤＡＴＡに応じて発振出力周
波数を可変する数値制御発振器（ＮＣＯ）である。
【００１４】このＮＣＯ１１の具体的な構成を図２に示
す。すなわち、このＮＣＯ１１は、周波数を決定する数
値データＤＡＴＡを入力し対応するアドレスデータを計
算するアキュムレータ１１１と、このアキュムレータ１
１１により計算されたアドレスデータに基づいて正弦波
データを読み出し出力する正弦波発生用読出し専用メモ
リ（ＳＩＮＥ−ＲＯＭ）１１２と、このメモリ１１２か
ら出力される正弦波データをアナログ信号に変換するＤ
／Ａ（デジタル／アナログ）コンバータ１１３で構成さ
れる。出力周波数ｆOUT11 は、駆動用クロック信号の周
波数をｆCKとすると、一般に次式で求められる。
す。すなわち、このＮＣＯ１１は、周波数を決定する数
値データＤＡＴＡを入力し対応するアドレスデータを計
算するアキュムレータ１１１と、このアキュムレータ１
１１により計算されたアドレスデータに基づいて正弦波
データを読み出し出力する正弦波発生用読出し専用メモ
リ（ＳＩＮＥ−ＲＯＭ）１１２と、このメモリ１１２か
ら出力される正弦波データをアナログ信号に変換するＤ
／Ａ（デジタル／アナログ）コンバータ１１３で構成さ
れる。出力周波数ｆOUT11 は、駆動用クロック信号の周
波数をｆCKとすると、一般に次式で求められる。
【００１５】ｆOUT11 ＝ＤＡＴＡ／２N ・ｆCK 但し、Ｎはアキュムレータ１１１の桁数である。このよ
うに構成されたＮＣＯ１１の出力は基準信号（周波数ｆ
REF ）としてミキサ１２に入力される。このミキサ１２
には電圧制御発振器（ＶＣＯ）１４からの帰還信号も入
力される。このミキサ１２は基準信号と帰還信号との位
相を比較し、両者の位相誤差を抽出するもので、抽出さ
れた誤差信号はローパスフィルタ（ＬＰＦ）１３に送ら
れる。
うに構成されたＮＣＯ１１の出力は基準信号（周波数ｆ
REF ）としてミキサ１２に入力される。このミキサ１２
には電圧制御発振器（ＶＣＯ）１４からの帰還信号も入
力される。このミキサ１２は基準信号と帰還信号との位
相を比較し、両者の位相誤差を抽出するもので、抽出さ
れた誤差信号はローパスフィルタ（ＬＰＦ）１３に送ら
れる。
【００１６】このローパスフィルタ（ＬＰＦ）１３は図
３に示すように入力信号の基本周波数ｆOUT11 以外の高
調波成分を除去する特性を有し、入力した誤差信号から
帯域外雑音を除去して直流電圧に変換するものである。
この直流電圧は電圧制御信号として電圧制御発振器１４
に入力され、その発振周波数（ｆOUT ）を制御する。こ
の電圧制御発振器１４で生成された信号は上記ミキサ１
２への帰還信号となると共に出力信号となる。
３に示すように入力信号の基本周波数ｆOUT11 以外の高
調波成分を除去する特性を有し、入力した誤差信号から
帯域外雑音を除去して直流電圧に変換するものである。
この直流電圧は電圧制御信号として電圧制御発振器１４
に入力され、その発振周波数（ｆOUT ）を制御する。こ
の電圧制御発振器１４で生成された信号は上記ミキサ１
２への帰還信号となると共に出力信号となる。
【００１７】すなわち、上記構成による周波数シンセサ
イザはＮＣＯ１１の後段にＰＬＬ回路を付加したもので
ある。ＮＣＯ１１は、前述したように、自由に出力周波
数を設定できるが、高次高調波を発生する問題がある。
しかし、ＮＣＯ１１から出力される基準信号が後段のＰ
ＬＬ回路に入力されると、電圧制御発振器１４から出力
される信号の周波数ｆOUT がＮＣＯ１１で設定された基
準信号の周波数ｆREFに等しくなるように制御される。
このとき、ＰＬＬ回路内のローパスフィルタ１３により
帯域外雑音が除去されるため、ＮＣＯ１１の出力に乗じ
ている高次高調波も抑圧される。
イザはＮＣＯ１１の後段にＰＬＬ回路を付加したもので
ある。ＮＣＯ１１は、前述したように、自由に出力周波
数を設定できるが、高次高調波を発生する問題がある。
しかし、ＮＣＯ１１から出力される基準信号が後段のＰ
ＬＬ回路に入力されると、電圧制御発振器１４から出力
される信号の周波数ｆOUT がＮＣＯ１１で設定された基
準信号の周波数ｆREFに等しくなるように制御される。
このとき、ＰＬＬ回路内のローパスフィルタ１３により
帯域外雑音が除去されるため、ＮＣＯ１１の出力に乗じ
ている高次高調波も抑圧される。
【００１８】したがって、上記構成による周波数シンセ
サイザは、分周器を用いず、自由に出力周波数を設定で
きるＮＣＯとＮＣＯの高次高調波を抑圧するＰＬＬ回路
とを組み合わせた簡単な構成で、帯域内の所望の周波数
信号をＮＣＯのクロック精度に等しい精度で得ることが
でき、しかも位相雑音をＰＬＬ回路で抑圧しているの
で、高品位な周波数信号を得ることができる。
サイザは、分周器を用いず、自由に出力周波数を設定で
きるＮＣＯとＮＣＯの高次高調波を抑圧するＰＬＬ回路
とを組み合わせた簡単な構成で、帯域内の所望の周波数
信号をＮＣＯのクロック精度に等しい精度で得ることが
でき、しかも位相雑音をＰＬＬ回路で抑圧しているの
で、高品位な周波数信号を得ることができる。
【００１９】図４は図１に示した周波数シンセサイザの
応用例として、周波数ｆIFの信号を任意の周波数信号に
周波数変換する周波数コンバータに適用した場合の構成
を示すものである。
応用例として、周波数ｆIFの信号を任意の周波数信号に
周波数変換する周波数コンバータに適用した場合の構成
を示すものである。
【００２０】図４において、周波数ｆIFの入力信号ＩＮ
はミキサ２１に入力され、図１に示すように構成された
周波数シンセサイザ２２からの周波数信号と混合された
後、バンドパスフィルタ（ＢＰＦ）２３で不要な帯域成
分が除去されて出力される。
はミキサ２１に入力され、図１に示すように構成された
周波数シンセサイザ２２からの周波数信号と混合された
後、バンドパスフィルタ（ＢＰＦ）２３で不要な帯域成
分が除去されて出力される。
【００２１】この構成によれば、周波数シンセサイザ２
２に数値データＤＡＴＡを入力するという簡単な操作で
高次高調波が除去された高精度な周波数信号が得られ、
これによって周波数変換出力の安定性及び精度の向上を
図ることができる。
２に数値データＤＡＴＡを入力するという簡単な操作で
高次高調波が除去された高精度な周波数信号が得られ、
これによって周波数変換出力の安定性及び精度の向上を
図ることができる。
【００２２】図５は基準周波数、被比較周波数が高い場
合の本発明に係る周波数シンセサイザの構成を示すもの
である。但し、図５において図１と同一部分には同一符
号を付して示し、ここでは異なる部分について説明す
る。
合の本発明に係る周波数シンセサイザの構成を示すもの
である。但し、図５において図１と同一部分には同一符
号を付して示し、ここでは異なる部分について説明す
る。
【００２３】すなわち、この周波数シンセサイザは図１
に示したＰＬＬ回路の帰還路中に第２のミキサ（前述の
ミキサを第１のミキサとする）１５を介在させ、この第
２のミキサ２２に局部発振器１６で発生される周波数ｆ
m の局部発振信号を入力するようにしたものである。
に示したＰＬＬ回路の帰還路中に第２のミキサ（前述の
ミキサを第１のミキサとする）１５を介在させ、この第
２のミキサ２２に局部発振器１６で発生される周波数ｆ
m の局部発振信号を入力するようにしたものである。
【００２４】すなわち、第２のミキサ１５で帰還信号に
局部発振信号を混合することで帰還信号を低い周波数に
変換し、変換後の帰還信号を第１のミキサ１２に送って
ＮＣＯ１１の出力信号との位相誤差を求め、その誤差信
号をローパスフィルタ１３に通して電圧制御発振器１４
への電圧制御信号を生成するようにしている。
局部発振信号を混合することで帰還信号を低い周波数に
変換し、変換後の帰還信号を第１のミキサ１２に送って
ＮＣＯ１１の出力信号との位相誤差を求め、その誤差信
号をローパスフィルタ１３に通して電圧制御発振器１４
への電圧制御信号を生成するようにしている。
【００２５】この構成によれば、帰還信号の周波数を低
くしているので、ＮＣＯ１１の発生周波数も低く設定す
ることができ、位相比較のために基準周波数、被比較周
波数を分周する必要がなくなる。
くしているので、ＮＣＯ１１の発生周波数も低く設定す
ることができ、位相比較のために基準周波数、被比較周
波数を分周する必要がなくなる。
【００２６】尚、第２のミキサ１５の混合出力には高調
波成分が含まれることになるが、この成分はローパスフ
ィルタ１３で除去されるので問題はない。図６は図５に
示した周波数シンセサイザの応用例として、周波数ｆIF
の信号を任意の周波数信号に周波数変換する周波数コン
バータに適用した場合の構成を示すものである。
波成分が含まれることになるが、この成分はローパスフ
ィルタ１３で除去されるので問題はない。図６は図５に
示した周波数シンセサイザの応用例として、周波数ｆIF
の信号を任意の周波数信号に周波数変換する周波数コン
バータに適用した場合の構成を示すものである。
【００２７】図６において、周波数ｆIFの入力信号ＩＮ
はミキサ３１に入力され、図５に示すように構成された
周波数シンセサイザ３２からの周波数信号と混合された
後、バンドパスフィルタ（ＢＰＦ）３３で不要な帯域成
分が除去されて出力される。
はミキサ３１に入力され、図５に示すように構成された
周波数シンセサイザ３２からの周波数信号と混合された
後、バンドパスフィルタ（ＢＰＦ）３３で不要な帯域成
分が除去されて出力される。
【００２８】この構成によれば、周波数シンセサイザ３
２に数値データＤＡＴＡを入力するという簡単な操作で
高次高調波が除去された高精度な周波数信号が得られ、
これによって周波数変換出力の安定性及び精度の向上を
図ることができる。尚、本発明は上記実施例に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
変形しても同様に実施可能である。
２に数値データＤＡＴＡを入力するという簡単な操作で
高次高調波が除去された高精度な周波数信号が得られ、
これによって周波数変換出力の安定性及び精度の向上を
図ることができる。尚、本発明は上記実施例に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
変形しても同様に実施可能である。
【００２９】
【発明の効果】以上詳述したように本発明によれば、簡
単な操作で任意の周波数信号を発生することができ、し
かも簡単な構成で位相雑音の劣化を低減した高精度な周
波数信号が得られる周波数シンセサイザを提供すること
ができる。
単な操作で任意の周波数信号を発生することができ、し
かも簡単な構成で位相雑音の劣化を低減した高精度な周
波数信号が得られる周波数シンセサイザを提供すること
ができる。
【図１】本発明に係る周波数シンセサイザの一実施例の
構成を示すブロック回路図である。
構成を示すブロック回路図である。
【図２】同実施例に用いるＮＣＯの具体的な構成を示す
ブロック回路図である。
ブロック回路図である。
【図３】同実施例に用いるローパスフィルタの周波数特
性を示す特性図である。
性を示す特性図である。
【図４】同実施例の周波数シンセサイザの応用例を示す
ブロック回路図である。
ブロック回路図である。
【図５】本発明に係る周波数シンセサイザの他の実施例
の構成を示すブロック回路図である。
の構成を示すブロック回路図である。
【図６】同実施例の周波数シンセサイザの応用例を示す
ブロック回路図である。
ブロック回路図である。
【図７】従来のアナログＰＬＬ方式による周波数シンセ
サイザの構成を示すブロック回路図である。
サイザの構成を示すブロック回路図である。
【図８】従来のアナログＰＬＬ方式による周波数シンセ
サイザにおいて、基準周波数、被比較周波数が高い場合
の構成を示すブロック回路図である。
サイザにおいて、基準周波数、被比較周波数が高い場合
の構成を示すブロック回路図である。
【図９】従来のＮＣＯを利用したダイレクト方式による
周波数シンセサイザの構成を示すブロック図である。
周波数シンセサイザの構成を示すブロック図である。
１…電圧制御発振器（ＶＣＯ）、２…１／Ｎ分周器、３
…位相比較器（φＤＥＴ）、４…ローパスフィルタ（Ｌ
ＰＦ）、５…１／Ｍ分周器、６…１／Ｐプリスケーラ、
７，１１…数値制御発振器（ＮＣＯ）、１１１…アキュ
ムレータ、１１２…正弦波発生用ＲＯＭ、１１３…Ｄ／
Ａコンバータ、１２…第１のミキサ、１３…ローパスフ
ィルタ（ＬＰＦ）、１４…電圧制御発振器（ＶＣＯ）、
１５…第２のミキサ、２１…ミキサ、２２…周波数シン
セサイザ、２３…バンドパスフィルタ（ＢＰＦ）、３１
…ミキサ、３２…周波数シンセサイザ、３３…バンドパ
スフィルタ（ＢＰＦ）。
…位相比較器（φＤＥＴ）、４…ローパスフィルタ（Ｌ
ＰＦ）、５…１／Ｍ分周器、６…１／Ｐプリスケーラ、
７，１１…数値制御発振器（ＮＣＯ）、１１１…アキュ
ムレータ、１１２…正弦波発生用ＲＯＭ、１１３…Ｄ／
Ａコンバータ、１２…第１のミキサ、１３…ローパスフ
ィルタ（ＬＰＦ）、１４…電圧制御発振器（ＶＣＯ）、
１５…第２のミキサ、２１…ミキサ、２２…周波数シン
セサイザ、２３…バンドパスフィルタ（ＢＰＦ）、３１
…ミキサ、３２…周波数シンセサイザ、３３…バンドパ
スフィルタ（ＢＰＦ）。
Claims (2)
- 【請求項１】 クロック信号によって駆動され、指定さ
れる数値に応じて発振出力周波数を可変する数値制御発
振器と、 この数値制御発振器の出力信号と帰還信号とを混合する
ミキサと、 このミキサの出力信号から帯域外成分を除去して電圧制
御信号を生成するローパスフィルタと、 このフィルタから出力される電圧制御信号に応じて発振
出力周波数を可変する電圧制御発振器とを具備し、 前記電圧制御発振器の出力信号を帰還信号として前記ミ
キサに与えるようにしたことを特徴とする周波数シンセ
サイザ。 - 【請求項２】 クロック信号によって駆動され、指定さ
れる数値に応じて発振出力周波数を可変する数値制御発
振器と、 この数値制御発振器の出力信号と帰還信号とを混合する
第１のミキサと、 このミキサの出力信号から帯域外成分を除去して電圧制
御信号を生成するローパスフィルタと、 このフィルタから出力される電圧制御信号に応じて発振
出力周波数を可変する電圧制御発振器と、 この電圧制御発振器の出力信号と局部発振信号とを混合
する第２のミキサとを具備し、 前記第２のミキサの出力信号を帰還信号として前記第１
のミキサに与えるようにしたことを特徴とする周波数シ
ンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325606A JPH07183804A (ja) | 1993-12-24 | 1993-12-24 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325606A JPH07183804A (ja) | 1993-12-24 | 1993-12-24 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183804A true JPH07183804A (ja) | 1995-07-21 |
Family
ID=18178756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325606A Pending JPH07183804A (ja) | 1993-12-24 | 1993-12-24 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183804A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441692B1 (en) | 1997-09-17 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | PLL frequency synthesizer |
| JP2009232058A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | Ｃｉｃフィルタ，フィルタシステム及び衛星信号受信回路 |
-
1993
- 1993-12-24 JP JP5325606A patent/JPH07183804A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441692B1 (en) | 1997-09-17 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | PLL frequency synthesizer |
| JP2009232058A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | Ｃｉｃフィルタ，フィルタシステム及び衛星信号受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861542B2 (ja) | 位相ロックループシンセサイザ | |
| US6198353B1 (en) | Phase locked loop having direct digital synthesizer dividers and improved phase detector | |
| KR100237539B1 (ko) | 주파수 합성기 | |
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| US5444420A (en) | Numerically controlled phase lock loop synthesizer/modulator and method | |
| US4996699A (en) | Digitally settable frequency divider, especially for a frequency synthesizer | |
| WO2009014535A1 (en) | Phase locking on aliased frequencies | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
| JP3096636B2 (ja) | Ｐｌｌ回路 | |
| GB2215539A (en) | All-digital phase-locked loop | |
| EP1104112A1 (en) | Wide band, low noise and high resolution synthesizer | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| KR19980080410A (ko) | 디지털클록 신시사이저 | |
| JP2963552B2 (ja) | 周波数シンセサイザ | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3013859B2 (ja) | 周波数シンセサイザ | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP2005057754A (ja) | オフセット・ループ合成器のための直接周波数合成器 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH01200723A (ja) | 直接周波数合成シンセサイザー | |
| JPH0567969A (ja) | 周波数シンセサイザ | |
| JP2007515813A (ja) | シグマデルタ変調器を有する可変周波数シンセサイザ | |
| JP3019434B2 (ja) | 周波数シンセサイザ |