JPH071864Y2 - レベル判別回路 - Google Patents
レベル判別回路Info
- Publication number
- JPH071864Y2 JPH071864Y2 JP1988118001U JP11800188U JPH071864Y2 JP H071864 Y2 JPH071864 Y2 JP H071864Y2 JP 1988118001 U JP1988118001 U JP 1988118001U JP 11800188 U JP11800188 U JP 11800188U JP H071864 Y2 JPH071864 Y2 JP H071864Y2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- diode
- signal
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2463—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S7/00—Indicating arrangements; Control arrangements, e.g. balance control
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、入力信号のレベルに応じて、第１又は第２の
出力端子に出力信号を発生するレベル判別回路に関する
もので、特に前記第１及び第２の出力端子に得られる出
力信号の少くとも一方をスイッチを用いて遮断した場合
においても、他方の出力信号が影響を受け無いレベル判
別回路に関する。
出力端子に出力信号を発生するレベル判別回路に関する
もので、特に前記第１及び第２の出力端子に得られる出
力信号の少くとも一方をスイッチを用いて遮断した場合
においても、他方の出力信号が影響を受け無いレベル判
別回路に関する。
（ロ）従来の技術 入力信号のレベルを判別し、前記レベルが基準値よりも
大のとき、第１の出力端子に第１の出力信号を発生する
とともに、前記レベルが基準値よりも小のとき、第２の
出力端子に第２の出力信号を発生するレベル判別回路と
して、第２図に示す如き回路が考えられる。第２図にお
いて、比較部（１）の正入力端子に、負入力端子に印加
される基準電圧よりも大なるレベルの入力信号が印加さ
れると、前記比較部（１）から正（基準電圧よりも大）
の出力信号が発生し、該正の出力信号が第１ダイオード
（２）、第３抵抗（５）及びスイッチ（10）を介して第
１出力端子（11）に導出される。また、前記基準電圧よ
りも小なるレベルの入力信号が印加されると、前記比較
部（１）から負（基準電圧よりも小）の出力信号が発生
し、該負の出力信号が第２ダイオード（３）、第５抵抗
（８）を介して第２出力端子（12）に導出される。
大のとき、第１の出力端子に第１の出力信号を発生する
とともに、前記レベルが基準値よりも小のとき、第２の
出力端子に第２の出力信号を発生するレベル判別回路と
して、第２図に示す如き回路が考えられる。第２図にお
いて、比較部（１）の正入力端子に、負入力端子に印加
される基準電圧よりも大なるレベルの入力信号が印加さ
れると、前記比較部（１）から正（基準電圧よりも大）
の出力信号が発生し、該正の出力信号が第１ダイオード
（２）、第３抵抗（５）及びスイッチ（10）を介して第
１出力端子（11）に導出される。また、前記基準電圧よ
りも小なるレベルの入力信号が印加されると、前記比較
部（１）から負（基準電圧よりも小）の出力信号が発生
し、該負の出力信号が第２ダイオード（３）、第５抵抗
（８）を介して第２出力端子（12）に導出される。
いま、入力信号をVIN、基準電源（13）の基準電圧をV
REFとすれば、第１出力端子（11）に発生する正の出力
信号のレベルV1は、 （ただし、R1乃至R6は第１乃至第６抵抗（４）乃至
（９）の抵抗値）となる。また、第２出力端子（12）に
発生する負の出力信号のレベルV2は、 となる。
REFとすれば、第１出力端子（11）に発生する正の出力
信号のレベルV1は、 （ただし、R1乃至R6は第１乃至第６抵抗（４）乃至
（９）の抵抗値）となる。また、第２出力端子（12）に
発生する負の出力信号のレベルV2は、 となる。
従って、入力信号VINが基準電圧VREFより大のとき、前
記第（１）式で示される出力信号が第１出力端子（11）
に得られ、入力信号VINが基準電圧VREFより小のとき、
前記第（２）式で示される出力電圧が第２出力端子（1
2）に得られることになり、第２図の回路を用いれば、
入力信号のレベルに応じて第１又は第２出力端子（11）
又は（12）に出力信号を発生し得るレベル判別回路が提
供出来る。
記第（１）式で示される出力信号が第１出力端子（11）
に得られ、入力信号VINが基準電圧VREFより小のとき、
前記第（２）式で示される出力電圧が第２出力端子（1
2）に得られることになり、第２図の回路を用いれば、
入力信号のレベルに応じて第１又は第２出力端子（11）
又は（12）に出力信号を発生し得るレベル判別回路が提
供出来る。
（ハ）考案が解決しようとする課題 しかしながら、第２図に示す如く、例えばスイッチ（1
0）を用いて第１出力信号の発生を遮断すると、第２及
び第３抵抗（５）及び（６）の接続点からスイッチ（1
0）側を見たインピーダンスが、前記スイッチ（10）の
開閉に応じて変化し、比較部（１）の負入力端子に印加
される基準電圧が変動するという問題を生じる。
0）を用いて第１出力信号の発生を遮断すると、第２及
び第３抵抗（５）及び（６）の接続点からスイッチ（1
0）側を見たインピーダンスが、前記スイッチ（10）の
開閉に応じて変化し、比較部（１）の負入力端子に印加
される基準電圧が変動するという問題を生じる。
（ニ）課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、第１ダイオ
ードのカソードに得られる信号が印加されるバッファ増
幅部と、該バッファ増幅部の出力端に接続されたスイッ
チと、前記第１ダイオードのカソードに基準電圧を印加
する為の手段とを設けたことを特徴とする。
ードのカソードに得られる信号が印加されるバッファ増
幅部と、該バッファ増幅部の出力端に接続されたスイッ
チと、前記第１ダイオードのカソードに基準電圧を印加
する為の手段とを設けたことを特徴とする。
（ホ）作用 本考案に依れば、スイッチを開閉しても、負荷インピー
ダンスが基準電圧に影響を及ぼすことが無いので、第２
出力端子に得られる出力信号のベル変動しない。
ダンスが基準電圧に影響を及ぼすことが無いので、第２
出力端子に得られる出力信号のベル変動しない。
（ヘ）実施例 第１図は、本考案の一実施例を示す回路図で、（14）は
入力端が第１ダイオード（２）のカソードに接続された
バッファ増幅部、（15）は該バッファ増幅部（14）の出
力端に接続されたスイッチ、（16）及び（17）は該スイ
ッチ（15）を介して導出される第１出力信号を分圧する
第７及び第８抵抗、及び（18）は基準電圧源（13）から
の基準電圧VREFを前記第１ダイオード（２）のカソード
に供給する第９抵抗である。
入力端が第１ダイオード（２）のカソードに接続された
バッファ増幅部、（15）は該バッファ増幅部（14）の出
力端に接続されたスイッチ、（16）及び（17）は該スイ
ッチ（15）を介して導出される第１出力信号を分圧する
第７及び第８抵抗、及び（18）は基準電圧源（13）から
の基準電圧VREFを前記第１ダイオード（２）のカソード
に供給する第９抵抗である。
尚、第１図における他の回路素子は、第２図と同一に
付、同一の符号を付し説明を省略する。
付、同一の符号を付し説明を省略する。
第１図において、比較部（１）の負入力端子には、初期
状態において、基準電源（13）からの基準電圧VREFを印
加されている。いま、入力端子（19）に印加される入力
信号が前記基準電圧よりも大であるとすれば、比較部
（１）の出力端子に正の出力信号が発生し、該出力信号
が第１ダイオード（２）を介してそのカソードに発生す
る。前記第１ダイオード（２）のカソードに発生した出
力信号は、第１帰還抵抗として動作する第１抵抗（４）
を介して比較部（１）の負入力端子に帰還される。その
為、比較部（１）の正負入力端子の電圧が入力信号に等
しくなる様に負帰還動作が行なわれる。従って、第１ダ
イオード（２）のカソードに得られる出力信号のレベル
V3は、 となり、前記出力信号V3は、入力インピーダンスが高
く、利得が１のバッファ増幅部（14）及びスイッチ（1
5）を介した後、第７及び第８抵抗（16）及び（17）で
分圧されるから、前記第７及び第８抵抗（16）及び（1
7）の値を、第２図の第２及び第３抵抗（５）及び
（６）の値と等しく設定すれば、第１出力端子（11）に
得られる出力信号のレベルV1は、前記第（１）式と等し
い値になる。
状態において、基準電源（13）からの基準電圧VREFを印
加されている。いま、入力端子（19）に印加される入力
信号が前記基準電圧よりも大であるとすれば、比較部
（１）の出力端子に正の出力信号が発生し、該出力信号
が第１ダイオード（２）を介してそのカソードに発生す
る。前記第１ダイオード（２）のカソードに発生した出
力信号は、第１帰還抵抗として動作する第１抵抗（４）
を介して比較部（１）の負入力端子に帰還される。その
為、比較部（１）の正負入力端子の電圧が入力信号に等
しくなる様に負帰還動作が行なわれる。従って、第１ダ
イオード（２）のカソードに得られる出力信号のレベル
V3は、 となり、前記出力信号V3は、入力インピーダンスが高
く、利得が１のバッファ増幅部（14）及びスイッチ（1
5）を介した後、第７及び第８抵抗（16）及び（17）で
分圧されるから、前記第７及び第８抵抗（16）及び（1
7）の値を、第２図の第２及び第３抵抗（５）及び
（６）の値と等しく設定すれば、第１出力端子（11）に
得られる出力信号のレベルV1は、前記第（１）式と等し
い値になる。
その時、第２出力端子（12）には、 なる出力信号が得られるが、R4＋R5≫R6に設定すること
により、V2′≒VREFとなり、前記第２出力端子（12）の
出力信号レベルは、略一定に保たれる。
により、V2′≒VREFとなり、前記第２出力端子（12）の
出力信号レベルは、略一定に保たれる。
次に、入力端子（19）に印加される入力信号が基準電圧
よりも小であるとすれば、比較部（１）の出力端子に負
の出力信号が発生し、該出力信号が第２ダイオード
（３）を介してそのアノードに発生する。前記第２ダイ
オード（３）のアノードに発生した信号は、第４抵抗
（７）を介して比較部（１）の負入力端子に帰還される
ので、前記第２ダイオード（３）のアノードに得られる
出力信号のレベルV4は、 （但し、R7は第９抵抗（18）の抵抗値）となり、前記出
力信号は更に第５及び第６抵抗（８）及び（９）で分圧
され第２出力端子（12）に導出されるから、R7＝R2＋R3
に設定すれば、第２出力端子（12）に得られる出力信号
のレベルV2は、前記第（２）式と等しい値になる。
よりも小であるとすれば、比較部（１）の出力端子に負
の出力信号が発生し、該出力信号が第２ダイオード
（３）を介してそのアノードに発生する。前記第２ダイ
オード（３）のアノードに発生した信号は、第４抵抗
（７）を介して比較部（１）の負入力端子に帰還される
ので、前記第２ダイオード（３）のアノードに得られる
出力信号のレベルV4は、 （但し、R7は第９抵抗（18）の抵抗値）となり、前記出
力信号は更に第５及び第６抵抗（８）及び（９）で分圧
され第２出力端子（12）に導出されるから、R7＝R2＋R3
に設定すれば、第２出力端子（12）に得られる出力信号
のレベルV2は、前記第（２）式と等しい値になる。
その時、第１出力端子（11）には、 なる出力信号が得られるが、R1≫R7に設定することによ
り、V1′≒VREFとなり、前記第１出力端子（11）の出力
信号レベルは、略一定に保たれる。
り、V1′≒VREFとなり、前記第１出力端子（11）の出力
信号レベルは、略一定に保たれる。
従って、比較部（１）の出力端子に得られる出力信号
を、第３図の実線（イ）で示せば、第１ダイオード
（２）のカソードには第３図一点鎖線（ロ）に示す如き
信号が、第２ダイオード（３）のアノードには第３図二
点鎖線（ハ）に示す如き信号がそれぞれ発生する。
を、第３図の実線（イ）で示せば、第１ダイオード
（２）のカソードには第３図一点鎖線（ロ）に示す如き
信号が、第２ダイオード（３）のアノードには第３図二
点鎖線（ハ）に示す如き信号がそれぞれ発生する。
第１図の実施例において、第１出力端子（11）に得られ
る信号を必要としない場合は、スイッチ（15）を図示の
如く開放状態にすればよい。その場合、入力インピーダ
ンスが高いバッファ増幅部（14）が配置されている為、
前記スイッチ（15）の開放によって生じるインピーダン
ス変化は、前段に何ら悪影響を与えない。その為、前記
スイッチ（15）を開放しても、第２出力端子（12）に得
られる出力信号は全く変化しない。
る信号を必要としない場合は、スイッチ（15）を図示の
如く開放状態にすればよい。その場合、入力インピーダ
ンスが高いバッファ増幅部（14）が配置されている為、
前記スイッチ（15）の開放によって生じるインピーダン
ス変化は、前段に何ら悪影響を与えない。その為、前記
スイッチ（15）を開放しても、第２出力端子（12）に得
られる出力信号は全く変化しない。
尚、第１図の実施例においては、第１出力信号の経路に
切換用のスイッチを挿入する場合について説明したが、
本考案の考え方を利用すれば、第２出力信号の経路又は
両出力信号の経路に切換用のスイッチを挿入する場合に
おいても、負荷インピーダンスの影響を受けないレベル
判別回路を提供出来る。
切換用のスイッチを挿入する場合について説明したが、
本考案の考え方を利用すれば、第２出力信号の経路又は
両出力信号の経路に切換用のスイッチを挿入する場合に
おいても、負荷インピーダンスの影響を受けないレベル
判別回路を提供出来る。
（ト）考案の効果 以上述べた如く、本考案に依れば、入力信号が基準電圧
よりも大きいか小さいかを正確に判別して出力信号を発
生し得るレベル判別回路を提供出来る。また本考案に依
れば、出力信号をスイッチにより切換えても、負荷イン
ピーダンスの影響を受けないレベル判別回路を提供出来
る。
よりも大きいか小さいかを正確に判別して出力信号を発
生し得るレベル判別回路を提供出来る。また本考案に依
れば、出力信号をスイッチにより切換えても、負荷イン
ピーダンスの影響を受けないレベル判別回路を提供出来
る。
【図面の簡単な説明】 第１図は、本考案の一実施例を示す回路図、第２図は従
来のレベル判別回路を示す回路図、及び第３図は本考案
の説明に供する為の特性図である。 （１）……比較部、（２），（３）……ダイオード、
（４），（７），（８），（９），（16），（17），
（18）……抵抗、（11），（12）……出力端子、（14）
……バッファ増幅部、（16）……スイッチ。
来のレベル判別回路を示す回路図、及び第３図は本考案
の説明に供する為の特性図である。 （１）……比較部、（２），（３）……ダイオード、
（４），（７），（８），（９），（16），（17），
（18）……抵抗、（11），（12）……出力端子、（14）
……バッファ増幅部、（16）……スイッチ。
Claims (2)
- 【請求項１】入力信号と基準電圧とを比較し、前記入力
信号の大小に応じて、第１又は第２出力端子に出力信号
を発生するレベル判別回路であって、 正負入力端子と出力端子とを備える比較部と、 該比較部の正入力端子に入力信号を印加する手段と、 前記比較部の出力端子にアノードが接続された第１ダイ
オードと、 前記比較部の出力端子にカソードが接続された第２ダイ
オードと、 前記第１ダイオードのカソードと前記比較部の負入力端
子との間に接続された第１帰還抵抗と、 前記第２ダイオードのアノードと前記比較部の負入力端
子との間に接続された第２帰還抵抗と、 前記第１ダイオードと第１帰還抵抗との第１接続点及び
前記第２ダイオードと第２帰還抵抗との第２接続点に基
準電源からの基準電圧を印加する手段と、 前記第１又は第２接続点に得られる信号が印加されるバ
ッファ増幅部と、 該バッファ増幅部の出力信号を遮断するスイッチと、 前記第１又は第２接続点に得られる信号及び前記スイッ
チを介して得られる信号が導出される第１及び第２出力
端子と を備え、入力信号が基準電圧よりも大のとき第１出力端
子に、入力信号が基準電圧よりも小のとき第２出力端子
に出力信号を発生させるレベル判別回路。 - 【請求項２】前記第１及び第２接続点に基準電圧を印加
する手段は、それぞれ抵抗から成り、両抵抗の抵抗値は
互いに等しく設定されていることを特徴とする請求項１
記載のレベル判別回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988118001U JPH071864Y2 (ja) | 1988-09-08 | 1988-09-08 | レベル判別回路 |
| EP8989116437A EP0358189A3 (en) | 1988-09-08 | 1989-09-06 | Level determining circuit generating output signal at first or second output terminal according to level of input signal |
| KR1019890012933A KR0128431B1 (ko) | 1988-09-08 | 1989-09-07 | 레벨 판별 회로 |
| US07/404,012 US4983858A (en) | 1988-09-08 | 1989-09-07 | Level determining circuit generating output signal at first or second output terminal according to level of input signal |
| CA000610662A CA1302522C (en) | 1988-09-08 | 1989-09-07 | Level determining circuit generating output signal at first or second terminal according to level of input signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988118001U JPH071864Y2 (ja) | 1988-09-08 | 1988-09-08 | レベル判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0238816U JPH0238816U (ja) | 1990-03-15 |
| JPH071864Y2 true JPH071864Y2 (ja) | 1995-01-18 |
Family
ID=14725594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988118001U Expired - Lifetime JPH071864Y2 (ja) | 1988-09-08 | 1988-09-08 | レベル判別回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4983858A (ja) |
| EP (1) | EP0358189A3 (ja) |
| JP (1) | JPH071864Y2 (ja) |
| KR (1) | KR0128431B1 (ja) |
| CA (1) | CA1302522C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121482A (en) * | 1989-09-11 | 1992-06-09 | Hewlett-Packard Company | Circuit and method for automatic input-output configuration through local area network detection |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3937987A (en) * | 1974-04-11 | 1976-02-10 | Rca Corporation | Threshold detector |
| AT378292B (de) * | 1980-11-03 | 1985-07-10 | Alfred Ing Kraker | Ausgangsstufe fuer tonsignalleitungen |
| US4455534A (en) * | 1981-10-30 | 1984-06-19 | Motorola, Inc. | Multi-state control circuitry |
| JPS5884522A (ja) * | 1981-11-16 | 1983-05-20 | Toshiba Corp | レベル比較器 |
| JPS5994922A (ja) * | 1982-11-22 | 1984-05-31 | Japan Atom Energy Res Inst | 半導体スイツチのスイツチングトランジエントノイズを補償する方法 |
| US4459493A (en) * | 1982-12-17 | 1984-07-10 | Raytheon Company | Absolute magnitude circuit |
| US4791317A (en) * | 1986-09-26 | 1988-12-13 | Siemens Aktiengesellschaft | Latch-up protection circuit for integrated circuits using complementary mos circuit technology |
| US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
| US4939750A (en) * | 1988-03-17 | 1990-07-03 | Oki Electric Industry, Co., Ltd. | Adaptive signal discrimination circuit and a method for discriminating high and low level of data signals |
-
1988
- 1988-09-08 JP JP1988118001U patent/JPH071864Y2/ja not_active Expired - Lifetime
-
1989
- 1989-09-06 EP EP8989116437A patent/EP0358189A3/en not_active Withdrawn
- 1989-09-07 KR KR1019890012933A patent/KR0128431B1/ko not_active Expired - Fee Related
- 1989-09-07 US US07/404,012 patent/US4983858A/en not_active Expired - Fee Related
- 1989-09-07 CA CA000610662A patent/CA1302522C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0238816U (ja) | 1990-03-15 |
| KR900005689A (ko) | 1990-04-14 |
| CA1302522C (en) | 1992-06-02 |
| US4983858A (en) | 1991-01-08 |
| EP0358189A2 (en) | 1990-03-14 |
| EP0358189A3 (en) | 1991-10-09 |
| KR0128431B1 (ko) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665769B2 (ja) | 歪検出を有する高ダイナミクス増幅器段 | |
| JPH071864Y2 (ja) | レベル判別回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US5128564A (en) | Input bias current compensation for a comparator | |
| EP1047187A2 (en) | Pre-amplifier circuit | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JPH03100814A (ja) | 定電圧回路 | |
| JP2844883B2 (ja) | スイッチ制御回路 | |
| KR0131594Y1 (ko) | 입력신호 절환회로 | |
| CN220457382U (zh) | 一种可用于大输入共模范围与负压比较的比较器电路 | |
| US6766152B2 (en) | Signal treating circuit with a class A/B output stage connectable to a source of multiple supply voltages | |
| JPH0337764B2 (ja) | ||
| JPH0746982Y2 (ja) | リセツト信号発生回路 | |
| JP3717607B2 (ja) | 利得可変増幅装置 | |
| JPS647336Y2 (ja) | ||
| JP3115612B2 (ja) | 増幅回路 | |
| KR900005302B1 (ko) | 동작점 바이어스 유지회로 | |
| JPH0663833B2 (ja) | センスアンプ回路 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| SU624381A1 (ru) | Формирователь отклон ющего тока | |
| JPH07302125A (ja) | 電圧電流発生装置 | |
| JPH07231255A (ja) | Ａ／ｄ変換器 | |
| JPS5941912A (ja) | 直流電圧増幅器 | |
| JPH0438162B2 (ja) | ||
| JPS59122001A (ja) | ピ−ク検波回路 |