JPH07191834A - べき乗演算装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、例えば行列のべき乗計算処理を行
なう際に使用されるべき乗演算装置において、べき数ｎ
の−１回分の乗算処理を繰返す必要なく、少ない乗算回
数で演算時間を短縮することを目的とする。 【構成】 べき乗計算式「Ａⁿ 」がキー入力部12からＲ
ＡＭ14に与えられた場合、そのべき数（ｎ）を２進数に
変換し、その２進数値の最大因数２^m のｍ値に対応する
上位２桁目以降の値が“１”か“０”かを順次判断し、
“０”の場合は、個々の演算処理ステップ毎に演算結果
データが更新されて格納される「Ａｎｓ」レジスタ14ｅ
内の現演算結果に対して２乗演算処理し、“１”の場合
は、前記「Ａｎｓ」レジスタ14ｅに格納された２乗演算
結果に対して基数「Ａ」を乗算処理し、前記べき乗計算
式「Ａⁿ 」を２乗で括って展開した状態での２乗演算処
理と基数「Ａ」の乗算処理との組合せで最終演算結果が
得られる構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば行列のべき乗計
算処理を行なう際に使用されるべき乗演算装置に関す
る。

【０００２】

【従来の技術】従来の電子式計算機におけるべき乗演算
処理は、次のように行なわれている。

【０００３】すなわち、べき乗計算の基数データをＡ、
べき数をｎとすると、Ａⁿ 計算処理は、基数データＡを
単純にｎ−１回乗算することで行なわれる。

【０００４】

【発明が解決しようとする課題】しかしながら、前記従
来のべき乗計算処理のように、べき数ｎの−１回分の基
数データＡの乗算を繰り返す処理では、例えば
「Ａ¹⁰」，「Ａ²⁰」，「Ａ³⁰」といったべき数ｎの値が
大きい場合には、基数データＡの単純乗算処理が非常に
多くなり、演算時間も非常に長くなるという問題があ
る。

【０００５】このことは、前記基数データＡが行列であ
る場合、特に膨大な乗算ステップが必要になり、演算処
理の長時間化が顕著になる問題がある。

【０００６】本発明は前記課題に鑑みなされたもので、
べき数ｎの−１回分の乗算処理を繰返す必要なく、少な
い乗算回数で演算時間を短縮することが可能になるべき
乗演算装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】すなわち、本発明に係わ
る第１のべき乗演算装置は、べき乗計算の基数データ
（Ａ）とべき数（ｎ）を入力する入力手段と、この入力
手段により入力されたべき数（ｎ）を２進数に変換する
２進変換手段と、この２進変換手段により得られた２進
数の各ビットの“１”“０”を判断する判断手段と、こ
の判断手段により判断された２進数の桁が“０”である
場合には、２乗演算する２乗演算手段と、前記判断手段
により判断された２進数の桁が“１”である場合には、
前記２乗演算結果に基数データ（Ａ）を乗算する乗算演
算手段と、前記判断手段を前記２進数の上位２番目のビ
ットから最下位ビットまで判断処理させると共に、各判
断結果に従って前記２乗演算手段及び乗算演算手段を制
御する制御手段とを備えて構成したものである。

【０００８】また、本発明に係わる第２のべき乗演算装
置は、前記第１のべき乗演算装置において、基数データ
（Ａ）を行列データとしたものである。

【０００９】

【作用】つまり、前記べき乗演算装置では、２乗演算処
理及びその２乗演算結果に対する基数データ（Ａ）の乗
算演算処理で括ったべき乗演算処理が行なわれることに
なり、基数データ（Ａ）の乗算繰返しによるべき乗演算
処理に比較して、大幅な演算処理ステップの削減が行な
える。

【００１０】

【実施例】以下図面により本発明の一実施例について説
明する。

【００１１】図１は本発明のべき乗演算装置を搭載した
電子式計算機の構成を示すブロック図である。

【００１２】この電子式計算機は、ＣＰＵ１１を備えて
いる。

【００１３】このＣＰＵ１１は、キー入力部１２からの
キー操作信号に応じてＲＯＭ１３から読出されるシステ
ムプログラムに従って回路各部を動作制御し、各種の演
算処理を実行するもので、このＣＰＵ１１には、前記キ
ー入力部１２及びＲＯＭ１３の他、ＲＡＭ１４及び液晶
表示部１５が接続される。

【００１４】前記キー入力部１２には、テンキー１２ａ
及び各種の演算子キーや関数キー等を備えたファンクシ
ョンキー１２ｂが備えられると共に、行列式を入力する
際に操作される「ＭＡＴ」キー１２ｃ、及びべき乗計算
式を基数データ（Ａ），べき数ｎとして入力する際に操
作される「Ａⁿ 」キー１２ｄ等が備えられる。

【００１５】前記ＲＡＭ１４には、各種の演算処理に伴
なうキー入力データや被表示データ等が一時記憶される
ワークエリア１４ａが備えられると共に、べき乗計算に
伴なう基数データ（Ａ）が格納されるＡレジスタ１４
ｂ、べき乗計算処理に伴なうべき数（ｎ）が格納される
ｎレジスタ１４ｃ、前記べき数ｎの最大の因数を２^m と
したｍの値が格納されるｍレジスタ１４ｄ、及び各演算
処理ステップ毎の演算結果データが順次更新されて格納
される「Ａｎｓ」レジスタ１４ｅが備えられる。

【００１６】前記表示部１５には、キー入力部１２によ
り入力された演算式やその演算結果データ等が、前記Ｃ
ＰＵ１１における各種演算処理の実行に伴なって逐次表
示される。

【００１７】図２はべき乗計算式「Ａⁿ 」における２乗
展開式とべき数ｎとの関係を示す図であり、同図（Ａ）
は「Ａ¹²」の２乗展開式とべき数ｎの２進数変換値との
関係を示す図、同図（Ｂ）は「Ａ13」の２乗展開式とべ
き数ｎの２進数変換値との関係を示す図である。

【００１８】すなわち、前記べき乗計算式「Ａ¹²」を２
乗で括って展開すると、 Ａ¹² ＝（Ａ⁶ ）² ＝（（Ａ3 ）² ）² ＝（（Ａ・Ａ² ）² ）² となり、演算処理ステップから見ると、基数「Ａ」を２
乗演算して基数「Ａ」を乗算し、これを２回繰返し２乗
演算することになる。

【００１９】ここで、べき数ｎ（＝１２）の２進数変換
値は“１１００”となるが、上位２桁目以降の“１”
“０”について見ると、まず、２桁目に“１”が１つ存
在し、３桁目及び４桁目にそれぞれ“０”が２回繰返し
存在する。

【００２０】すなわち、べき数ｎ（＝１２）の２進数変
換値“１１００”において、上位２桁目以降の“１”を
２乗演算し基数「Ａ」を乗算するステップ、“０”を単
なる２乗演算ステップとして設定すると、基数「Ａ」に
対し、２桁目の“１”に対応して２乗演算し基数「Ａ」
を乗算した後に、３桁目及び４桁目の“０”に対応して
２回繰返し２乗演算すれば、必然的に、前記べき乗計算
式「Ａ¹²」を２乗で括った展開式「（（Ａ・Ａ² ）² ）
² 」が得られることになる。

【００２１】また、前記べき乗計算式「Ａ¹³」について
も同様であり、そのべき数ｎ（＝１３）の２進数変換値
“１１０１”において、上位２桁目以降の“１”を２乗
演算し基数「Ａ」を乗算するステップ、“０”を単なる
２乗演算ステップとして設定すると、基数「Ａ」に対
し、２桁目の“１”に対応して２乗演算し基数「Ａ」を
乗算した後に、３桁目の“０”に対応して単に２乗演算
し、４桁目の“１”に対応して２乗演算し基数「Ａ」を
乗算すれば、必然的に、前記べき乗計算式「Ａ¹³」を２
乗で括った展開式「Ａ・（（Ａ・Ａ² ）² ）² 」が得ら
れることになる。

【００２２】次に、前記構成による電子式計算機にあっ
て、前記べき乗計算式の２乗展開式とべき数ｎの２進数
変換値との関係に基づいたべき乗演算処理について説明
する。

【００２３】図３は前記電子式計算機によるべき乗演算
処理を示すフローチャートである。

【００２４】すなわち、例えば行列Ａの１２乗を計算し
たい場合に、キー入力部１２の「ＭＡＴ」キー１２ｃを
操作して行列入力モードとし、テンキー１２ａ及びファ
ンクションキー１２ｂを使用して行列Ａを入力した後
に、「Ａⁿ 」キー１２ｄを操作してべき乗入力モードと
し、前記行列Ａを基数として「Ａ¹²」と入力すると、Ｒ
ＡＭ１４のＡレジスタ１４ｂに基数Ａ、ｎレジスタ１４
ｃにべき数ｎ（＝１２）が格納され、まず、べき数ｎ
（＝１２）がＣＰＵ１１に読出されて２進数“１１０
０”に変換される（ステップＳ１）。

【００２５】ここで、前記べき数ｎ（＝１２）の値を越
えない最大の因数２^m （＝２³ ＝８）のｍ（＝３）が求
められ、ＲＡＭ１４内のｍレジスタ１４ｄにセットされ
る（ステップ２）。

【００２６】そして、ＲＡＭ１４内の「Ａｎｓ」レジス
タ１４ｅに基数「Ａ」がセットされる（ステップＳ
３）。

【００２７】すると、前記ｍレジスタ１４ｄにセットさ
れた値ｍが“０”か否か判断される（ステップＳ４）。

【００２８】この場合、前記ステップＳ２においてｍレ
ジスタ１４ｄには“３”がセットされたばかりなので、
前記ステップＳ４では「ＮＯ」と判断され、「Ａｎｓ」
レジスタ１４ｅに格納されている演算値Ａｎｓ（この場
合、基数「Ａ」）が２乗演算され、「Ａ² 」の演算結果
が該「Ａｎｓ」レジスタ１４ｅに格納される（ステップ
Ｓ５）。

【００２９】すると、前記ｍレジスタ１４ｄの現設定値
（＝３）に基づき、前記ステップＳ１で求められた２進
数“１１００”の３ビット目、つまり、上位２桁目が
“１”であることが判断され、前記「Ａｎｓ」レジスタ
１４ｅに格納されている演算結果Ａｎｓ（＝「Ａ² 」）
に基数「Ａ」が乗算され、「Ａ・Ａ² 」＝Ａ³ の演算結
果が該「Ａｎｓ」レジスタ１４ｅに格納される（ステッ
プＳ６→Ｓ７）。

【００３０】すると、前記ｍレジスタ１４ｄにセットさ
れている値ｍ“３”が（−１）されて“２”にセットさ
れる（ステップＳ８）。

【００３１】ここで、再び、前記ｍレジスタ１４ｄにセ
ットされた値ｍが“０”か否か判断される（ステップＳ
４）。

【００３２】この場合、前記ステップＳ８においてｍレ
ジスタ１４ｄは“２”にセットされたので、ステップＳ
４では「ＮＯ」と判断され、「Ａｎｓ」レジスタ１４ｅ
に格納されている演算結果Ａｎｓ（この場合、「Ａ・Ａ
² 」＝Ａ³ ）が２乗演算され、「（Ａ・Ａ² ）² 」＝Ａ
⁶ の演算結果が該「Ａｎｓ」レジスタ１４ｅに格納され
る（ステップＳ５）。

【００３３】すると、前記ｍレジスタ１４ｄの現設定値
（＝２）に基づき、前記ステップＳ１で求められた２進
数“１１００”の２ビット目、つまり、上位３桁目が
“０”であることが判断され、基数「Ａ」の乗算ステッ
プがパスされ、前記ｍレジスタ１４ｄにセットされてい
る値ｍ“２”が（−１）されて“１”にセットされる
（ステップＳ６→Ｓ８）。

【００３４】ここで、再び、前記ｍレジスタ１４ｄにセ
ットされた値ｍが“０”か否か判断される（ステップＳ
４）。

【００３５】この場合、前記ステップＳ８においてｍレ
ジスタ１４ｄは“１”にセットされたので、ステップＳ
４では「ＮＯ」と判断され、「Ａｎｓ」レジスタ１４ｅ
に格納されている演算結果Ａｎｓ（この場合、「（Ａ・
Ａ² ）² 」＝Ａ⁶ ）が２乗演算され、「（（Ａ・Ａ² ）
² ）² 」＝Ａ¹²の演算結果が該「Ａｎｓ」レジスタ１４
ｅに格納される（ステップＳ５）。

【００３６】すると、前記ｍレジスタ１４ｄの現設定値
（＝１）に基づき、前記ステップＳ１で求められた２進
数“１１００”の１ビット目、つまり、上位４桁目が
“０”であることが判断され、基数「Ａ」の乗算ステッ
プがパスされ、前記ｍレジスタ１４ｄにセットされてい
る値ｍ“１”が（−１）されて“０”にセットされる
（ステップＳ６→Ｓ８）。

【００３７】すると、ステップＳ４において、ｍレジス
タ１４ｄにセットされた値ｍは“０”であると判断さ
れ、ＲＡＭ１４内の「Ａｎｓ」レジスタ１４ｅに格納さ
れている演算結果「Ａ¹²」が液晶表示部１５に表示され
る（ステップＳ４→Ｓ９）。

【００３８】すなわち、前記べき乗計算式「Ａ¹²」を計
算する場合には、２乗演算処理を３回、基数Ａの乗算処
理を１回行なうだけで、その最終演算結果が得られるよ
うになる。

【００３９】一方、例えば行列Ａの１３乗を計算したい
場合に、キー入力部１２の「ＭＡＴ」キー１２ｃを操作
して行列入力モードとし、テンキー１２ａ及びファンク
ションキー１２ｂを使用して行列Ａを入力した後に、
「Ａⁿ 」キー１２ｄを操作してべき乗入力モードとし、
前記行列Ａを基数として「Ａ¹³」と入力すると、ＲＡＭ
１４のＡレジスタ１４ｂに基数Ａ、ｎレジスタ１４ｃに
べき数ｎ（＝１３）が格納され、まず、べき数ｎ（＝１
３）がＣＰＵ１１に読出されて２進数“１１０１”に変
換される（ステップＳ１）。

【００４０】ここで、前記べき数ｎ（＝１３）の値を越
えない最大の因数２^m （＝２³ ＝８）のｍ（＝３）が求
められ、ＲＡＭ１４内のｍレジスタ１４ｄにセットされ
る（ステップ２）。

【００４１】そして、ＲＡＭ１４内の「Ａｎｓ」レジス
タ１４ｅに基数「Ａ」がセットされる（ステップＳ
３）。

【００４２】すると、前記ｍレジスタ１４ｄにセットさ
れた値ｍが“０”か否か判断される（ステップＳ４）。

【００４３】この場合、前記ステップＳ２においてｍレ
ジスタ１４ｄには“３”がセットされたばかりなので、
前記ステップＳ４では「ＮＯ」と判断され、「Ａｎｓ」
レジスタ１４ｅに格納されている演算値Ａｎｓ（この場
合、基数「Ａ」）が２乗演算され、「Ａ² 」の演算結果
が該「Ａｎｓ」レジスタ１４ｅに格納される（ステップ
Ｓ５）。

【００４４】すると、前記ｍレジスタ１４ｄの現設定値
（＝３）に基づき、前記ステップＳ１で求められた２進
数“１１０１”の３ビット目、つまり、上位２桁目が
“１”であることが判断され、前記「Ａｎｓ」レジスタ
１４ｅに格納されている演算結果Ａｎｓ（＝「Ａ² 」）
に基数「Ａ」が乗算され、「Ａ・Ａ² 」＝Ａ³ の演算結
果が該「Ａｎｓ」レジスタ１４ｅに格納される（ステッ
プＳ６→Ｓ７）。

【００４５】すると、前記ｍレジスタ１４ｄにセットさ
れている値ｍ“３”が（−１）されて“２”にセットさ
れる（ステップＳ８）。

【００４６】ここで、再び、前記ｍレジスタ１４ｄにセ
ットされた値ｍが“０”か否か判断される（ステップＳ
４）。

【００４７】この場合、前記ステップＳ８においてｍレ
ジスタ１４ｄは“２”にセットされたので、ステップＳ
４では「ＮＯ」と判断され、「Ａｎｓ」レジスタ１４ｅ
に格納されている演算結果Ａｎｓ（この場合、「Ａ・Ａ
² 」＝Ａ³ ）が２乗演算され、「（Ａ・Ａ² ）² 」＝Ａ
⁶ の演算結果が該「Ａｎｓ」レジスタ１４ｅに格納され
る（ステップＳ５）。

【００４８】すると、前記ｍレジスタ１４ｄの現設定値
（＝２）に基づき、前記ステップＳ１で求められた２進
数“１１０１”の２ビット目、つまり、上位３桁目が
“０”であることが判断され、前記ｍレジスタ１４ｄに
セットされている値ｍ“２”が（−１）されて“１”に
セットされる（ステップＳ６→Ｓ８）。

【００４９】ここで、再び、前記ｍレジスタ１４ｄにセ
ットされた値ｍが“０”か否か判断される（ステップＳ
４）。

【００５０】この場合、前記ステップＳ８においてｍレ
ジスタ１４ｄは“１”にセットされたので、ステップＳ
４では「ＮＯ」と判断され、「Ａｎｓ」レジスタ１４ｅ
に格納されている演算結果Ａｎｓ（この場合、「（Ａ・
Ａ² ）² 」＝Ａ⁶ ）が２乗演算され、「（（Ａ・Ａ² ）
² ）² 」＝Ａ¹²の演算結果が該「Ａｎｓ」レジスタ１４
ｅに格納される（ステップＳ５）。

【００５１】すると、前記ｍレジスタ１４ｄの現設定値
（＝１）に基づき、前記ステップＳ１で求められた２進
数“１１０１”の１ビット目、つまり、上位４桁目が
“１”であることが判断され、前記「Ａｎｓ」レジスタ
１４ｅに格納されている演算結果Ａｎｓ「（（Ａ・
Ａ² ）² ）² ＝Ａ¹²」に基数「Ａ」が乗算され、「Ａ・
（（Ａ・Ａ² ）² ）² 」＝Ａ¹³の演算結果が該「Ａｎ
ｓ」レジスタ１４ｅに格納される（ステップＳ６→Ｓ
７）。

【００５２】そして、前記ｍレジスタ１４ｄにセットさ
れている値ｍ“１”が（−１）されて“０”にセットさ
れる（ステップＳ８）。

【００５３】すると、ステップＳ４において、ｍレジス
タ１４ｄにセットされた値ｍは“０”であると判断さ
れ、ＲＡＭ１４内の「Ａｎｓ」レジスタ１４ｅに格納さ
れている演算結果「Ａ¹³」が液晶表示部１５に表示され
る（ステップＳ４→Ｓ９）。

【００５４】すなわち、前記べき乗計算式「Ａ¹³」を計
算する場合には、２乗演算処理を３回、基数Ａの乗算処
理を２回行なうだけで、その最終演算結果が得られるよ
うになる。

【００５５】したがって、前記構成の電子式計算機によ
れば、基数（Ａ），べき数（ｎ）からなるべき乗計算式
「Ａⁿ 」がキー入力部１２からＲＡＭ１４に与えられた
場合、そのべき数（ｎ）を２進数に変換し、その２進数
値の最大因数２^m のｍ値に対応する上位２桁目以降の値
が、“１”であるか“０”であるかを順次判断し、
“０”である場合には、個々の演算処理ステップ毎に演
算結果データが更新されて格納される「Ａｎｓ」レジス
タ１４ｅ内の現演算結果に対して２乗演算処理し、
“１”である場合には、前記「Ａｎｓ」レジスタ１４ｅ
に格納された２乗演算結果に対して基数「Ａ」を乗算処
理し、前記べき乗計算式「Ａⁿ 」を２乗で括って展開し
た状態での２乗演算処理と基数「Ａ」の乗算処理との組
合せで最終演算結果が得られるので、例えべき数ｎが非
常に大きな値として与えられた場合でも、その演算処理
ステップを大幅に削減することができ、特に、行列を基
数データＡとするべき乗演算処理にあって、その演算処
理に要する時間を大幅に短縮することができるようにな
る。

【００５６】

【発明の効果】以上のように、本発明のべき乗演算装置
によれば、２乗演算処理及びその２乗演算結果に対する
基数データ（Ａ）の乗算演算処理で括ったべき乗演算処
理が行なわるので、基数データ（Ａ）の乗算繰返しによ
るべき乗演算処理に比較して、大幅に演算処理ステップ
を削減することができる。

【００５７】したがって、べき数ｎの−１回分の乗算処
理を繰返す必要なく、少ない乗算回数で演算時間を短縮
することが可能になる。

【図面の簡単な説明】

【図１】本発明のべき乗演算装置を搭載した電子式計算
機の構成を示すブロック図。

【図２】べき乗計算式「Ａⁿ 」における２乗展開式とべ
き数ｎとの関係を示す図であり、同図（Ａ）は「Ａ¹²」
の２乗展開式とべき数ｎの２進数変換値との関係を示す
図、同図（Ｂ）は「Ａ13」の２乗展開式とべき数ｎの２
進数変換値との関係を示す図。

【図３】前記電子式計算機によるべき乗演算処理を示す
フローチャート。

【符号の説明】

１１…ＣＰＵ、１２…キー入力部、１２ａ…テンキー、
１２ｂ…ファンクションキー、１２ｃ…「ＭＡＴ」キ
ー、１２ｄ…「Ａⁿ 」キー、１３…ＲＯＭ、１４…ＲＡ
Ｍ、１４ａ…ワークエリア、１４ｂ…Ａレジスタ、１４
ｃ…ｎレジスタ、１４ｄ…ｍレジスタ、１４ｅ…Ａｎｓ
レジスタ、１５…液晶表示部。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 べき乗計算の基数データ（Ａ）とべき数
   （ｎ）を入力する入力手段と、 この入力手段により入力されたべき数（ｎ）を２進数に
   変換する２進変換手段と、 この２進変換手段により得られた２進数の各ビットの
   “１”“０”を判断する判断手段と、 この判断手段により判断された２進数の桁が“０”であ
   る場合には、２乗演算する２乗演算手段と、 前記判断手段により判断された２進数の桁が“１”であ
   る場合には、前記２乗演算結果に基数データ（Ａ）を乗
   算する乗算演算手段と、 前記判断手段を前記２進数の上位２番目のビットから最
   下位ビットまで判断処理させると共に、各判断結果に従
   って前記２乗演算手段及び乗算演算手段を制御する制御
   手段と、を具備したことを特徴とするべき乗演算装置。
2. 【請求項２】 前記基数データ（Ａ）は行列データであ
   ることを特徴とする請求項１記載のべき乗演算装置。