JPH07198785A - スキュー補正回路 - Google Patents
スキュー補正回路Info
- Publication number
- JPH07198785A JPH07198785A JP5352797A JP35279793A JPH07198785A JP H07198785 A JPH07198785 A JP H07198785A JP 5352797 A JP5352797 A JP 5352797A JP 35279793 A JP35279793 A JP 35279793A JP H07198785 A JPH07198785 A JP H07198785A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differential amplifier
- amplifiers
- differential
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 Ｄ／Ａ変換器を使用せず、ロジック回路のみ
で構成するスキュー補正回路を提供する。 【構成】 第１の差動増幅器は反転入出力端子と非反転
入出力端子を備え、パターン信号を入力し、一方の出力
に終端抵抗７を接続するとともに、複数の差動増幅器は
第１の差動増幅器１の一方の出力を一方の入力端子に並
列に入力する。第１の差動増幅器１の他の一方の出力
は、それぞれ抵抗を介して複数の差動増幅器の他の一方
の入力端子に並列に入力する。選択回路９は複数の差動
増幅器の反転出力と非反転出力を入力とし、複数の差動
増幅器の出力の１出力を選択して出力する。また、第１
の差動増幅器１の出力端子からみた他の一方の出力側の
複数の抵抗で形成される終端回路は、第１の差動増幅器
１の出力端子からみた一方の出力側の終端抵抗７の抵抗
値及び終端電圧に等価である。
で構成するスキュー補正回路を提供する。 【構成】 第１の差動増幅器は反転入出力端子と非反転
入出力端子を備え、パターン信号を入力し、一方の出力
に終端抵抗７を接続するとともに、複数の差動増幅器は
第１の差動増幅器１の一方の出力を一方の入力端子に並
列に入力する。第１の差動増幅器１の他の一方の出力
は、それぞれ抵抗を介して複数の差動増幅器の他の一方
の入力端子に並列に入力する。選択回路９は複数の差動
増幅器の反転出力と非反転出力を入力とし、複数の差動
増幅器の出力の１出力を選択して出力する。また、第１
の差動増幅器１の出力端子からみた他の一方の出力側の
複数の抵抗で形成される終端回路は、第１の差動増幅器
１の出力端子からみた一方の出力側の終端抵抗７の抵抗
値及び終端電圧に等価である。
Description
【０００１】
【産業上の利用分野】この発明は、パターン信号のタイ
ミングを可変させ、タイミングスキューを補正する回路
についてのものである。
ミングを可変させ、タイミングスキューを補正する回路
についてのものである。
【０００２】
【従来の技術】次に、従来技術によるスキュー補正回路
の構成を図２に示す。図２の１１と１２は差動増幅器、
１３は終端抵抗、１４はＤ／Ａ変換器である。図２で、
差動増幅器１１は反転入力端子と非反転入力端子にパタ
ーン信号を入力し、例えば非反転出力端子より差動増幅
器２の例えば非反転入力端子に接続するとともに、終端
抵抗３に接続する。また、Ｄ／Ａ変換器４の出力は差動
増幅器２の他の一方の例えば反転入力端子に接続する。
の構成を図２に示す。図２の１１と１２は差動増幅器、
１３は終端抵抗、１４はＤ／Ａ変換器である。図２で、
差動増幅器１１は反転入力端子と非反転入力端子にパタ
ーン信号を入力し、例えば非反転出力端子より差動増幅
器２の例えば非反転入力端子に接続するとともに、終端
抵抗３に接続する。また、Ｄ／Ａ変換器４の出力は差動
増幅器２の他の一方の例えば反転入力端子に接続する。
【０００３】Ｄ／Ａ変換器１４は制御端子からの信号に
より出力電圧を可変させ、差動増幅器２の動作タイミン
グを変えることにより、差動増幅器２の出力パターンの
タイミングを可変させ、タイミングスキューを補正す
る。なお、図２では、例えば差動増幅器１１の非反転出
力端子の出力を差動増幅器１２の非反転入力端子に入力
しているが、それぞれ他の一方の反転側に接続しても良
い。
より出力電圧を可変させ、差動増幅器２の動作タイミン
グを変えることにより、差動増幅器２の出力パターンの
タイミングを可変させ、タイミングスキューを補正す
る。なお、図２では、例えば差動増幅器１１の非反転出
力端子の出力を差動増幅器１２の非反転入力端子に入力
しているが、それぞれ他の一方の反転側に接続しても良
い。
【０００４】
【発明が解決しようとする課題】例えば、図２に示すよ
うに、差動増幅器１２の非反転入力側にパターンを入力
し、差動増幅器１２の反転入力側に入力する電圧レベル
を可変させて、動作タイミングを変化させる回路の場
合、電圧レベルを可変させるために、Ｄ／Ａ変換器を利
用しており、ロジック回路だけでは実現する事はできな
かった。この発明は、Ｄ／Ａ変換器を使用せず、ロジッ
ク回路のみで構成するスキュー補正回路の提供を目的と
する。
うに、差動増幅器１２の非反転入力側にパターンを入力
し、差動増幅器１２の反転入力側に入力する電圧レベル
を可変させて、動作タイミングを変化させる回路の場
合、電圧レベルを可変させるために、Ｄ／Ａ変換器を利
用しており、ロジック回路だけでは実現する事はできな
かった。この発明は、Ｄ／Ａ変換器を使用せず、ロジッ
ク回路のみで構成するスキュー補正回路の提供を目的と
する。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、この発明は、反転入出力端子と非反転入出力端子を
備え、パターン信号を入力する第１の差動増幅器と、第
１の差動増幅器１の一方の出力を一方の入力端子に並列
に入力する複数の差動増幅器と、複数の差動増幅器の反
転出力と非反転出力を入力とし、複数の差動増幅器の出
力の１出力を選択して出力する選択回路９を備え、第１
の差動増幅器の一方の出力に終端抵抗７を接続するとと
もに、第１の差動増幅器１の他の一方の出力は、複数の
抵抗を直列に接続したものを終端抵抗とし、それぞれの
終端抵抗を介して複数の差動増幅器の他の一方の入力端
子に並列に入力する。また、第１の差動増幅器１の出力
端子からみた他の一方の出力側の複数の抵抗で形成され
る終端回路は、第１の差動増幅器１の出力端子からみた
一方の出力側の終端抵抗７の抵抗値及び終端電圧に等価
である。
に、この発明は、反転入出力端子と非反転入出力端子を
備え、パターン信号を入力する第１の差動増幅器と、第
１の差動増幅器１の一方の出力を一方の入力端子に並列
に入力する複数の差動増幅器と、複数の差動増幅器の反
転出力と非反転出力を入力とし、複数の差動増幅器の出
力の１出力を選択して出力する選択回路９を備え、第１
の差動増幅器の一方の出力に終端抵抗７を接続するとと
もに、第１の差動増幅器１の他の一方の出力は、複数の
抵抗を直列に接続したものを終端抵抗とし、それぞれの
終端抵抗を介して複数の差動増幅器の他の一方の入力端
子に並列に入力する。また、第１の差動増幅器１の出力
端子からみた他の一方の出力側の複数の抵抗で形成され
る終端回路は、第１の差動増幅器１の出力端子からみた
一方の出力側の終端抵抗７の抵抗値及び終端電圧に等価
である。
【０００６】
【作用】次に、この発明によるスキュー補正回路の構成
を図１に示す。図１の１〜６は差動増幅器、２は終端抵
抗、８Ａ〜８Ｆは終端抵抗、９は選択回路である。図１
で、差動増幅器１の非反転出力端子は、差動増幅器２〜
６の非反転入力端子に並列に接続されるとともに、終端
抵抗７に接続されており、差動増幅器２〜６の非反転入
力端子には、差動増幅器１の非反転出力波形がそのまま
印加される。
を図１に示す。図１の１〜６は差動増幅器、２は終端抵
抗、８Ａ〜８Ｆは終端抵抗、９は選択回路である。図１
で、差動増幅器１の非反転出力端子は、差動増幅器２〜
６の非反転入力端子に並列に接続されるとともに、終端
抵抗７に接続されており、差動増幅器２〜６の非反転入
力端子には、差動増幅器１の非反転出力波形がそのまま
印加される。
【０００７】差動増幅器１の反転出力端子は、差動増幅
器４の反転入力端子に直接接続するとともに、差動増幅
器２の反転入力端子には、終端抵抗８Ｂ・８Ｃを介して
接続される。また、差動増幅器３の反転入力端子には、
終端抵抗８Ｃを介して接続し、差動増幅器５の反転入力
端子には、終端抵抗８Ｄを介して接続され、差動増幅器
６の反転入力端子には、終端抵抗８Ｄ・８Ｅを介して接
続する。
器４の反転入力端子に直接接続するとともに、差動増幅
器２の反転入力端子には、終端抵抗８Ｂ・８Ｃを介して
接続される。また、差動増幅器３の反転入力端子には、
終端抵抗８Ｃを介して接続し、差動増幅器５の反転入力
端子には、終端抵抗８Ｄを介して接続され、差動増幅器
６の反転入力端子には、終端抵抗８Ｄ・８Ｅを介して接
続する。
【０００８】すなわち、差動増幅器４の反転入力端子に
は、差動増幅器１の反転出力波形がそのまま印加される
が、差動増幅器２・３の反転入力端子には、差動増幅器
１の反転出力電圧レベルより、（終端抵抗×その抵抗を
流れる電流）分だけ上にシフトした電圧レベルの波形が
印加され、差動増幅器５・６の反転入力端子には、差動
増幅器１の反転出力電圧レベルより（終端抵抗×その抵
抗を流れる電流）分だけ下にシフトした電圧レベルの波
形が印加される。
は、差動増幅器１の反転出力波形がそのまま印加される
が、差動増幅器２・３の反転入力端子には、差動増幅器
１の反転出力電圧レベルより、（終端抵抗×その抵抗を
流れる電流）分だけ上にシフトした電圧レベルの波形が
印加され、差動増幅器５・６の反転入力端子には、差動
増幅器１の反転出力電圧レベルより（終端抵抗×その抵
抗を流れる電流）分だけ下にシフトした電圧レベルの波
形が印加される。
【０００９】次に、差動増幅器２〜６の各入力波形を図
３に示す。図３のアは差動増幅器２〜６の非反転入力端
子の入力波形であり、差動増幅器１の非反転出力の波形
である。図３のイ〜カは差動増幅器２〜６の反転入力波
形である。
３に示す。図３のアは差動増幅器２〜６の非反転入力端
子の入力波形であり、差動増幅器１の非反転出力の波形
である。図３のイ〜カは差動増幅器２〜６の反転入力波
形である。
【００１０】図３イは図１の差動増幅器２の反転入力の
波形であり、電圧レベルが一番高いので、図３アの非反
転入力波形と一番遅く交差するために、差動増幅器２の
非反転出力波形の立上りエッジは一番遅いタイミングで
出力される。図３カは図１の差動増幅器６の反転入力波
形であり、電圧レベルがいちばん低いので、非反転入力
波形と一番速く交差するために、差動増幅器６の非反転
出力波形の立上りエッジは、一番速いタイミングで出力
されることになる。
波形であり、電圧レベルが一番高いので、図３アの非反
転入力波形と一番遅く交差するために、差動増幅器２の
非反転出力波形の立上りエッジは一番遅いタイミングで
出力される。図３カは図１の差動増幅器６の反転入力波
形であり、電圧レベルがいちばん低いので、非反転入力
波形と一番速く交差するために、差動増幅器６の非反転
出力波形の立上りエッジは、一番速いタイミングで出力
されることになる。
【００１１】この時、差動増幅器１の出力端子からみた
反転出力側の終端抵抗８Ａ〜８Ｆで形成される終端回路
は、非反転出力側の終端抵抗７の抵抗値及び終端電圧に
等価になるような値を選ぶ。
反転出力側の終端抵抗８Ａ〜８Ｆで形成される終端回路
は、非反転出力側の終端抵抗７の抵抗値及び終端電圧に
等価になるような値を選ぶ。
【００１２】差動増幅器２〜６の非反転出力端子及び反
転出力端子は選択回路９に入力し、制御端子に入力する
制御信号の状態により、いずれか１つを選択して出力す
る事により、差動増幅器２〜６の必要なタイミングの波
形を選択して出力し、スキューを補正する。
転出力端子は選択回路９に入力し、制御端子に入力する
制御信号の状態により、いずれか１つを選択して出力す
る事により、差動増幅器２〜６の必要なタイミングの波
形を選択して出力し、スキューを補正する。
【００１３】例えば図１で、終端抵抗７を５０Ω、終端
抵抗８Ａを７２Ω、終端抵抗８Ｂ〜８Ｅをそれぞれ５
Ω、終端抵抗８Ｆを１２０Ωとすると、差動増幅器１か
らみた反転出力側の終端低抗は、ＧＮＤに対し８２Ωで
プルアップ、−５．２Ｖに対し１３０Ωでプルダウンと
なり、非反転出力端子の終端抵抗と同じように−２Ｖに
５０Ωの終端抵抗を接続したものと等価となる。
抵抗８Ａを７２Ω、終端抵抗８Ｂ〜８Ｅをそれぞれ５
Ω、終端抵抗８Ｆを１２０Ωとすると、差動増幅器１か
らみた反転出力側の終端低抗は、ＧＮＤに対し８２Ωで
プルアップ、−５．２Ｖに対し１３０Ωでプルダウンと
なり、非反転出力端子の終端抵抗と同じように−２Ｖに
５０Ωの終端抵抗を接続したものと等価となる。
【００１４】次に、差動増幅器２〜６の非反転出力波形
を図４のキ〜サに示す。図３で、差動増幅器２〜６の反
転入力波形の電圧レベルがそれぞれシフトするので、差
動増幅期２〜６の非反転波形と反転波形が交差し、出力
する時間が変化する。
を図４のキ〜サに示す。図３で、差動増幅器２〜６の反
転入力波形の電圧レベルがそれぞれシフトするので、差
動増幅期２〜６の非反転波形と反転波形が交差し、出力
する時間が変化する。
【００１５】図４のキは、図３のアとイが交差して出力
された差動増幅器２の非反転出力波形であり、図４のサ
は図３のアとカの波形が交差して出力された差動増幅器
６の非反転出力波形である。差動増幅器２〜６の非反転
出力波形は図４のキ〜サの順に早く出力される。なお、
図１で、差動増幅器１の出力を入力する差動増幅器は５
つ使用しているが、必要に応じて増減しても良い。
された差動増幅器２の非反転出力波形であり、図４のサ
は図３のアとカの波形が交差して出力された差動増幅器
６の非反転出力波形である。差動増幅器２〜６の非反転
出力波形は図４のキ〜サの順に早く出力される。なお、
図１で、差動増幅器１の出力を入力する差動増幅器は５
つ使用しているが、必要に応じて増減しても良い。
【００１６】
【発明の効果】この発明によれば、第１の差動増幅器の
出力を入力する複数の差動増幅器を備え、第１の差動増
幅器の一方の出力は複数の差動増幅器の一方の入力端子
に並列に接続し、第１の差動増幅器の他の一方の出力に
は、複数の抵抗を直列に接続したものを終端抵抗とし、
それぞれの終端抵抗間にそれぞれの複数の差動増幅器の
他の一方の入力端子と接続しているので、複数の差動増
幅器の出力タイミングをそれぞれずらすことができ、選
択回路により選択して出力することにより、動作タイミ
ングを変化させるスキュー補正回路をロジック回路だけ
で構成させることができる。
出力を入力する複数の差動増幅器を備え、第１の差動増
幅器の一方の出力は複数の差動増幅器の一方の入力端子
に並列に接続し、第１の差動増幅器の他の一方の出力に
は、複数の抵抗を直列に接続したものを終端抵抗とし、
それぞれの終端抵抗間にそれぞれの複数の差動増幅器の
他の一方の入力端子と接続しているので、複数の差動増
幅器の出力タイミングをそれぞれずらすことができ、選
択回路により選択して出力することにより、動作タイミ
ングを変化させるスキュー補正回路をロジック回路だけ
で構成させることができる。
【図１】この発明によるスキュー補正回路の構成図であ
る。
る。
【図２】従来技術によるスキュー補正回路の構成図であ
る。
る。
【図３】差動増幅器２〜６の各入力波形である。
【図４】差動増幅器２〜６の非反転出力波形である。
１〜６ 差動増幅器 ７ 終端抵抗 ８Ａ〜８Ｆ 終端抵抗 ９ 選択回路 １１・１２ 差動増幅器 １３ 終端抵抗 １４ Ｄ／Ａ変換器
Claims (2)
- 【請求項１】 反転入出力端子と非反転入出力端子を備
え、パターン信号を入力する第１の差動増幅器(1) と、 第１の差動増幅器(1) の一方の出力を一方の入力端子に
並列に入力する複数の差動増幅器と、 前記複数の差動増幅器の反転出力と非反転出力を入力と
し、前記複数の差動増幅器の出力の１出力を選択して出
力する選択回路(9) を備え、 第１の差動増幅器(1) の前記一方の出力に終端抵抗(7)
を接続するとともに、第１の差動増幅器(1) の他の一方
の出力は、複数の抵抗を直列に接続したものを終端抵抗
とし、それぞれの終端抵抗を介して前記複数の差動増幅
器の他の一方の入力端子に並列に入力する事を特徴とす
るスキュー補正回路。 - 【請求項２】第１の差動増幅器(1) の出力端子からみた
前記他の一方の出力側の複数の抵抗で形成される終端回
路は、第１の差動増幅器(1) の出力端子からみた一方の
出力側の終端抵抗(7) の抵抗値及び終端電圧に等価であ
る請求項１に記載のスキュー補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35279793A JP3144199B2 (ja) | 1993-12-29 | 1993-12-29 | スキュー補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35279793A JP3144199B2 (ja) | 1993-12-29 | 1993-12-29 | スキュー補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07198785A true JPH07198785A (ja) | 1995-08-01 |
| JP3144199B2 JP3144199B2 (ja) | 2001-03-12 |
Family
ID=18426507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35279793A Expired - Fee Related JP3144199B2 (ja) | 1993-12-29 | 1993-12-29 | スキュー補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144199B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327797A (ja) | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体集積回路装置及び半導体集積回路装置を用いたシステム |
-
1993
- 1993-12-29 JP JP35279793A patent/JP3144199B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3144199B2 (ja) | 2001-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191234A (en) | Pulse signal generator and cascode differential amplifier | |
| JPH0239720A (ja) | 可変遅延回路 | |
| US20030011558A1 (en) | Integrated circuit for driving liquid crystal | |
| CN101512906B (zh) | 折叠电路和模数转换器 | |
| JP2911038B2 (ja) | 多値駆動回路 | |
| JP3144199B2 (ja) | スキュー補正回路 | |
| CN115379143A (zh) | 图像传感器斜坡信号的产生电路、形成方法 | |
| JP4125602B2 (ja) | 集積回路のための改良された反復セル整合法 | |
| JP2001144563A (ja) | 可変利得増幅装置 | |
| JPH09325822A (ja) | 多段階電圧発生回路 | |
| WO2005078927A1 (ja) | 低ビットレート信号に基づくビットレート判定回路 | |
| JPS6387809A (ja) | 演算増幅器 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS61264921A (ja) | 集積化デイジタル・アナログ変換回路 | |
| JPH04227314A (ja) | デジタル遅延回路 | |
| JP3077815B2 (ja) | パルス信号発生回路 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JP2567361B2 (ja) | パルス遅延回路 | |
| JPH09186596A (ja) | 電圧増幅器 | |
| KR100253333B1 (ko) | 전압분배를 위한 저항배열의 저항 부정합 보정회로 | |
| JP3158282B2 (ja) | パルス信号発生回路 | |
| JPH01115213A (ja) | ノイズ除去回路 | |
| JPH05110899A (ja) | 映像信号処理回路 | |
| JPS61292422A (ja) | デイジタル・アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |