JPH0719969B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPH0719969B2 JPH0719969B2 JP62242045A JP24204587A JPH0719969B2 JP H0719969 B2 JPH0719969 B2 JP H0719969B2 JP 62242045 A JP62242045 A JP 62242045A JP 24204587 A JP24204587 A JP 24204587A JP H0719969 B2 JPH0719969 B2 JP H0719969B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit pattern
- semiconductor mounting
- circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体実装用回路パターンが形成された半導
体実装用凹部を有してチップキャリア、ピングリッドア
レイなどのパッケージ用基板として好適に採用される多
層回路基板の製造方法に関するものである。
体実装用凹部を有してチップキャリア、ピングリッドア
レイなどのパッケージ用基板として好適に採用される多
層回路基板の製造方法に関するものである。
従来にあっては、この種の多層回路基板は、例えばプラ
スチック基板や金属基板に回路パターンを形成した後、
基板を加熱・加圧により変形させ半導体実装用凹部を形
成して製造されている。この方法では回路パターンを半
導体実装用凹部にも形成できるが、単に凹部を形成した
だけであり、表面回路と凹部の回路とを分離して、配線
密度を向上させることなどが到底できないものであっ
た。 このため、第３図に示すように（実開昭61-75596号公
報）、マトリックス回路基板２に貫通部４を有する回路
基板５を積層一体化させることによって（第３図
（ａ））、半導体実装用回路パターン１が底部に設けら
れた半導体実装用凹部10を貫通部４によって形成し（第
３図（ｂ））、次いでマトリックス回路基板２と回路基
板５に貫通してスルホール６を形成すると共にスルホー
ルめっき12を施し（第３図（ｃ））、スルホール６の部
分にレジストを施してエッチングすることによって、ス
ルホール６でマトリックス回路基板２と回路基板５の回
路パターン1,8を電気的に接続した多層回路基板Ａ′を
製造するようにしている（第３図（ｄ））。 しかしこのものでは、回路基板2,5として両面に回路形
成した両面プリント配線板が使用されており、マトリッ
クス回路基板２と回路基板５を積層一体化するときの回
路パターン1,8の位置合わせが難しく、スルホール加工
の歩留りが悪いという欠点があった。またこの従来例で
は回路パターン1,8の表面に異種金属の金属層14が設け
られており、第３図（ｄ）にみられるように最外層回路
パターン７が回路パターン８と金属層14とスルホールめ
っき12の３層からなり、導体厚みが大きくなって高密度
配線が難しいものであった。
スチック基板や金属基板に回路パターンを形成した後、
基板を加熱・加圧により変形させ半導体実装用凹部を形
成して製造されている。この方法では回路パターンを半
導体実装用凹部にも形成できるが、単に凹部を形成した
だけであり、表面回路と凹部の回路とを分離して、配線
密度を向上させることなどが到底できないものであっ
た。 このため、第３図に示すように（実開昭61-75596号公
報）、マトリックス回路基板２に貫通部４を有する回路
基板５を積層一体化させることによって（第３図
（ａ））、半導体実装用回路パターン１が底部に設けら
れた半導体実装用凹部10を貫通部４によって形成し（第
３図（ｂ））、次いでマトリックス回路基板２と回路基
板５に貫通してスルホール６を形成すると共にスルホー
ルめっき12を施し（第３図（ｃ））、スルホール６の部
分にレジストを施してエッチングすることによって、ス
ルホール６でマトリックス回路基板２と回路基板５の回
路パターン1,8を電気的に接続した多層回路基板Ａ′を
製造するようにしている（第３図（ｄ））。 しかしこのものでは、回路基板2,5として両面に回路形
成した両面プリント配線板が使用されており、マトリッ
クス回路基板２と回路基板５を積層一体化するときの回
路パターン1,8の位置合わせが難しく、スルホール加工
の歩留りが悪いという欠点があった。またこの従来例で
は回路パターン1,8の表面に異種金属の金属層14が設け
られており、第３図（ｄ）にみられるように最外層回路
パターン７が回路パターン８と金属層14とスルホールめ
っき12の３層からなり、導体厚みが大きくなって高密度
配線が難しいものであった。
本発明は上記事情に鑑みて為されたものであり、その目
的とするところは、半導体実装用回路パターンが形成さ
れた半導体実装用凹部を有してチップキャリア、ピング
リッドアレイなどのパッケージ用基板として好適に採用
される多層回路板の製造方法において、層間回路パター
ンの位置合わせ精度を高めることにある。
的とするところは、半導体実装用回路パターンが形成さ
れた半導体実装用凹部を有してチップキャリア、ピング
リッドアレイなどのパッケージ用基板として好適に採用
される多層回路板の製造方法において、層間回路パター
ンの位置合わせ精度を高めることにある。
本発明の多層回路基板の製造方法は、半導体実装用のマ
トリックス回路基板２の一方の片面に半導体実装用回路
パターン１を形成すると共に他方の片面に金属箔９を設
け、回路基板５の貫通部４に対応する箇所を除いて半導
体実装用回路パターン１に回路間凹凸吸収層13を設ける
と共に回路間凹凸吸収層13で覆われない半導体実装用回
路パターン１の露出する回路パターン部分1aにエッチン
グレジスト層３を形成し、貫通部４を設けた回路基板５
の一方の片面に内層回路パターン８を形成すると共に他
方の片面に金属箔９を設け、次いで、マトリックス回路
基板２の半導体実装用回路パターン形成面2aに、回路基
板５に設けた貫通部４と同径の貫通孔11aを有する接着
シート11を介在させて回路基板５をその金属箔９が最外
面となるように積層一体化し、この後マトリックス回路
基板２と回路基板５を貫通してスルホール６を設けると
共にスルホール６の内周及びマトリックス回路基板２や
回路基板５の外面にスルホールめっき12を施し、次いで
スルホールめっき12及び金属箔９をエッチングして最外
層回路パターン７を形成することを特徴とするものであ
り、この構成により上記目的が達成されたものである。 以下本発明を添付の図面に基づいて説明する。 半導体実装用のマトリックス回路基板２は、アルミナ、
シリコンカーバイドなどのセラミック、ガラスエポキシ
樹脂基板、ガラスポリイミド樹脂基板、紙エポキシ樹脂
基板、ガラストリアジン樹脂基板などの無機質系基板あ
るいは有機質系基板に感光性樹脂を用いたフォトエッチ
ング方法や導電ペーストをスクリーン印刷するといった
通常の方法により半導体実装用回路パターン１が形成さ
れたものである。実施例ではマトリックス回路基板２の
片面に凹所15を凹設してこの凹所15内にも半導体実装用
回路パターン１が形成してある。この凹所15内の半導体
実装用回路パターン１は導電ペーストの塗布や無電解め
っきなど従来から周知の任意の方法で形成することがで
きる。半導体実装用回路パターン１はマトリックス回路
基板２の一方の片面にのみ形成してあり、マトリックス
回路基板２の他方の片面には回路パターンは形成してい
なく後の工程で最外層回路パターン７を形成するために
金属箔９のままである。尚、マトリックス回路基板２を
複数のプリント配線基板で形成してもよい。 このマトリックス回路基板２の半導体実装用回路パター
ン形成面2aには回路間凹凸吸収層13が設けられている。
この回路間凹凸吸収層13としてはめっきレジストが採用
される。このめっきレジストの表面をサンドブラストな
どの物理的手段又は化学的処理により粗化させておくの
が好ましい。回路間凹凸吸収層13は後述の回路基板５の
貫通部４と対応する箇所を除いて部分的に、つまり回路
基板５が積層される箇所に設けられるものであり、半導
体実装用回路パターン１のうち回路間凹凸吸収層13で覆
われず露出する回路パターン部分1aにはエッチングレジ
スト層３が形成してある。このエッチングレジスト層３
は金、ニッケル、半田等の金属あるいは電着塗装が可能
な樹脂により形成されている（第１図（ａ）参照）。 マトリックス回路基板２に積層一体化させる回路基板５
はプリント配線基板であり、一方の片面に内層回路パタ
ーン８が形成され、他方の片面は銅箔のような金属箔９
のままの回路未形成面5aとなったものであり、後述のよ
うに半導体実装用凹部10を形成するための貫通部４が穿
孔されている（第１図（ａ）参照）。 マトリックス回路基板２の半導体実装用回路パターン形
成面2aに、貫通部４と同径の貫通孔11aを有する接着シ
ート11を介在させて回路基板５をその回路パターン未形
成面5aが最外面となるように、例えば通常の成形条件で
積層一体化する。このようにマトリックス回路基板２と
回路基板５とを積層一体化するにあたって、マトリック
ス回路基板２の回路間凹凸吸収層13を設けた部分に回路
基板５が積層され、エッチングレジスト層３を設けた回
路パターン部分1aは貫通部４の内方に位置するようにし
てある（第１図（ｂ）参照）。 次に、内層回路パターン８に合わせてスルホール６をド
リル加工した後、スルホール６の内周及びマトリックス
基板２や回路基板５の外面にスルホールめっき12を施す
（第１図（ｃ）参照）。この後、第１図（ｃ）に想像線
で示すようにスルホール６の部分にレジスト層16を設
け、レジスト層16で被覆されないスルホールめっき12及
びマトリックス基板２や回路基板５の金属層９をエッチ
ング加工することによって最外層回路パターン７を形成
する。ここで、半導体実装用回路パターン１の露出する
回路パターン部分1aにはエッチングレジスト層３が形成
してあるために、この露出する回路パターン部分1aはエ
ッチングレジスト層３で保護されてエッチングされるこ
とを防ぐことができる。そして、必要に応じてエッチン
グレジスト13を除去して、貫通部４によって形成される
半導体実装用凹部10を有する多層回路基板Ａを製造する
ことができる（図１（ｄ）参照）。 尚、第２図に示すように複数の回路基板８を採用しても
よいものである。この場合は内層の回路基板８の上面に
も回路間凹凸吸収層13が設けられている。 この多層回路基板Ａの半導体実装用凹部10にはワイヤー
ボンディング、ダイボンディングにより半導体が実装さ
れたチップキャリア、ピングリッドアレイとして実用に
供される。
トリックス回路基板２の一方の片面に半導体実装用回路
パターン１を形成すると共に他方の片面に金属箔９を設
け、回路基板５の貫通部４に対応する箇所を除いて半導
体実装用回路パターン１に回路間凹凸吸収層13を設ける
と共に回路間凹凸吸収層13で覆われない半導体実装用回
路パターン１の露出する回路パターン部分1aにエッチン
グレジスト層３を形成し、貫通部４を設けた回路基板５
の一方の片面に内層回路パターン８を形成すると共に他
方の片面に金属箔９を設け、次いで、マトリックス回路
基板２の半導体実装用回路パターン形成面2aに、回路基
板５に設けた貫通部４と同径の貫通孔11aを有する接着
シート11を介在させて回路基板５をその金属箔９が最外
面となるように積層一体化し、この後マトリックス回路
基板２と回路基板５を貫通してスルホール６を設けると
共にスルホール６の内周及びマトリックス回路基板２や
回路基板５の外面にスルホールめっき12を施し、次いで
スルホールめっき12及び金属箔９をエッチングして最外
層回路パターン７を形成することを特徴とするものであ
り、この構成により上記目的が達成されたものである。 以下本発明を添付の図面に基づいて説明する。 半導体実装用のマトリックス回路基板２は、アルミナ、
シリコンカーバイドなどのセラミック、ガラスエポキシ
樹脂基板、ガラスポリイミド樹脂基板、紙エポキシ樹脂
基板、ガラストリアジン樹脂基板などの無機質系基板あ
るいは有機質系基板に感光性樹脂を用いたフォトエッチ
ング方法や導電ペーストをスクリーン印刷するといった
通常の方法により半導体実装用回路パターン１が形成さ
れたものである。実施例ではマトリックス回路基板２の
片面に凹所15を凹設してこの凹所15内にも半導体実装用
回路パターン１が形成してある。この凹所15内の半導体
実装用回路パターン１は導電ペーストの塗布や無電解め
っきなど従来から周知の任意の方法で形成することがで
きる。半導体実装用回路パターン１はマトリックス回路
基板２の一方の片面にのみ形成してあり、マトリックス
回路基板２の他方の片面には回路パターンは形成してい
なく後の工程で最外層回路パターン７を形成するために
金属箔９のままである。尚、マトリックス回路基板２を
複数のプリント配線基板で形成してもよい。 このマトリックス回路基板２の半導体実装用回路パター
ン形成面2aには回路間凹凸吸収層13が設けられている。
この回路間凹凸吸収層13としてはめっきレジストが採用
される。このめっきレジストの表面をサンドブラストな
どの物理的手段又は化学的処理により粗化させておくの
が好ましい。回路間凹凸吸収層13は後述の回路基板５の
貫通部４と対応する箇所を除いて部分的に、つまり回路
基板５が積層される箇所に設けられるものであり、半導
体実装用回路パターン１のうち回路間凹凸吸収層13で覆
われず露出する回路パターン部分1aにはエッチングレジ
スト層３が形成してある。このエッチングレジスト層３
は金、ニッケル、半田等の金属あるいは電着塗装が可能
な樹脂により形成されている（第１図（ａ）参照）。 マトリックス回路基板２に積層一体化させる回路基板５
はプリント配線基板であり、一方の片面に内層回路パタ
ーン８が形成され、他方の片面は銅箔のような金属箔９
のままの回路未形成面5aとなったものであり、後述のよ
うに半導体実装用凹部10を形成するための貫通部４が穿
孔されている（第１図（ａ）参照）。 マトリックス回路基板２の半導体実装用回路パターン形
成面2aに、貫通部４と同径の貫通孔11aを有する接着シ
ート11を介在させて回路基板５をその回路パターン未形
成面5aが最外面となるように、例えば通常の成形条件で
積層一体化する。このようにマトリックス回路基板２と
回路基板５とを積層一体化するにあたって、マトリック
ス回路基板２の回路間凹凸吸収層13を設けた部分に回路
基板５が積層され、エッチングレジスト層３を設けた回
路パターン部分1aは貫通部４の内方に位置するようにし
てある（第１図（ｂ）参照）。 次に、内層回路パターン８に合わせてスルホール６をド
リル加工した後、スルホール６の内周及びマトリックス
基板２や回路基板５の外面にスルホールめっき12を施す
（第１図（ｃ）参照）。この後、第１図（ｃ）に想像線
で示すようにスルホール６の部分にレジスト層16を設
け、レジスト層16で被覆されないスルホールめっき12及
びマトリックス基板２や回路基板５の金属層９をエッチ
ング加工することによって最外層回路パターン７を形成
する。ここで、半導体実装用回路パターン１の露出する
回路パターン部分1aにはエッチングレジスト層３が形成
してあるために、この露出する回路パターン部分1aはエ
ッチングレジスト層３で保護されてエッチングされるこ
とを防ぐことができる。そして、必要に応じてエッチン
グレジスト13を除去して、貫通部４によって形成される
半導体実装用凹部10を有する多層回路基板Ａを製造する
ことができる（図１（ｄ）参照）。 尚、第２図に示すように複数の回路基板８を採用しても
よいものである。この場合は内層の回路基板８の上面に
も回路間凹凸吸収層13が設けられている。 この多層回路基板Ａの半導体実装用凹部10にはワイヤー
ボンディング、ダイボンディングにより半導体が実装さ
れたチップキャリア、ピングリッドアレイとして実用に
供される。
本発明にあっては、半導体実装用のマトリックス回路基
板の一方の片面に半導体実装用回路パターンを形成する
と共に他方の片面に金属箔を設け、回路基板の貫通部に
対応する箇所を除いて半導体実装用回路パターンに回路
間凹凸吸収層を設けると共に回路間凹凸吸収層で覆われ
ない半導体実装用回路パターンの露出する回路パターン
部分にエッチングレジスト層を形成し、貫通部を設けた
回路基板の一方の片面に内層回路パターンを形成すると
共に他方の片面に金属箔を設け、次いで、マトリックス
回路基板の半導体実装用回路パターン形成面に、回路基
板に設けた貫通部と同径の貫通孔を有する接着シートを
介在させて回路基板をその金属箔が最外面となるように
積層一体化し、この後マトリックス回路基板と回路基板
を貫通してスルホールを設けると共にスルホールの内周
及びマトリックス回路基板や回路基板の外面にスルホー
ルめっきを施し、次いでスルホールめっき及び金属箔を
エッチングして最外層回路パターンを形成するので、内
層回路パターンに合わせてスルホールを穿孔できると共
にこのスルホールに合わせて最外層回路パターンを形成
することができ、位置合わせ精度を向上させることがで
きるものであり、このように半導体実装用回路パターン
が形成された半導体実装用凹部を有する信頼性の高い多
層回路基板を安価に製造できるものである。また最外層
回路パターンは金属箔とスルーホールめっきの２層から
なるので薄く形成でき、高密度配線が容易となるもので
あり、もちろん、この多層回路基板の半導体実装用凹部
に半導体を搭載することにより半導体実装用凹部で半導
体と回路パターンを電気的に接続できるので、製品の厚
みを大幅に薄くできるものである。
板の一方の片面に半導体実装用回路パターンを形成する
と共に他方の片面に金属箔を設け、回路基板の貫通部に
対応する箇所を除いて半導体実装用回路パターンに回路
間凹凸吸収層を設けると共に回路間凹凸吸収層で覆われ
ない半導体実装用回路パターンの露出する回路パターン
部分にエッチングレジスト層を形成し、貫通部を設けた
回路基板の一方の片面に内層回路パターンを形成すると
共に他方の片面に金属箔を設け、次いで、マトリックス
回路基板の半導体実装用回路パターン形成面に、回路基
板に設けた貫通部と同径の貫通孔を有する接着シートを
介在させて回路基板をその金属箔が最外面となるように
積層一体化し、この後マトリックス回路基板と回路基板
を貫通してスルホールを設けると共にスルホールの内周
及びマトリックス回路基板や回路基板の外面にスルホー
ルめっきを施し、次いでスルホールめっき及び金属箔を
エッチングして最外層回路パターンを形成するので、内
層回路パターンに合わせてスルホールを穿孔できると共
にこのスルホールに合わせて最外層回路パターンを形成
することができ、位置合わせ精度を向上させることがで
きるものであり、このように半導体実装用回路パターン
が形成された半導体実装用凹部を有する信頼性の高い多
層回路基板を安価に製造できるものである。また最外層
回路パターンは金属箔とスルーホールめっきの２層から
なるので薄く形成でき、高密度配線が容易となるもので
あり、もちろん、この多層回路基板の半導体実装用凹部
に半導体を搭載することにより半導体実装用凹部で半導
体と回路パターンを電気的に接続できるので、製品の厚
みを大幅に薄くできるものである。
第１図（ａ）（ｂ）（ｃ）（ｄ）は本発明の一実施例の
各工程を示す説明図、第２図は本発明の他の実施例にお
ける一工程を示す説明図、第３図（ａ）（ｂ）（ｃ）
（ｄ）は従来例の各工程を示す説明図であって、１は半
導体実装用回路パターン、２はマトリックス回路基板、
３はエッチングレジスト層、４は貫通部、５は回路基
板、６はスルホール、７は最外層回路パターン、８は内
層回路、９は金属箔、11は接着シート、13は回路間凹凸
吸収層である。
各工程を示す説明図、第２図は本発明の他の実施例にお
ける一工程を示す説明図、第３図（ａ）（ｂ）（ｃ）
（ｄ）は従来例の各工程を示す説明図であって、１は半
導体実装用回路パターン、２はマトリックス回路基板、
３はエッチングレジスト層、４は貫通部、５は回路基
板、６はスルホール、７は最外層回路パターン、８は内
層回路、９は金属箔、11は接着シート、13は回路間凹凸
吸収層である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｌ 6921−4Ｅ
Claims (3)
- 【請求項１】半導体実装用のマトリックス回路基板の一
方の片面に半導体実装用回路パターンを形成すると共に
他方の片面に金属箔を設け、回路基板の貫通部に対応す
る箇所を除いて半導体実装用回路パターンに回路間凹凸
吸収層を設けると共に回路間凹凸吸収層で覆われない半
導体実装用回路パターンの露出する回路パターン部分に
エッチングレジスト層を形成し、貫通部を設けた回路基
板の一方の片面に内層回路パターンを形成すると共に他
方の片面に金属箔を設け、次いで、マトリックス回路基
板の半導体実装用回路パターン形成面に、回路基板に設
けた貫通部と同径の貫通孔を有する接着シートを介在さ
せて回路基板をその金属箔が最外面となるように積層一
体化し、この後マトリックス回路基板と回路基板を貫通
してスルホールを設けると共にスルホールの内周及びマ
トリックス回路基板や回路基板の外面にスルホールめっ
きを施し、次いでスルーホールめっき及び金属箔をエッ
チングして最外層回路パターンを形成することを特徴と
する多層回路板の製造方法。 - 【請求項２】回路間凹凸吸収層がめっきレジストである
ことを特徴とする特許請求の範囲第１項記載の多層回路
基板の製造方法。 - 【請求項３】めっきレジストを粗化させることを特徴と
する特許請求の範囲第２項記載の多層回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62242045A JPH0719969B2 (ja) | 1987-09-26 | 1987-09-26 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62242045A JPH0719969B2 (ja) | 1987-09-26 | 1987-09-26 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6484697A JPS6484697A (en) | 1989-03-29 |
| JPH0719969B2 true JPH0719969B2 (ja) | 1995-03-06 |
Family
ID=17083448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62242045A Expired - Lifetime JPH0719969B2 (ja) | 1987-09-26 | 1987-09-26 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719969B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093493A (ja) * | 2004-09-27 | 2006-04-06 | Cmk Corp | 部品内蔵型プリント配線板及びその製造方法 |
-
1987
- 1987-09-26 JP JP62242045A patent/JPH0719969B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6484697A (en) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| US5858816A (en) | Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element | |
| US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
| US6423904B1 (en) | Laminate printed circuit board with leads for plating | |
| JPH10335831A (ja) | 多層プリント配線板及び該製造方法 | |
| US6192580B1 (en) | Method of making laminate printed circuit board with leads for plating | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| CN111182733A (zh) | 具有侧壁线路的线路板制造工艺以及线路板制造工艺 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JPH0719969B2 (ja) | 多層回路基板の製造方法 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
| JPH0786749A (ja) | 印刷配線板の製造方法 | |
| JP3329699B2 (ja) | 多層配線板およびその製造方法 | |
| JP2810604B2 (ja) | 多層プリント配線板の製造方法 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2000124345A (ja) | 高密度配線板 | |
| JPH0565078B2 (ja) | ||
| JPS63153894A (ja) | 多層プリント配線板 | |
| JPH04245466A (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH0964542A (ja) | 多層プリント配線板 | |
| JPH0669660A (ja) | プリント配線板およびその製造方法 |