JPS6175596A - スルホール多層回路基板の製造方法 - Google Patents
スルホール多層回路基板の製造方法Info
- Publication number
- JPS6175596A JPS6175596A JP59198162A JP19816284A JPS6175596A JP S6175596 A JPS6175596 A JP S6175596A JP 59198162 A JP59198162 A JP 59198162A JP 19816284 A JP19816284 A JP 19816284A JP S6175596 A JPS6175596 A JP S6175596A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- hole
- holes
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- -1 circuit boards Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板上に凹部が形成され、かつ該凹部に導m回
路が形成された多層回路基板及びその製造方法に係わり
、特に高密度実装が要求される回路基板や半導体素子搭
載用基板、チップキャリア、ビングリッドアレイなどの
パッケージ用基板に応用されろものである。
路が形成された多層回路基板及びその製造方法に係わり
、特に高密度実装が要求される回路基板や半導体素子搭
載用基板、チップキャリア、ビングリッドアレイなどの
パッケージ用基板に応用されろものである。
従来、ノに板上に凹部を形成して凹部内に回路を有する
多層回路基板の製造方法としては、基板の1部を所定の
形状に切断除去、及び穿孔された焼成前のセラミックシ
ート(グリーンシート)に導電ペーストをスクリーン印
刷して導電回路を形成した後、それらを積層し、孔内に
導電塗料を吸入又は圧入させることによりスルホールを
形成する方法(1)が知られている。まtこ、プラスチ
ック基板や金属基板においては回路を形成し1こ後基板
を加熱・加圧により変形させ、凹部を形成する方法(I
)が知られている。一方、複数の回路を形成したスルホ
ール基板の1部を除去し積層プレスした後に該スルホー
ル内に溶融ハンダを流入させることにより各層の回路を
接続させる方法(釦が実用化されている。
多層回路基板の製造方法としては、基板の1部を所定の
形状に切断除去、及び穿孔された焼成前のセラミックシ
ート(グリーンシート)に導電ペーストをスクリーン印
刷して導電回路を形成した後、それらを積層し、孔内に
導電塗料を吸入又は圧入させることによりスルホールを
形成する方法(1)が知られている。まtこ、プラスチ
ック基板や金属基板においては回路を形成し1こ後基板
を加熱・加圧により変形させ、凹部を形成する方法(I
)が知られている。一方、複数の回路を形成したスルホ
ール基板の1部を除去し積層プレスした後に該スルホー
ル内に溶融ハンダを流入させることにより各層の回路を
接続させる方法(釦が実用化されている。
ところで回路の高密度化や部品実装の高さが制限される
ような高密度薄型基板や極めて限定され1こ部分に多数
の接続導体を形成しなければならない半導体素子搭載用
基板、半導体素子パッケージ用基板においては基板に凹
部を持つキャビティ構造を取ることが有効である。しか
しながら、上記の従来方法(1)〜(1)ではキャビテ
ィ内に導体を形成し、それらの導体を高い信頼性を保ち
ながら外層回路と接続し、さらに高い生産性をも維持す
ることは極めて困難であった。たとえば、従来の方法に
おいて、(1)の方法は、スクリーン印刷方法によるた
め構成する基板の厚さが増したり、回路密度が高くなる
に従って充分なペーストが孔内に供給できず各層を接続
することが困難であった。また、(1)の方法は、回路
を凹部内にも形成できるが、もともと内向配線層にくぼ
みをつけ1こだけであり、表面回路と凹部内の回路を分
離し、配線密度を向上させることはできない。そして、
(1)の方法は、各配線層の電気的接続をスルホール
内に流入したハンダにより実現する方法であるが、ハン
ダ流入時のブローホールやハンダの不完全な充填が発生
し易く極めて信頼性に乏しいものである。
ような高密度薄型基板や極めて限定され1こ部分に多数
の接続導体を形成しなければならない半導体素子搭載用
基板、半導体素子パッケージ用基板においては基板に凹
部を持つキャビティ構造を取ることが有効である。しか
しながら、上記の従来方法(1)〜(1)ではキャビテ
ィ内に導体を形成し、それらの導体を高い信頼性を保ち
ながら外層回路と接続し、さらに高い生産性をも維持す
ることは極めて困難であった。たとえば、従来の方法に
おいて、(1)の方法は、スクリーン印刷方法によるた
め構成する基板の厚さが増したり、回路密度が高くなる
に従って充分なペーストが孔内に供給できず各層を接続
することが困難であった。また、(1)の方法は、回路
を凹部内にも形成できるが、もともと内向配線層にくぼ
みをつけ1こだけであり、表面回路と凹部内の回路を分
離し、配線密度を向上させることはできない。そして、
(1)の方法は、各配線層の電気的接続をスルホール
内に流入したハンダにより実現する方法であるが、ハン
ダ流入時のブローホールやハンダの不完全な充填が発生
し易く極めて信頼性に乏しいものである。
本発明は、セラミック、プラスチック基板を問わず高い
信頼性を有する三次元回路の形成技術を提供し、かつ、
上記の欠点を解決した、安価な多層回路基板を提供する
ものである。
信頼性を有する三次元回路の形成技術を提供し、かつ、
上記の欠点を解決した、安価な多層回路基板を提供する
ものである。
〔問題点を解決するための手段、およびその作用〕本発
明の印刷回路基板の製造方法を接着シートを用いた方法
により、具体的に説明する。
明の印刷回路基板の製造方法を接着シートを用いた方法
により、具体的に説明する。
第1図(a)は、2枚の印刷回路用基板(イ)と(ロ)
を接着シート(ハ)を用いて貼り合せる前の製品の部分
断面図であり、基板(イ)と接着シートe→は予め、凹
部を形成する貫通穴(4)が示されている。(1)の基
材としては、無機系素材、または有機樹脂系素材であっ
て特に限定されない。たとえば、アルミナ、シリコンカ
ーバイドなどのセラミック、ガラスエポキシ樹脂基板、
ガラスポリイミド樹脂基板、紙エポキシ樹脂基板、ガラ
ストリアジン樹脂基板などがある。これらの基材の片面
又は、両面には、予め銅箔や蒸着金属膜等の導電被膜が
形成されているものであってもよい。(2)は、感光性
樹脂を用いたフォトエツチング方法や導電ペーストをス
クリーン印刷する通常の方法により形成された所望の導
?4f回路である。
を接着シート(ハ)を用いて貼り合せる前の製品の部分
断面図であり、基板(イ)と接着シートe→は予め、凹
部を形成する貫通穴(4)が示されている。(1)の基
材としては、無機系素材、または有機樹脂系素材であっ
て特に限定されない。たとえば、アルミナ、シリコンカ
ーバイドなどのセラミック、ガラスエポキシ樹脂基板、
ガラスポリイミド樹脂基板、紙エポキシ樹脂基板、ガラ
ストリアジン樹脂基板などがある。これらの基材の片面
又は、両面には、予め銅箔や蒸着金属膜等の導電被膜が
形成されているものであってもよい。(2)は、感光性
樹脂を用いたフォトエツチング方法や導電ペーストをス
クリーン印刷する通常の方法により形成された所望の導
?4f回路である。
ここで、基板(イ)に予めNC制御によるドリル等によ
り穴明が行なわれており、基板(イ)の両面を導通する
様j(導fff回路が)1≦成されていてもよい。
り穴明が行なわれており、基板(イ)の両面を導通する
様j(導fff回路が)1≦成されていてもよい。
(3)は、(2)がスルホールを形成する金属(5)と
同じ金属の場合に導体上に形成される異種の金属層であ
り、たとえば、(2)の金属が銅の場合は、ハンダ。
同じ金属の場合に導体上に形成される異種の金属層であ
り、たとえば、(2)の金属が銅の場合は、ハンダ。
スズ、ニッケル、金などがあるが好ましくは、融点の高
いニッケル、金などが使用される。ここで導通回路(2
)と金属(5)が異種の場合は、金属層(3)は特に必
要ではない。導体上に異種金属層を形成する方法として
、導電回路パターンを形成する前に、所望の形状に、メ
ッキを行ってから、エツチングにて導電回路を形成する
方法と、導電回路を形成後、メッキにより、異種金属層
を形成する方法とがあるが、特に限定されるものではな
い。
いニッケル、金などが使用される。ここで導通回路(2
)と金属(5)が異種の場合は、金属層(3)は特に必
要ではない。導体上に異種金属層を形成する方法として
、導電回路パターンを形成する前に、所望の形状に、メ
ッキを行ってから、エツチングにて導電回路を形成する
方法と、導電回路を形成後、メッキにより、異種金属層
を形成する方法とがあるが、特に限定されるものではな
い。
次に、基板(イ)と(ロ)を接着シート(ハ)を用いて
貼り合せる。この方法としては、特にその手段は限定さ
れないが、たとえば、高温高圧によりプレス圧着がある
。ここで、基板(イ)と反対側にも、凹部を形成する貫
通穴を有する基板を積層することにより、さらに高密度
実装を可能にすることができる。
貼り合せる。この方法としては、特にその手段は限定さ
れないが、たとえば、高温高圧によりプレス圧着がある
。ここで、基板(イ)と反対側にも、凹部を形成する貫
通穴を有する基板を積層することにより、さらに高密度
実装を可能にすることができる。
該印刷回路基板は、所望の位置に穴をあけ、穴及び積層
後に形成された凹部を含む基板全体に無電解メッキ又は
無電解メッキ及び電解メッキを施こしスルホールメッキ
(5)を行う。メッキされる金属としてはニッケル、銅
などがある。積層後の、凹部を除く基板表面には、予め
回路を形成しなくとも、該メッキ金属層(5)をフォト
エツチングにより回路形成することも可能である。
後に形成された凹部を含む基板全体に無電解メッキ又は
無電解メッキ及び電解メッキを施こしスルホールメッキ
(5)を行う。メッキされる金属としてはニッケル、銅
などがある。積層後の、凹部を除く基板表面には、予め
回路を形成しなくとも、該メッキ金属層(5)をフォト
エツチングにより回路形成することも可能である。
(4)は、所望の位置に金型による打抜、ドリルによる
穴明、ルー々−加工により形成された貫通部である。(
5)は、(4)と同じ形状に切断除去された、接着シー
トである。
穴明、ルー々−加工により形成された貫通部である。(
5)は、(4)と同じ形状に切断除去された、接着シー
トである。
第1図(b)及び(C)は、多層印刷回路基板にスルホ
ールを形成した後の基板の部分断面図である。前記(1
)〜(6)は前回と同様であり(7)は、所望のスルホ
ール部に、フォトレジスト膜を形成し、選択的に金属(
7)のみをエツチングするか、あるいは、スルホール部
のみに、スルホールメッキと異種金属のメッキにより被
覆し、選択的に金属層(5)のみを工、ソチングするこ
とにより形成する。
ールを形成した後の基板の部分断面図である。前記(1
)〜(6)は前回と同様であり(7)は、所望のスルホ
ール部に、フォトレジスト膜を形成し、選択的に金属(
7)のみをエツチングするか、あるいは、スルホール部
のみに、スルホールメッキと異種金属のメッキにより被
覆し、選択的に金属層(5)のみを工、ソチングするこ
とにより形成する。
両面銅張ガラスエポキシ基板上に、@光性樹脂によりレ
ジストを形成した後、ニッケルメッキを5μIn、さら
に金めつきをQ 、 5 pmの厚みにメッキした。次
に、レジストを剥膜し、アルカリエツチングを行い、所
望の導電回路を得た。こうして、導電回路を形成した各
々の印刷回路基板の少なくとも一枚について、所望の位
置に金型により切断除去した。
ジストを形成した後、ニッケルメッキを5μIn、さら
に金めつきをQ 、 5 pmの厚みにメッキした。次
に、レジストを剥膜し、アルカリエツチングを行い、所
望の導電回路を得た。こうして、導電回路を形成した各
々の印刷回路基板の少なくとも一枚について、所望の位
置に金型により切断除去した。
次に、接着シートの所望の位置(上記切断除去したもの
と同じ)に、金型により切断除去した。そこで、これら
の印刷回路基板との間に上記切断除去した接着シートを
組み合せ、高温、高圧の下で熱圧着し、積層一体化した
。
と同じ)に、金型により切断除去した。そこで、これら
の印刷回路基板との間に上記切断除去した接着シートを
組み合せ、高温、高圧の下で熱圧着し、積層一体化した
。
そして各層間で導通を必要とする位置に%制御によるド
リル加工で、穴明を行なった。さらに穴を含む基板表面
全体に、通常の前処理、無電解銅メッキを施し、電解銅
メッキを15μm程度行なった。
リル加工で、穴明を行なった。さらに穴を含む基板表面
全体に、通常の前処理、無電解銅メッキを施し、電解銅
メッキを15μm程度行なった。
そこで、感光性樹脂により、スルホール部をテンティン
グし、エツチングレジストを形成した。
グし、エツチングレジストを形成した。
この後、この基板を、アルカリエツチングにて、銅のみ
を選択的に除去し、スルホールを形成した。
を選択的に除去し、スルホールを形成した。
そこで導電回路のボンディング用端子部以外には、ソル
ダーレジスト被膜を印刷し、ニッケル、その上に金メッ
キを施した。次に必要とする外形寸法に、金型により切
断除去した。
ダーレジスト被膜を印刷し、ニッケル、その上に金メッ
キを施した。次に必要とする外形寸法に、金型により切
断除去した。
ここで、プリント配線板についての実施例を第2図(イ
)を用いて具体的に説明する。(1)は、プリント配線
基板に半田により実装される端子であり、表面は、半田
、または、金めつきが施こされている。(岨ま、キャビ
ティに半導体封止用樹脂を流入した場合に、樹脂の凹凸
により、プリント配線基板への実装を不可能にする問題
点を解決するものである。
)を用いて具体的に説明する。(1)は、プリント配線
基板に半田により実装される端子であり、表面は、半田
、または、金めつきが施こされている。(岨ま、キャビ
ティに半導体封止用樹脂を流入した場合に、樹脂の凹凸
により、プリント配線基板への実装を不可能にする問題
点を解決するものである。
(■は、半導体、とワイヤーボンディングするための端
子であり、プリント配線基板の実装端子(])と導通し
ている。端子の表面は、金めつきが施こされ、ている、 (4)は、半導体の搭載用キャビティであり、表層は金
メッキが施こしである。また、このキャビティに半導体
が搭載された後、半導体封止用樹脂が流入されることも
ある。
子であり、プリント配線基板の実装端子(])と導通し
ている。端子の表面は、金めつきが施こされ、ている、 (4)は、半導体の搭載用キャビティであり、表層は金
メッキが施こしである。また、このキャビティに半導体
が搭載された後、半導体封止用樹脂が流入されることも
ある。
(5)は、2枚のプリント配線基板を貼合せるための接
着シートである。
着シートである。
次に、電子部品搭載用基板についての実施例を第2図(
ロ)を用いて具体的に説明する。
ロ)を用いて具体的に説明する。
第2図(「j)は、三層構造のピングリッドアレイの断
面図である。(6)は、半導体とワイヤーボンディング
するための端子である。
面図である。(6)は、半導体とワイヤーボンディング
するための端子である。
(7)l!、ビンと導通を行うためのスルポールであり
、表面は金メッキが施こされている。
、表面は金メッキが施こされている。
(8)は、スルホール(7)と導通している内層パター
ンである。
ンである。
(9)は、半導体とワイヤーボンディング用端子であり
、内MJパターン(8)に導通されている。
、内MJパターン(8)に導通されている。
(10)は、1体搭載用キャビティである。
(b)は、半導体搭載用ダイパッドである。
(12)は、接着シートである。
(13)は、プリント配線基板に実装される際に、導通
用ビンである。
用ビンである。
以上のように本発明の製造方法によれば、導電塗料をス
ルホール内に塗布又は吸入させる方法や溶融ハンダをス
ルホール内に流入させるなどの方法でなく、一般的な方
法によりスルホールを形成し、かつ基板」二に形成され
た凹部内にも回路を形成できるTコめ、信頼性の高い安
価な高密度実装用基板が各種の絶縁材料を用いて、製造
できることが可能となった。この製造方法により作られ
たプリント配線基板は、電子部品を基板凹部に搭載し、
凹部内で電子部品と回路を胃、気的に接続できるたま1
こ、本発明をチップキャリアピングリッドアレイなどの
半導体パッケージ基板として利用した場合は、ワイヤー
ボンディング用端子を半導体チップに近いエリア(範囲
)に何層かにわt二って配誼することができ、従来より
も大幅に基板を小さくかつボンディングワイアの長さを
均一にすることが可能となり出入力端子数が多くなった
場合にも柔軟に対仏できる。
ルホール内に塗布又は吸入させる方法や溶融ハンダをス
ルホール内に流入させるなどの方法でなく、一般的な方
法によりスルホールを形成し、かつ基板」二に形成され
た凹部内にも回路を形成できるTコめ、信頼性の高い安
価な高密度実装用基板が各種の絶縁材料を用いて、製造
できることが可能となった。この製造方法により作られ
たプリント配線基板は、電子部品を基板凹部に搭載し、
凹部内で電子部品と回路を胃、気的に接続できるたま1
こ、本発明をチップキャリアピングリッドアレイなどの
半導体パッケージ基板として利用した場合は、ワイヤー
ボンディング用端子を半導体チップに近いエリア(範囲
)に何層かにわt二って配誼することができ、従来より
も大幅に基板を小さくかつボンディングワイアの長さを
均一にすることが可能となり出入力端子数が多くなった
場合にも柔軟に対仏できる。
第1図(n)〜第1図(e)は本発明の製造方法のフロ
ーシートを説明する断面図であり、 (1) 絶縁基板 (2)金属層(銅) (3)金属層(銅以外の金属で、例えば、半田、ニッケ
ル、金など) (4)打抜部分 (5) 接着シート (6)スルホール (η 金属層(銅) (8)パターン形成後のスルホール 第2図(イ)及び(ロ)は、本発明による多層回路基板
の各実施例であるプリント配線板(イ)並びにビングリ
ッドアレイ(ロ)の断面図であり、 (a) 基板実装用端子 (b)絶縁基板 (e) ワイヤーボンディング用端子(d) 半導
体搭載用キャビティ (e) 接着シート (cワイヤーボンディング用端子(第一層)(ω スル
ホール Φ)内層パターン (i) ワイヤーボンディング用端子(第二層)(j
) 半導体搭載用キャビティ (→ 半導体搭載用ダイパッド (→ 接着シート に)導通ビン
ーシートを説明する断面図であり、 (1) 絶縁基板 (2)金属層(銅) (3)金属層(銅以外の金属で、例えば、半田、ニッケ
ル、金など) (4)打抜部分 (5) 接着シート (6)スルホール (η 金属層(銅) (8)パターン形成後のスルホール 第2図(イ)及び(ロ)は、本発明による多層回路基板
の各実施例であるプリント配線板(イ)並びにビングリ
ッドアレイ(ロ)の断面図であり、 (a) 基板実装用端子 (b)絶縁基板 (e) ワイヤーボンディング用端子(d) 半導
体搭載用キャビティ (e) 接着シート (cワイヤーボンディング用端子(第一層)(ω スル
ホール Φ)内層パターン (i) ワイヤーボンディング用端子(第二層)(j
) 半導体搭載用キャビティ (→ 半導体搭載用ダイパッド (→ 接着シート に)導通ビン
Claims (7)
- (1)(a)片面又は両面に、1種又は2種以上の金属
により導電回路(2)が形成された複数の絶縁基板(イ
)、(ロ)であって、その1部分が所望の形状(4)に
切断除去された1枚以上の基板(イ)と切断除去されて
いない基板(ロ)とから成り、前記基板(イ)又は(ロ
)の1表面に接着性物質が介在して基板(イ)及び(ロ
)が接合され、これらの絶縁基板が積層一体化されるこ
とにより凹部が形成されて多層回路基板を作る工程と、
(b)前記多層回路基板は、各導電回路層を電気的に接
続するためのスルホール(6)を形成する貫通穴が所定
の箇所にあけられ、導電回路(2)の表面を形成する金
属(3)とは異なる金属(5)を通常の方法により貫通
穴(4)及び凹部を含む基板全面に析出させる工程と、 (c)必要に応じて形成された最外層の回路(7)及び
貫通穴(6)を除く他の全面に形成された析出金属(5
)をエッチング除去する工程とからなる前記凹部内にも
回路を有するスルホール多層回路基板の製造方法。 - (2)前記(a)の工程において、切断除去された部分
が貫通孔とならないように組み合わされることにより、
その内部に回路を有する凹部を基板の表裏に形成したこ
とを特徴とする特許請求の範囲第1項記載の製造方法。 - (3)前記導電回路(2)が両面に形成された複数の基
板のうち、少なくとも1枚の基板はあらかじめスルホー
ルメッキが施こされていることを特徴とする特許請求の
範囲第1項又は第2項の製造方法。 - (4)前記導電回路(2)の表面を形成する金属(3)
がニッケル、金又はそれらの複合であることを特徴とす
る特許請求の範囲第1項〜第3項記載の製造方法。 - (5)前記絶縁基板(イ)及び(ロ)が有機樹脂である
ことを特徴とする特許請求の範囲第1項〜第4項記載の
製造方法。 - (6)前記スルホール(6)を形成した後、すべての導
電回路が基板外形線上又は外部に引き出され接続されて
いる多層回路基板であり、該接続導体を通してさらにメ
ッキを施こした後所定の形状に切断加工し、該接続導体
を分離して成る多層回路基板の製造方法。 - (7)前記凹部内にも回路を有するスルホール多層回路
基板は、プリント配線板、電子部品搭載用チップキャリ
ア、ピングリッドアレイのいずれかであることを特徴と
する特許請求の範囲第1項〜第6項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198162A JPS6175596A (ja) | 1984-09-20 | 1984-09-20 | スルホール多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198162A JPS6175596A (ja) | 1984-09-20 | 1984-09-20 | スルホール多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175596A true JPS6175596A (ja) | 1986-04-17 |
| JPH0438159B2 JPH0438159B2 (ja) | 1992-06-23 |
Family
ID=16386492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198162A Granted JPS6175596A (ja) | 1984-09-20 | 1984-09-20 | スルホール多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175596A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484698A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of multilayer circuit board |
| JP2002043454A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
| CN104819931A (zh) * | 2015-04-24 | 2015-08-05 | 深圳崇达多层线路板有限公司 | 一种电路板盲孔可靠性的检测方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50133465A (ja) * | 1974-04-15 | 1975-10-22 | ||
| JPS5445960A (en) * | 1977-09-16 | 1979-04-11 | Mitsubishi Electric Corp | Freezing/melting sludge treatment apparatus |
| JPS5731188A (en) * | 1980-07-31 | 1982-02-19 | Ibigawa Electric Ind Co Ltd | Method of producing printed circuit board |
-
1984
- 1984-09-20 JP JP59198162A patent/JPS6175596A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50133465A (ja) * | 1974-04-15 | 1975-10-22 | ||
| JPS5445960A (en) * | 1977-09-16 | 1979-04-11 | Mitsubishi Electric Corp | Freezing/melting sludge treatment apparatus |
| JPS5731188A (en) * | 1980-07-31 | 1982-02-19 | Ibigawa Electric Ind Co Ltd | Method of producing printed circuit board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484698A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of multilayer circuit board |
| JP2002043454A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
| CN104819931A (zh) * | 2015-04-24 | 2015-08-05 | 深圳崇达多层线路板有限公司 | 一种电路板盲孔可靠性的检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438159B2 (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP2004056115A (ja) | 多層配線基板 | |
| JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
| CN103650652A (zh) | 印刷电路板及其制造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JPH0438159B2 (ja) | ||
| JP2003229661A (ja) | 配線基板およびその製造方法 | |
| JP4193479B2 (ja) | 素子実装基板の製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS6364079B2 (ja) | ||
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JP4081718B2 (ja) | ブラインドビアを有する多層基板 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
| JPS6355236B2 (ja) | ||
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 | |
| JP2000012772A (ja) | 集積化半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |