JPH0719993B2 - 電子回路基板 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、一般に電子回路用実装の分野に関し、より詳
しくは、回路及び装置の電子実装用の新しいまた改善さ
れた複合誘電体構造に関する。

B.従来技術 薄膜誘電体を用いて２つの金属レベルを分離している従
来のモジュールでは、電気パラメータの変動に対する柔
軟性が極めて限られている。たとえば、ある薄膜法で
は、ポリイミド誘電体の厚さが約９ミクロンである。こ
の構造は、低い結合ノイズ、高い駆動キャパシタンス、
低いインピーダンスを特徴としている。

典型的な薄膜法は、本質的にフォトリソグラフィ的であ
り、比較的小型で精巧な形状の処理が可能である。一
方、典型的な厚膜法は、マスク、すなわち誘電材料をス
クリーン印刷するのに用いるモリブデン・マスクの使用
を特徴としている。厚膜法は、薄膜法に比べてずっと粗
大で、形状がより大きい。

厚膜法の場合、誘電材料層の実際上の最小の厚さが約12
7ミクロンであり、金属導線の最小の厚さは約25ミクロ
ンである。

通常、薄膜法では、駆動キャパシタンスは、固体接地面
を使用する場合、幅約76ミクロンの信号線で１インチ
（25.4mm）当り６ピコファラッドを越え、インピーダン
スは23オーム未満である。この駆動キャパシタンスは、
大部分の回路技術にとって高すぎ、また20オームという
低いインピーダンスのために、通常の80オームのカード
・オン・ボードの応用分野で、反射の問題が生じる。

厚膜誘電体を使用すると、異なる一連の問題が生じる。
一般に、最小の「安全な」厚さは約51ミクロンである
が、約127ミクロンの現在の実際上最小の値である。厚
さがたとえば12.7ミクロンの膜上に多重層が形成できる
が、約51ミクロン未満では欠陥穴（ピン・ホールなど）
が生じ、これが金属レベル間に短絡回路を生じさせる恐
れがある。サーマロイ（Cermalloy）7029dの商標で市販
されている銅ペーストや、サーマロイNo.7166の商標で
市販されている整合性のあるガラス・セラミック誘電体
ペーストなど、5.0と8.0の間の様々な誘電定数を与え
る、多数の厚膜誘電体ペーストが入手可能である。厚膜
を使用すると、接地面が信号から遠くなり（約127ミク
ロン）、誘電定数が高く、駆動キャパシタンスが高いた
め、それらの用途は低性能ないし中間性能の範囲のみに
制限される。

したがって、個別の電気部品を装着し相互接続するため
の便利でかつ低コストの方法として、積層して多重回路
層としたプリント回路板を利用するのが通例である。た
とえば誘電体基板上に形成したプリント回路板に、装着
した個別部品相互間でその回路で有効に動作するように
電気的接続を画定する、導電性金属通路を設けるのがふ
つうである。通常、このような個別構成部品の金属リー
ド線を導電性通路にはんだ付けして、電気的接続を完成
させる。

1980年代半ばに、独自に性能能力をもつため、エンジニ
アリングの分野で非常に広範囲に使用できる複合材料
が、新しい構造材料として出現した。先進的複合構造の
研究から、すでに材料工学の技術分野で有意義な改善が
生まれている。

これらの複合材料は、大きな強度を有する、連続形、非
連続形（たとえば、短繊維、ウィスカ、微粒子）及び織
地の形のポリマー、金属、またはセラミック基質を利用
している。しかし、その損傷許容性が限られているこ
と、ならびに製造コストによって、高性能の積層複合材
料の用途の拡大が妨げられている。これらの問題に対し
て、特に、電子装置及び電子回路の実装の分野で相当な
努力が集中されてきたが、本発明以前にはどれも成功し
ていない。

離陸し、大気圏を突き抜けて極超音速で宇宙へ登り、通
常の飛行機のように激しい着陸に耐える航空機が、構造
材料の究極的試金石である。このような航空機でその構
造に課される要求は、極端であるが、前例のないもので
はない。すでに、強度と低比重を兼ね備える必要があ
る、軍用及び商用の航空機、スポーツ器具、自動車、さ
らに現在は電子実装の分野の技術者が、このような構造
部品用複合材料に関心を寄せてきた。

進歩した技術で、単一材料ではもたらすことのできない
諸特性を組み合わせる必要が生じる場合には、必ず複合
材料が選ばれる。一見したところ、複合材料は不必要に
複雑なものに見えるかもしれない。しかし、少なくとも
電子実装用に理想的な構造材料を作成することは、本発
明によってもたらされる構造によりすぐ手が届くものに
なると思われる。

こうした複合構造を形成する構造材料中で有用な要素と
しては、セラミック酸化アルミニウム（ルビー及びサフ
ァイアの主成分）、炭化ケイ素、及び酸化ケイ素（ガラ
スの主成分）などがある。電気導体を形成する要素は、
「良好な」電気導体であり、電気絶縁体を形成する要素
は、「良好な」電気絶縁体である。しかし、重大な悪条
件をもつために、これらの要素の中には、これまで電子
実装の分野に適さないと考えられてきた特性を示すもの
もある。

たとえば、これらの要素のあるものはもろく、すなわ
ち、ちょっとしたひっかき傷や内部のひびができても、
予測できず検査の難しい電気的短絡回路をもたらす恐れ
のある、致命的な欠陥が電気的に十分に起こり得る。

従来技術の調査で見つかった唯一の従来技術の米国特許
は、ハンソン（Hanson）等に授与された「制御された熱
膨張係数をもつ多層金属コア回路板積層体（Multi-laye
r Metal Core Circuit Board Laminate With a Control
led Thermal Coefficient of Expansion）」と題する米
国特許第4496793号である。この従来技術は、回路板積
層体の層間に金属板を配置して、積層板を機械的に安定
させ、その有効熱膨張係数を減少させることを強調して
いる。熱膨張係数が充分減少すると、たとえばピンなし
チップ・キャリアなど、リード線なし電子部品を表面に
物理的に配置することが可能になる。

上記特許の記載は、積層板を固化するためにエポキシを
充填した開口を含む積層法に焦点を合わせて行なわれて
いる。この記載は、機械的に利点があるが、以下の詳細
な説明からより良く理解できるように、本発明とはまっ
たく無関係である。

要約すると、従来技術によれば、配線基板の設計におい
ては、放熱性、膨張率の整合性、耐熱性、絶縁性、物理
的ないし化学的強度などの要因について多くの考慮がな
されていたが、配線基板上に搭載されるべき電子デバイ
スに適合するように所在の値の電気的特性を付与する厚
さに正確に制御するための考慮が余りなされていなかっ
た。

C.発明が解決しようとする課題 本発明の主な目的は、電子デバイス用支持パッケージの
電気的特性に適合するように制御された厚さの複合誘電
体層を有する電子回路基板を提供することである。

本発明の他の目的は、異なる金属層レベル間に介在して
いる誘電体薄膜の電気的インピーダンスまたはキャパシ
タンスが予め決められた値に調節されている電子回路基
板を提供することである。

D.問題点を解決するための手段 本発明の電子回路基板は、異なるレベルの金属層間に介
在する誘電体層として、予め定めた値の電気的インピー
ダンスまたはキャパシタンスを示すように設計された誘
電体材料および厚さの複合誘電体薄膜層を使用する。具
体的に云えば、既知のセラミック・テープのように自立
形態を保持している所定の誘電率で10位のミクロン・オ
ーダの厚さの無機材料薄膜を複数枚、準備し、これらの
薄膜を、予め定めたインピーダンスまたはキャパシタン
スを示す厚さにほぼ匹敵する枚数だけ、積み重ねて形成
した所定厚さの第１の誘電体薄膜層と、該誘電体薄膜層
の表面にスプレイ法で被着され、上記無機材料薄膜の１
枚よりも薄い有機材料の第２の誘電体薄膜層と、により
上記複合誘電体薄膜層を構成する。

第１の誘電体薄膜層は、無機材料薄膜の積み重ね枚数に
よりその厚さが略決定されて、予め定めた所望の電気的
インピーダンスまたはキャパシタンスの粗調節のために
使用され、他方、第２の誘電体薄膜層は、精密調節のた
めに使用される。この複合誘電体薄膜層の厚さの精密調
節のため、電気的インピーダンス、キャパシタンス、電
気ノイズ結合係数などの電気特性を所望の状態に正確に
設定するのが容易になると共に、無機材料層である第１
の誘電体薄膜層のピン・ホールまたはひび割れなどの欠
陥を有機材料層である第２の誘電体薄膜層で補償するこ
とができる。この有機材料層は、スピン・コーティング
のプロセス条件に従って、その厚さを制御できる。

E.実施例 第１図を参照すると、本発明による構造10は、電力面ま
たは一般接地面として働くことのできる基準面12を支持
するセラミック基板11から構成される。セラミック基板
11は、もちろん、誘電性絶縁体であり、したがって非導
電性である。一方、基準面12は、基板11のすぐ上の導電
性材料から形成される。

第１レベルの誘電体層13は、基準平面12のすぐ上に形成
され、それによって支持されており、無機材料層、特に
セラミック材料製であることが好ましい。第２レベルの
誘電体層14は、第１レベルの誘電体層13のすぐ上に形成
され、それによって支持されており、有機材料層、特に
ポリイミド層であることが好ましい。第１及び第２の誘
電体層の比誘電率は１よりも大きい。最後に、回路導線
15、16、17を第２レベルの誘電体層14のすぐ上に形成
し、完成する。

第１レベルの誘電体層13中のセラミック誘電体材料は、
ピン・ホールやひび割れなどの欠陥を発生しやすいこと
に留意されたい。ピン・ホールを参照番号19で示し、典
型的なひび割れを参照番号18で示してある。ただし、本
発明の基本コンセプトに従って、この第１レベルの誘電
体層13のすぐ上に第２レベルの誘電体層14を形成するこ
とにより、これらの欠陥は有効に封じ込められる。

さらに、全体構造10を形成するに当って、非常に薄いポ
リイミド層が第２レベルの誘電体層14を形成するのとは
対照的に、セラミック誘電体層13は、セラミック・テー
プ多重層によって形成されている。この第２レベルの誘
電体層14は、通常、スプレー・コーティングにより形成
され、その厚さは製造工程の制限条件によって決まる。

たとえば、多くの製造工程では、スプレー・コーティン
グによって、厚さ約12.7ミクロンに限定したポリイミド
層を付着させることが可能である。

第２レベルの誘電体層14上に、第１図では素子15、16、
17によって表される、プリント回路を形成する。こうし
た構成により、プリント回路の要素は、第１及び第２レ
ベルの誘電体層13、14によって電力面12から分離され
る。

第１図に示すように、ポリイミドで形成された第２レベ
ルの誘電体層14の厚さは、0.01mmよりも小さい（0.008m
m）。第１レベルの誘電体層13は個別の積層された材料
層から構成されているので、その厚さは可変であり、し
たがって制御可能である。

プリント回路15、16、17と電力面12の間の誘電体の全厚
を選定するため、第２図を参照する。第２図は、インピ
ーダンスと厚さ（単位ミル）の関係を示す曲線を示す。

換言すると、プリント回路15、16、17と電圧面12の間の
所望のインピーダンスがわかり、他の層上にある厚さの
ポリイミドをスプレー・コーティングできるかどうかに
ついての製造から得た情報からポリイミド層14の厚さが
わかると、本発明によるこの構造で、第２図の曲線を利
用して、両層間の全インピーダンスが容易に求められ
る。必要とするインピーダンスをたどって曲線との交点
を見つけ、そのｘの値を求めると、第１レベルの誘電体
層13の必要な厚さが得られる。

同様に、第３図の曲線を参照してプリント回路15、16、
17と電圧面12の間の所望のキャパシタンスがわかると、
厚さの可変なセラミック誘電体13の必要な厚さ（ミル単
位）がすぐに得られる。別法として、または上記の情報
の補足として、第４図の曲線を利用すると、所望の結合
係数を得るのに必要な第１レベルの誘電体層13の厚さが
得られる。

たとえば、下記のような電気的要件が要求される場合、
第２図及び第４図のグラフを用いて、厚膜誘電体の必要
な厚さが得られる。

電気雑音結合係数が0.15未満で、60ないし70オームの範
囲のインピーダンスが必要とされるものと仮定する。第
２図を用いると、このインピーダンスの範囲から、誘電
体の厚さが1.95ないし2.92ミル（約49.5ないし約74.2ミ
クロン）の範囲に限定される。

次に、第４図及び結合ノイズが0.15未満であるとの要件
を用いると、誘電体の厚さが2.15ミル（約54.6ミクロン
未満）でなければならないことがわかる。その結果、こ
の設計要件を満足する、許容可能な誘電体の厚さは1.95
ないし2.15ミル（約49.5ないし54.6ミクロン）となる。
0.5ミル（約12.7ミクロン）ごとの単位で誘電体の付着
が実現できる場合、最終的な誘電体の厚さは２ミル（約
51ミクロン）と選定される。

本発明による構造を用いると、以下の利点が得られる。

１） 可変のインピーダンス（20オームないし80オー
ム） ２） 可変のキャパシタンス（線キャパシタンス） ３） 低い結合ノイズ − 可変制御 ４） 欠陥がポリイミド層によって封じ込められる。

５） 処理の許容差があまり鋭敏でない。

通常、厚膜法では、厚さ約12.7ミクロンの層として付着
させることができるが、欠陥を最小限に抑えるには最終
厚さが約51ミクロン以上でなければいけない。この厚さ
にすると、中程度の負荷キャパシタンスが得られるが、
結合ノイズは相当の量になる。

F.発明の効果 下側の無機材料層と上側の有機材料層とよりなる複合誘
電体層を金属レベル間絶縁層として用いることにより、
両層の厚さの選択によって電気的特性を調節でき且つ無
機材料層に生じやすいひび割れ、ピン・ホールなどの欠
陥を補償することができる。

【図面の簡単な説明】

第１図は、本発明の構造を形成するそれぞれの構成部分
を示す垂直断面図である。 第２図は、前記の実施例の説明の一環として使用する本
発明の構造に関連して使用されるインピーダンス曲線で
ある。 第３図は、前記の実施例の詳細な説明の一環として使用
する、本発明による構造のキャパシタンスと誘電体の厚
さの関係を示す曲線である。 第４図は、前記の実施例の詳細な説明の一環として使用
する、電気ノイズ結合係数及び誘電体の厚さの関係を示
す曲線である。 10……複合誘電体構造、11……セラミック基板、12……
基準面（電力面）、13、14……誘電体層、15、16、17…
…回路導体、19……ピンホール。

フロントページの続き (72)発明者 デヴイド・ピイーター・パグナニ アメリカ合衆国ニユーヨーク州アパラチ ン、オークウッド・ドライブ17番地 (56)参考文献 特開 昭63−160829（ＪＰ，Ａ) 実開 昭62−123924（ＪＰ，Ｕ) 特公 昭63−30798（ＪＰ，Ｂ２)

Claims (1)

【特許請求の範囲】
1. 【請求項１】表面に基準導電層を有する絶縁性基板と、 予め定めた値の電気的インピーダンスまたはキャパシタ
   ンスを示す厚さを有し、上記基準導電層の表面上に形成
   された複合誘電体薄膜層と、 上記複合誘電体薄膜層の表面上に形成された金属材料の
   配線層と、 より成る電子回路基板において、 上記複合誘電体薄膜層は、セラミック・テープのように
   自立形態を保持している所定の誘電率で10位のミクロン
   ・オーダの厚さの無機材料薄膜を所定の枚数だけ積み重
   ねて形成した所定厚さの第１の誘電体薄膜層と、該誘電
   体薄膜層の表面上にスプレイ法で被着され、上記無機材
   料薄膜の１枚よりも薄い厚さの有機材料の第２の誘電体
   薄膜層とを含み、 積層される無機材料薄膜の枚数により複合誘電体薄膜層
   の厚さが実質的に決定されることを特徴とする電子回路
   基板。